CN1228838C - 结构强化的开窗型半导体封装件 - Google Patents

结构强化的开窗型半导体封装件 Download PDF

Info

Publication number
CN1228838C
CN1228838C CNB021461562A CN02146156A CN1228838C CN 1228838 C CN1228838 C CN 1228838C CN B021461562 A CNB021461562 A CN B021461562A CN 02146156 A CN02146156 A CN 02146156A CN 1228838 C CN1228838 C CN 1228838C
Authority
CN
China
Prior art keywords
chip
substrate
semiconductor package
package part
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021461562A
Other languages
English (en)
Other versions
CN1494131A (zh
Inventor
蔡宪聪
苏文生
陈坤煌
林进兴
许祐铭
吴文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANCE SCIENCE AND TECHNOLOGY Co Ltd
UTAC Taiwan Corp
Original Assignee
LIANCE SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANCE SCIENCE AND TECHNOLOGY Co Ltd filed Critical LIANCE SCIENCE AND TECHNOLOGY Co Ltd
Priority to CNB021461562A priority Critical patent/CN1228838C/zh
Publication of CN1494131A publication Critical patent/CN1494131A/zh
Application granted granted Critical
Publication of CN1228838C publication Critical patent/CN1228838C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种结构强化的开窗型(Window-Type)半导体封装件，是在一开设有开孔的基板上接置至少一芯片，使芯片的作用表面覆盖住、并部分外露于开孔中，从而形成在开孔中的焊线电性连接至基板；然后，敷设一不具有导电性的材料至芯片上除作用表面外的部位；接着，在基板上形成一上封装胶体以包覆芯片及不具有导电性的材料，并形成一下封装胶体，使下封装胶体填充至基板的开孔中且包覆住焊线。使用不具有导电性的材料，在形成上封装胶体前包覆芯片，能够避免芯片(尤其在经历较大热应力的角落或边缘部位)在后续制程中，如上封装胶体固化或热循环中，产生裂损，确保半导体封装件的品质及可靠性。

Description

结构强化的开窗型半导体封装件
技术领域
本发明是关于一种开窗型半导体封装件，特别是关于一种强化结构的开窗型半导体封装件，它能够增进半导体封装件中的芯片承载件的机械强度(Mechanical Strength)。
背景技术
开窗型半导体封装件是一种先进的封装技术，其特点在于基板开设有至少一贯穿基板的开孔，使芯片以覆盖该开孔的方式接置在基板上，并通过形成于该开孔中的焊线，电性连接至该基板。这种封装结构的优点是能够缩短焊线的长度，因而可有效增进芯片与基板间的电性传递及性能。
现有的开窗型球栅阵列(Window-Type Ball Grid Array，WBGA)半导体封装件1，如图4所示，是使用一基板10，其具有一上表面100及一相对的下表面101，并开设有一贯穿基板10的开孔102。一芯片11是以面朝下(Face-Down)的方式接置在基板10的上表面100上，使芯片11的作用表面110朝向并覆盖开孔102，从而令形成在该作用表面110上的焊垫111外露于该开孔102中。多条焊线12是形成于开孔102中、且焊接至芯片11的焊垫111，使芯片11的作用表面110借焊线12电性连接至基板10的下表面101。然后，一个下封装胶体13以印刷(Printing)方式形成于基板10的下表面101上，并填充至开孔102中，其作用是包覆焊线12。一上封装胶体14以模压(Molding)方式形成于基板10的上表面100上，是用来包覆芯片11。最后，多个焊球15是植接于基板10的下表面101上不影响下封装胶体13的区域，且作为半导体封装件1的输入/输出(Input/Output，I/O)端以电性连接芯片11至外界装置，如印刷电路板上(Printed Circuit Board，未图标)。
然而，由于上封装胶体14(一般使用树脂化合物，如环氧树脂)与芯片11(直接接触上封装胶体14)的热膨胀系数(Coefficient of ThermalExpansion，CTE)不同，在高温环境中，如上封装胶体14固化(Curing)或后续热循环的情况下，尤其在芯片11的角落或边缘部位会承受来自上封装胶体14较大的热应力(Stress)而产生裂损(Crack)，且裂损现象可能会蔓延至芯片11的其它部位；对于较长或较大的芯片这种情形会经常发生，有时问题会比较严重，使制成的封装产品的品质及可靠性受损。
发明内容
为克服上述技术的不足，本发明的主要目的在于提供一种结构强化的开窗型半导体封装件，可增进承载于该半导体封装件中的芯片的机械强度，以避免芯片产生裂损。
本发明的一种结构强化的开窗型半导体封装件，包括：一基板，具有一上表面及一相对的下表面，且开设有至少一贯穿该上、下表面的开孔；至少一芯片，具有一作用表面及一相对的非作用表面，该芯片的作用表面接置在该基板的上表面上并覆盖该开孔，使该作用表面上的电性区外露于该基板的开孔中；一不具有导电性的材料，敷设在该芯片上除作用表面外的部位；多条焊线，形成在该基板的开孔中，用来电性连接该芯片的电性区至该基板的下表面；一上封装胶体，形成于该基板的上表面上，用来包覆该芯片及该不具有导电性的材料；一下封装胶体，形成于该基板的下表面上、并填充至该开孔中，用来包覆该焊线；以及多个焊球，植接于该基板的下表面上不影响该下封装胶体的区域。
上述半导体封装件具有诸多优点。使用的不具有导电性的材料，在形成上封装胶体前包覆芯片，即可增进芯片的机械强度，也可为芯片提供一缓冲区域，以应对后续热应力的作用；因此，在高温环境中，如上封装胶体固化或后续热循环的情况下，能够避免经强化的芯片(尤其在经历较大热应力的角落或边缘部位)产生裂损，从而确保芯片结构的完整，进而提高半导体封装件的品质及可靠性。
附图说明
为让本发明的上述及其它目的、特征以及优点能更明显易懂，下面与较佳实施例配合附图，详细说明本发明的实施例，附图的内容简述如下：
图1A至图1E是本发明的实施例1的半导体封装件的制造过程示意图；
图2是本发明的实施例2的半导体封装件的剖视图；
图3是本发明的实施例3的半导体封装件的剖视图；以及
图4是一现有半导体封装件的剖视图。
具体实施方式
以下配合附图1A至图1E、图2及图3详细说明本发明的结构强化的开窗型半导体封装件的实施例。
实施例1
图1A至图1E显示本发明实施例1的半导体封装件2的制程步骤。
如图1A所示，首先，制备一基板片(Substrate Plate)20，其是由多条基板21整合而成，相邻基板21以图中虚线分界。各基板21具有一上表面210及一相对的下表面21，并开设有至少一贯穿上表面210、、下表面211的开孔212。基板片20主要由现树脂材料制成，如环氧树脂(Epoxy Resin)、聚酰亚胺(Polyimide)、BT(Bismaleimide Triazine)树脂、FR-4树脂等。
如图1B所示，接置至少一芯片22在各基板21的上表面210上。芯片22是由具有一布设有多个电子器件及电路(未图标)以及焊垫221的作用表面220及一相对的非作用表面222所构成，使芯片22的作用表面220粘设在对应的基板21的上表面210上、并覆盖开孔212，使得形成在作用表面220上的焊垫221外露在开孔212中。
接着，还如图1B(图1B的下半部是其上半部的上视图)所示，敷设一不具有导电性的材料23，至芯片22上除作用表面220外的部位，使不具有导电性的材料23完全覆盖各基板21上所接置的芯片22，但不能覆盖作用表面220。该不具有导电性的材料最好是选择具有弹性的材料。
不具有导电性的材料23可以采用模板印刷(Stencil-Printing)的方式敷设，就是使用一现有模板(未图标)，选择性地将不具有导电性的材料23印刷在芯片22上。由于模板印刷技术属于现有技术，这里不再重复说明。再有，现有点胶(Dispensing)技术也可用于敷设不具有导电性的材料23。
然后，如图1C所示，进行一焊线(Wire-Bonding)作业，在各基板21的开孔212中形成多条焊线24，例如金线。其中，焊线24是将芯片22的作用表面220上的焊垫221焊接至对应的基板21的下表面211，使芯片22通过焊线24电性连接至基板21。
或者，不具有导电性的材料23也可在焊线制程完成后再敷设，换言之，在芯片22接置于各基板21上并形成供电性连接的焊线24后，再敷设不具有导电性的材料23至芯片22上。不具有导电性的材料23的敷设在后续用以包覆焊线24的印刷制程前进行较好。
接着，进行一印刷作业以在各基板21的下表面211上形成一下封装胶体25，使下封装胶体25填充至对应的基板21的开孔212、并包覆对应的焊线24。由于印刷技术属于现有技术，在此不再重复说明。
如图1D所示，进行一模压作业，在基板21的上表面210上形成一上封装胶体26，使上封装胶体26包覆住所有芯片22及不具有导电性的材料23。上封装胶体25可以由现有树脂化合物，如环氧树脂制成。
或者，也可使不具有导电性的材料23的顶部外露出上封装胶体26，因而降低上封装胶体26的厚度以缩减整体结构尺寸。
然后，进行一植球(Ball-Implantation)作业以植接多个焊球27在各基板21的下表面211上不影响下封装胶体25的区域。焊球27的高度H大于下封装胶体25突出基板21的下表面211的厚度T，即H＞T。焊球27可作为输出/输入(Input/Output，I/O)端，以电性连接芯片22至外界装置，如印刷电路板(Printed Circuit Board，未图标)。
最后，如图1E所示，进行一切单(Singulation)作业，沿图1D所示的虚线切割上封装胶体26与基板片20，使各基板21分离、形成多条半导体封装件2。
上述半导体封装件2具有诸多优点。使用不具有导电性的材料23(该材料具有一定的弹性)，在形成上封装胶体26前包覆芯片22，能够增进芯片22的机械强度，并且为芯片22提供了缓冲区域，以应对后续热应力的作用。因此，在高温环境中，如上封装胶体26固化或后续热循环的情况下，能够避免强化的芯片22(尤其在经历较大热应力的角落或边缘部位)产生裂损，从而能确保芯片22的结构完整，提高半导体封装件2的品质及可靠性。
实施例2
图2显示本发明的实施例2的半导体封装件2′。如图所示，此半导体封装件2′与上述半导体封装件2的结构相似，故相同组件以相同于实施例1的标号表示。
半导体封装件2′与上述半导体封装件2的不同之处在于，芯片22的非作用表面222没有用不具有导电性的材料23包覆而外露，因此，不具有导电性的材料23仅遮覆住芯片22的侧面223，而没有包覆作用与非作用表面220、222，但它充分地覆盖了芯片22的角落或边缘部位。芯片22的非作用表面222外露使不具有导电性的材料23的厚度降低，因而可缩减整体封装结构尺寸，并由于减少不具有导电性的材料23的用量，从而降低半导体封装件2′的生产成本。
实施例3
图3显示本发明的实施例3的半导体封装件2″。
此半导体封装件2″与上述实施例2的半导体封装件2′的不同之处在于，芯片22的非作用表面222是进一步外露出上封装胶体26，因此，芯片22的非作用表面222没有用不具有导电性的材料23或上封装胶体26包覆，而直接与大气接触，有助于释放芯片22运作时产生的热量，故可有效增进半导体封装件2″的散热效率。再有，芯片22的非作用表面222的外露，使上封装胶体26的厚度降低，因而可缩减整体封装结构尺寸。

Claims (12)

1.一种结构强化的开窗型半导体封装件，其特征在于，该半导体封装件包括：
一基板，具有一上表面及一相对的下表面，且开设有至少一贯穿该上、下表面的开孔；
至少一芯片，具有一作用表面及一相对的非作用表面，该芯片的作用表面接置在该基板的上表面上、并覆盖该开孔，使该作用表面上的电性区域外露于该基板的开孔中；
一不具有导电性的材料，敷设在该芯片上除作用表面外的部位，且该不具有导电性的材料具有弹性；
多条焊线，形成于该基板的开孔中，用来电性连接该芯片的电性区域至该基板的下表面；
一上封装胶体，形成在该基板的上表面上，用来包覆该芯片及该不具有导电性的材料；以及
一下封装胶体，形成在该基板的下表面上、并填充至该开孔中，用以包覆该焊线。
2.如权利要求1所述的半导体封装件，其特征在于，它还包括：多条焊球，植接在该基板的下表面上不影响该下封装胶体的区域。
3.如权利要求1所述的半导体封装件，其特征在于，该不具有导电性的材料完全覆盖住该芯片上除作用表面外的部位。
4.如权利要求1所述的半导体封装件，其特征在于，该不具有导电性的材料的顶部外露出该上封装胶体。
5.如权利要求1所述的半导体封装件，其特征在于，该芯片的非作用表面外露出该不具有导电性的材料。
6.如权利要求1所述的半导体封装件，其特征在于，该芯片的非作用表面外露出该上封装胶体。
7.如权利要求1所述的半导体封装件，其特征在于，该不具有导电性材料以印刷方式敷设。
8.如权利要求1所述的半导体封装件，其特征在于，该不具有导电性材料以点胶方式敷设。
9.如权利要求1所述的半导体封装件，其特征在于，该芯片的电性区域上形成有多条焊垫，使该焊垫与该焊线焊接。
10.如权利要求1所述的半导体封装件，其特征在于，该上封装胶体以模压方式制成。
11.如权利要求1所述的半导体封装件，其特征在于，该下封装胶体以印刷方式制成。
12.如权利要求2所述的半导体封装件，其特征在于，该焊球的高度大于该下封装胶体突出该基板下表面的厚度。
CNB021461562A 2002-10-30 2002-10-30 结构强化的开窗型半导体封装件 Expired - Fee Related CN1228838C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021461562A CN1228838C (zh) 2002-10-30 2002-10-30 结构强化的开窗型半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021461562A CN1228838C (zh) 2002-10-30 2002-10-30 结构强化的开窗型半导体封装件

Publications (2)

Publication Number Publication Date
CN1494131A CN1494131A (zh) 2004-05-05
CN1228838C true CN1228838C (zh) 2005-11-23

Family

ID=34232656

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021461562A Expired - Fee Related CN1228838C (zh) 2002-10-30 2002-10-30 结构强化的开窗型半导体封装件

Country Status (1)

Country Link
CN (1) CN1228838C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161973B (zh) * 2015-09-23 2018-01-16 北京凯普林光电科技股份有限公司 一种光纤耦合半导体激光器的封装结构及封装方法

Also Published As

Publication number Publication date
CN1494131A (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6630373B2 (en) Ground plane for exposed package
CN1174484C (zh) 具有散热结构的半导体封装件
CN1949487A (zh) 可防止密封材料溢流的膜上倒装片封装结构
CN1287452C (zh) 以导线架为承载件的开窗型球栅阵列半导体封装件及制法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN1505146A (zh) 多芯片模块
CN1355568A (zh) 芯片堆叠封装结构
JP3497744B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6879030B2 (en) Strengthened window-type semiconductor package
CN1228838C (zh) 结构强化的开窗型半导体封装件
CN1172369C (zh) 具散热片的半导体封装件
CN1808702A (zh) 半导体封装结构及其制法
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
CN1276504C (zh) 一种防止翘曲现象发生的基板
KR20010025874A (ko) 멀티 칩 반도체 패키지
CN101145549A (zh) 球栅阵列封装结构及其封装方法
CN1574343A (zh) 半导体模块
US20040061222A1 (en) Window-type ball grid array semiconductor package
CN1153285C (zh) 具有散热结构的半导体封装件
CN1168139C (zh) 薄型半导体装置及其制备方法
CN1178288C (zh) 薄型化倒装芯片半导体装置的封装方法
CN1485914A (zh) 开窗型多芯片半导体封装件
CN2531525Y (zh) 直接散热型bga基板
CN213150764U (zh) 一种覆晶芯片结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee