CN2531525Y - 直接散热型bga基板 - Google Patents

直接散热型bga基板 Download PDF

Info

Publication number
CN2531525Y
CN2531525Y CN 01259263 CN01259263U CN2531525Y CN 2531525 Y CN2531525 Y CN 2531525Y CN 01259263 CN01259263 CN 01259263 CN 01259263 U CN01259263 U CN 01259263U CN 2531525 Y CN2531525 Y CN 2531525Y
Authority
CN
China
Prior art keywords
circuit layer
resin bed
heating panel
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 01259263
Other languages
English (en)
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CN 01259263 priority Critical patent/CN2531525Y/zh
Application granted granted Critical
Publication of CN2531525Y publication Critical patent/CN2531525Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型是一种直接散热型BGA基板，包括一散热板、一层以上绝缘树脂层、一上电路层，一下电路层以及数个导电栓(PTH)。该散热板具有一本体部、一承载部和一结合部，其中承载部设于本体部上方，结合部设于本体下方且其周围向外延伸而形成一凸绿，该散热板的本体部埋入基板的中央，上电路层设于树脂层的上侧表面且具有数个打线垫，下电路层设于树脂层下侧表面且具有数个锡球垫，上、下电路层之间借助数个导电栓(PTH)导通。该BGA基板在进行封装时，将晶片直接粘于散热板的承载部，并藉由数条金线耦合于上电路层的打线垫；此外下电路层的锡球垫表面焊上锡球，并通过锡球结合于电路板，此外，该散热板的结合部直接焊于电路板之上。

Description

直接散热型BGA基板
技术领域
本实用新型涉及一种直接散热型BGA基板，特别是一种可以提高散热效率和简化制程的BGA基板。
背景技术
参见图1，该图是现有技术一的BGA基板10结构的示意图，基板10包括一铜板材11、一上树脂层12、一上电路层13、—下树脂层14、一下电路层15及数个导电栓16和导热栓17。
铜板材11位于基板10结构的中间，其主要目的是做为该基板10的散热板，使晶片20所产生的热量可以藉由铜板材11散发至外界，此外铜板材11在其表面周围设有数个贯穿的绝缘孔112；
上树脂层12压合于该铜板材11的上侧表面，而该下树脂层14压合于该铜板材11的下侧表面，在压合的过程中该上、下树脂层12、14的绝缘树脂胶亦同时将铜板材11的绝缘孔112填满；
该上电路层13设于上树脂层12的表面，又该上电路层13具有数个打线垫132，其表面镀有一层镍金(Ni-Au)，此外通常在该上电路层13表面覆盖有一层绿漆18(Solder Mask)，该层绿漆18的目的在于保护上电路层13并使打线垫132暴露于外界；
电路层15设于下树脂层14的表面，又该下电路层15具有数个锡球垫152，其表面镀有一层镍金，此外，通常在该下电路层15表面覆盖有一层绿漆19，该层绿漆19的目的在于保护下电路层15，并使锡球垫152暴露于外界；
上述数个导电栓16贯穿上树脂层12、铜板材11的绝缘孔112以及下树脂层14，使上、下电路层13、15彼此之间互相导通，其中该导电栓16的孔径较铜板材11的绝缘孔112小，且该导电栓16与导通孔112之间利用绝缘树脂胶加以阻隔以避免发生短路现象；
上述数个导热栓17贯穿上树脂层12、铜板材11以及下树脂层14，并使该导热栓直接接触晶片20的底部。
现有技术之一的基板10在进行封装时，将晶片20置于上树脂层12表面，且该晶片20的底部直接与上述导热栓17相接触，该基板10的上电路层13的打线垫132与晶片20的电路布局之间通过数条金线21加以耦合连接，之后再利用一层封胶(Epoxy)22将晶片20与金线21加以保护；又，该基板10的下电路层15的球垫152表面焊上数个锡球23，并藉由该锡球23与电路板(图中未示)的电路相耦合。
然而、现有技术的基板10结构具有导热效果提升有限以及制程复杂等缺点，其原因主要是：
a.现有技术一的基板10对于晶片20的散热方是通过数个导热拴17将热量传递至铜板材11和电路板，再传递至外界，但是导热栓17可供晶片20散热的截面积有限，而封胶22与上树脂层12的材料均为不良导热体，因而导致整体封装元件的散热效果不佳，相对地也就影响到晶片20的工作效能与稳定性。
b.现有技术—的基板10在设置导热栓17时，必须经过钻孔、镀铜以及塞孔等复杂制程，不仅费时且增加制造成本，此外，若导热栓17塞孔不完全而有许多残留的小空隙存在，将产生Popcorn现象。
参见图2，该图是现有技术二的BGA基板30结构示意图。由于现有技术一为晶片朝上(Die up)型式具有散热效果不佳的缺点，因此现有技术二针对现有技术一的缺点而提出一种开口向下(Cavity Down)型式的BGA基板30。
现有技术二的BGA基板30结构包括一散热板31、一树脂层32以及一电路层33，该散热板31为一铜板材，该树脂层32压合于散热板31之上，且该树脂层32具有一客置槽321，可容置晶片40的开口；该电路层33形成于树脂层32的表面，其中该电路层33具有数个打线垫332和球垫334，且在其表面更镀有一层镍金，该电路层33表面覆盖上一层绿漆24以保护电路层，并使打线垫332与锡球垫334暴露于外界。
现有技术二的BGA基板30结构在进行晶片40封装时，将晶片40结合于树脂层32的容置槽321上，并利用数条金线41将晶片40的电路布局耦合于电路层33的打线垫332，此时在晶片40表面与金线41的周围利用一层封胶42加以保护，之后将数个锡球43焊于锡球垫334的表面，再结合于电路板(图中未示)的电路上。
现有技术二的BGA基板30结构散热效率较现有技术一的散热故率佳，但是仍然有下列缺点；
a.现有技术二的基板30系为Cavity Down型式，其特征在于将晶片40与锡球43设于同一侧面，有别于一般传统的Die up的封装设计，造成封装厂必须针对Cavity Down型式的基板作制程上的变更。
b.现有技术二的基板30由于将晶片40与锡球43设于同一侧面，该侧面不但要安排晶片40且要提供焊接锡球43的面积，因此使得现有技术二的基板30可供锡球43安排的面积变小，影响基板30的功能。
c.现有技术二的基板30其生产成本较高、制程复杂，且在进行封胶42时必须采用顶上注胶(Glob Top)方式或灌胶方式一颗一颗个别封胶无法整批制造，产量低可靠度也相对较差。
发明内容
本实用新型的目的是提供一种具有高散热效率的直接散热型BGA基板，该基板系利用散热板取代导热栓对晶片直接进行散热，因此不仅可以提高晶片的工作效能与稳定性，且不会有Popcorn的问题产生。
为实现上述目的，本实用新型的一种直接散热型BGA基板，包括：一散热板；一树脂层，设于散热板之外围；—上电路层，设于该树脂层的上侧表面，其中该上电路层具有数个打线垫；一下电路层，设于该树脂层的下侧表面，其中该下电路层具有数个锡球垫；以及数个导电栓，贯穿该树脂层并使上电路层和下电路层成导通状态；其中：该散热板具有一本体部、一承载部和一结合部，其中该承载部设于该本体部的上方，该结合部设于该本体部的下方且其周围向外延伸而形成一凸缘，并使得该树脂层设于散热板的本体部外围。
另一方面，本实用新型的另一种直接散热型BGA基板包括：一散热板；一上封脂层，该上树脂层结合于散热板的上侧表面；一上电路层，形成于上树脂层的表面，其中该上电路层具有数个打线垫；一下树脂层，该下树脂层结合于散热板的下侧表面；一下电路层，形成于下树脂层的表面，其中该下电路层具有数个锡球垫；以及数个导电栓，贯穿上树脂层、散热板以及下树脂层；其中：散热板具有一本体部、一承载部和一结合部，其中承载部设于本体部的上方，结合部设于该本体部的下方，该本体部的外围区域在既定的位置处形成数个绝缘孔，使得所述导电栓贯穿上树脂层、散热板的绝缘孔以及下树脂层。
本实用新型的直接散热型BGA基板利用散热板将晶片所产生的热量直接传递至外界，由于散热板的截面积较导热栓的截面积大，因此本实用新型的散热效果较现有技术一佳，不仅可以提高晶片的工作效能与稳定性，且不会有popcorn的问题产生。此外，本实用新型的基板为Die up型式，基板可供焊接锡球的面积较现有技术二大，不仅可以提高基板的功能且封装厂不须进行制程变更，生产速度较快。
下面结合附图对本实用新型的目的、效果和特点进行详细说明。
附图说明
图1是现有技术一的BGA基板结构示意图。
图2是现有技术二的BGA基板结构示意图。
图3是本实用新型的直接散热型BGA基板的第一实施例图。
图4是本实用新型的直接散热型BGA基板的第二实施例图。
图5是本实用新型的直接散热型BGA基板的第三实施例图。
图6是本实用新型的直接散热型BGA基板的第四实施例图。
图7是本实用新型直接散热型BGA基板的第五实施例图。
图8是本实用新型直接散热型BGA基板的第六实施例图。
附图标号说明：10-基板；11-铜板材；112-导通孔；12-上树脂层；13-上电路层；132-打线垫；14-下树脂层；15-下电路层；152-锡球垫；16-导电栓；17-导热栓；18-绿漆；19-绿漆；20-晶片；21-金线；22-封胶；30基板；31-散热板；32-树脂层；321-容置槽；33电路层；332-打线垫；334-锡球垫；34-绿漆；35-电路层；40-晶片；41-金线；42-封胶；43-锡球；50-基板；50a、50b、50c、50d、50e-基板；51-散热板；511-本体部；  5111-散热基板；512-承载部；513-结合部；52-树脂层；132a-上树脂层；132b-下树脂层；53-上电路层；532-打线垫；54-下电路层；542-锡球垫；55-导电栓；550-绝缘孔；56-绿漆；57-绿漆；60-晶片；61-金线；62-锡球；63-封胶；70-二层电路；71-第一电路层；72-第二电路层；721-导电电路；722-导热电路；723-金属凸块；73、74-树脂层；75-容置槽；76-导热栓；77-导电栓；5121、5131、5132-凸缘。
具体实施方式
本实用新型是针对现有技术的缺点而改善的基板，由于现有技术一之基板因为散热效果不稳定，影响晶片的工作效能与稳定性生，以及现有技术二之基板可供焊接锡球的数目较少，影响基板的功能和生产效率，因而提出一种具有高散热效率的晶片的基板结构，以改善现有技术的基板所衍生的缺点。
参见图3，该图是本实用新型BGA基板50直接散热型结构的第一实施例图，该BGA基板50包括一散热板51、一树脂层52、一上电路层53、一下电路层54以及数个导电栓55。
该散热板51为一导电导热板材，包括一本体部511、一承载部512和一结合部513，其中该承载部512设于本体部511的上方，又该结合部513设于本体511的下方且其周围系向外延伸而形成一凸缘5131。
该树脂层52环绕于上述散热板51的本体部511外围，即该散热板51埋入该树脂层52之中，该上电路层53设于该树脂层52之上侧表面，其中上电路层53表面具有数个打线垫532，且在上电路层53表面覆盖一层绿漆56并使打线垫532曝露于外界。
该下电路层54设于该树脂层52的下侧表面，其中在下电路层54表面具有数个锡球垫542，且在下电路层54表面覆盖上一层丝漆57并使锡球垫542暴露于外界，上述复数个导电栓55贯穿该树脂层52并连接上、下电路层53、54使其成导通状态。
第一实施例的BGA基板50在进行封装时，将晶片60置于散热板51的承载部512，并藉由数条金线61耦合于上电路层53的打线垫532上，又该下电路层54的锡球垫542表面焊上锡球62，并藉由该锡球62结合于电路板之上，同时该散热板51的结合部513利用锡膏(图中未示)直接焊于电路板之上，此外，该基板50在晶片60表面与金线61附近覆盖一层封胶63加以保护，以避免晶片60受到外界的影响。
参见图3，本实施例在散热板51的结合部513表面亦可以是借助数个锡球62结合于电路板之上，其作法是在散热板51的结合部513设置数个锡球垫(本圈中未示)，其表面镀有镍金，将一层绿漆57覆盖于散热板51的结合部513并使该球垫暴露于外界，将锡球62焊于球垫之上并藉由该锡球62结合于电路板之上。
参见图4，该图本实用新型的BGA基板50a直接散热型结构的第二实施例图。本实施例在整体基板50a结构上大致与第一实施例相同，因此对于元件的图示部分亦均给予相同的编号且不加以赘述，其最大之不同在于散热板51的承载部512在其周围向外延伸而形成一凸缘5121，使该散热板51的侧视图系类似一“工”字形，其主要目的是用以强化该基板50a的整体结构，以避免该基板50a因为受到外力的作用而发生弯曲，本实施例在对于晶片60的封装方式与将该基板50a结合于电路板的方式均与第一实施例相同。
参见图5，该图是本实用新型BGA基板50b直接散热型结构的第三实施例图，本实施例在整体基板50b结构上大致均与第一实施例相同，因此对于相同之元件在图示部分均给予相同的编号且不加以阐述，其最大之不同在于散热板51的结合部513向下延伸而形成一凸缘5132，该树脂层52环绕于上述散热板51的本体部511外围，即该散热板51埋入树脂层52之中，该上电路层53设于树脂层52的上侧表面，该下电路层54设于树脂层52的下侧表面，其余部分的基板50b结构以及对于晶片60的封装和将该基板50b结合于电路板的方式均与第一实施例相同。
参见图6，该图是本实用新型BGA基板50c直接散热型结构的第四实施例图，本实用新型BGA基板50c应用于多晶片60模组(模块)的基板50c结构(Multi-Chip Modulus)，本实施例在整体之基板50e结构上大致均与第一实施例相同，因此对于相同之元件在图示部分均给予相同的编号且不加以赘述，其最大之不同在于本实施例是将复数个晶片60封装于同一片基板50c之上，由于晶片60的数目多，相对地基板50c的功能也会提高，此外，本实施例对于晶片60的封装与将基板50c结合于电路板的方式均与第一实施例相同。
参见图7，该图是本实用新型BGA基板50d直接散热型结构的第五实施例图，本实施例在整体的基板50d结构上大致均与第一实施例相同，因此对于相同的元件在图示部分均予相同的编号且不加以赘述，其最大的不同在于本实施例是将二层电路70(Two-Layer Circuit)压合于上电路层53表面，其中在上层电路53与二层电路70之间具有一层树脂层74，而该二层电路70类似一三明治(Sandwich)结构，包括一第一电路层71和一第二电路层72，在上述二电路层71、72之间夹具有一层树脂层73，该二层电路70具有一容置槽75，该容置槽75的深度到达第二电路层72，该第二电路层72在容置槽75中包括一导电电路721与一导热电路722，在上述二电路721、722表面各分别形成有数个金属凸块723，该导热电路722藉由数个导热栓76结于散热板51的承载部511，该导电电路721藉由数个导电栓77连接于第一电路层71以及上电路层53。
木实施例的基板50d在对晶片60进行封装时，是将晶片60结合于基板50d之容置槽75中，其中该晶片60的电路布局是藉由金属凸块723耦合于二层电路70的第二电路层72，而晶片60所产生的热量是藉由金属凸块723经过导热栓76、散热板51传递至外界，其余部分的基板50d结构以及对于晶片60的封装和将该基板60结合于电路板的方式均与第一实施例相同。
另外较佳实施例，请图8，该图是本实用新型BGA基板50e直接散热型结的之第六实施例图，其可将散热板51设计为基板50e的整个主体部分，亦即基板50e的主体即是一整层散热板51，该散热板51同样具有本体部511、承载部512和结合部513，而本体部511设计延伸作为一整层的散热基板5111，且另将树脂层设为上下两层132a、132b，所述树脂层两层132a、132b分别覆于散热板本体部511之上两侧，其中上、下树脂层32a、132b可各设有一开口，并使该散热板51的承载部512容置于上树脂层132a的开口中，结合部513容置于下树脂层132b的开口中，如此则另设置有贯穿上树脂层132a、散热板51以及下树脂层132b的绝缘孔550，使导电栓55穿过绝缘孔550，能使上电路层53和下电路层54成为导通状态，且其中导电栓55的孔径较散热板的绝缘孔550的孔径小，且以绝缘树脂阻隔，彼此之间不直接接触，因此不会有短路现象的问题产生，而且设计为整层散热板可达到更佳的散热效果。
以上所述为本实用新型直接散热型BGA基板50不同实拖例的详细说明，本实用新型与现有技术相较其所增加之优点包括：
本实用新型的BGA基板50利用散热板51对晶片60进行散热，与现有技术一利用导热栓17对晶片20进行散热，相较之下，本实用新型的散热板51可提供晶片60散热的截面积较大，散热效果较佳。
本实用新型的BGA基板50其散热板51可以大量制造之后再埋入树脂层52之中，而现有技术一的导热栓17必须经过钻孔、镀铜和塞孔等制程，相较之下，本实用新型的制造成本较低且可以避免现有技术一的导热栓17发生Popcorn的现象。
本实用新型的BGA基板50采用Die up型式的封装，而现有技术二采用Cavity Down型式，所以封装厂在对本实用新型的基板50进行封装时，不必对基板50制程步骤进行变更，此外，本实用的新型之BGA基板50是将晶片60与球62设于不同的侧面，因此可以解决现有技术二的基板30在安排锡球43时所遭到的困扰。
当然，以上所述仅为本实用新型直接散热型BGA基板的较佳实拖例，并非用以限制本实用新型之实施范围，任何熟习该项技艺者在不违背本实用新型的精神所做的修改，均应属于本实用新型的范围，例如本实用新型的直接散热型BGA基板对于上电路层与下电路层之设计上可以是单层电路，或是多层电路但各电路层之间利用导电栓相连接，使该基板可以适用于各种型式的封装，因此本实用新型之保护范围当以下列所述的权利要求为依据。

Claims (11)

1.一种直接散热型BGA基板，包括：
一散热板；
一树脂层，设于散热板之外围；
一上电路层，设于树脂层的上侧表面，其中上电路层具有数个打线垫；
一下电路层，设于树脂层的下侧表面，其中下电路层具有数个锡球垫；以及
数个导电栓，贯穿该树脂层并使上电路层和下电路层成导通状态；
其特征在于：散热板具有一本体部、一承载部和一结合部，其中承载部设于该本体部的上方，结合部设于该本体部的下方且其周围向外延伸而形成一凸缘，并使得该树脂层设于散热板的本体部外围。
2.如权利要求1所述的直接散热型BGA基板，其特征在于该散热板的承载部在其周围向外延伸而形成一凸缘。
3.如权利要求1所述的直接散热型BGA基板，其特征在于该散热板的结合部其周围向下延伸而形成一凸缘。
4.如权利要求1所述的直接散热型BGA基板，其特征是包括：
一散热板；
一上封脂层，上树脂层结合于散热板的上侧表面；
一上电路层，形成于上树脂层的表面，其中上电路层具有数个打线垫；
一下树脂层，下树脂层结合于散热板的下侧表面；
一下电路层，形成于下树脂层的表面，其中下电路层具有数个锡球垫；以及
数个导电栓，贯穿上树脂层、散热板以及下树脂层；
散热板具有一本体部、一承载部和一结合部，其中承载部设于本体部的上方，结合部设于该本体部的下方，本体部的外围区域在既定的位置处形成数个绝缘孔，使得所述导电栓贯穿上树脂层、散热板的绝缘孔以及下树脂层。
5.如权利要求1、2或4所述的直接散热型BGA基板，其特征在于该散热板的结合部表面可利用一层绿漆加以保护。
6.如权利要求1、2、3或4所述的直接散热型BGA基板，其特征在于该上电路层为一单层电路。
7.如权利要求1、2、3或4所述的直接散热型BGA基板，其特征在于该上电路层可为一多层电路，且各电路层之间藉由数个导电栓互相导通。
8.如权利要求1、2、3或4所述的直接散热型BGA基板，其特征在于下电路层为一单层电路。
9.如权利要求1、2、3或4所述的直接散热型BGA基板，其特征在于下电路层可为一多层电路，且各电路层之间藉由数个导电栓互相导通。
10.如权利要求4所述的直接散热型BGA基板，其特征在于上树脂层可设有一开口，并使该散热板的承戴部容置于上树脂层的开口中。
11.如权利要求4所述的直接散热型BGA基板，其特征在于下树脂层可设有一开口，使散热板的结合部容置于下树脂层的开口中。
CN 01259263 2001-09-05 2001-09-05 直接散热型bga基板 Expired - Fee Related CN2531525Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01259263 CN2531525Y (zh) 2001-09-05 2001-09-05 直接散热型bga基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01259263 CN2531525Y (zh) 2001-09-05 2001-09-05 直接散热型bga基板

Publications (1)

Publication Number Publication Date
CN2531525Y true CN2531525Y (zh) 2003-01-15

Family

ID=33667684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01259263 Expired - Fee Related CN2531525Y (zh) 2001-09-05 2001-09-05 直接散热型bga基板

Country Status (1)

Country Link
CN (1) CN2531525Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423241C (zh) * 2004-05-31 2008-10-01 三洋电机株式会社 电路装置及其制造方法
CN104284533A (zh) * 2008-09-28 2015-01-14 华为技术有限公司 多层电路板及其制作方法和通信设备
CN105226031A (zh) * 2014-07-02 2016-01-06 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423241C (zh) * 2004-05-31 2008-10-01 三洋电机株式会社 电路装置及其制造方法
CN104284533A (zh) * 2008-09-28 2015-01-14 华为技术有限公司 多层电路板及其制作方法和通信设备
EP3457823A1 (en) * 2008-09-28 2019-03-20 Huawei Technologies Co., Ltd. Multi-layer circuit board and communication device
CN105226031A (zh) * 2014-07-02 2016-01-06 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造工艺

Similar Documents

Publication Publication Date Title
US5977633A (en) Semiconductor device with metal base substrate having hollows
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
CN101165866B (zh) 一种集成电路封装体及其制造方法
CN1092397C (zh) 高性能低成本的多芯片组件封装件
CN2664198Y (zh) 多芯片封装结构
US20080174030A1 (en) Multichip stacking structure
JP2000216281A (ja) 樹脂封止型半導体装置
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
KR20120029169A (ko) 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
CN103426839A (zh) 半导体封装
CN101179066B (zh) 芯片嵌埋式封装结构
CN1174484C (zh) 具有散热结构的半导体封装件
US20070052082A1 (en) Multi-chip package structure
CN1157790C (zh) 芯片堆叠封装结构
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
CN1505146A (zh) 多芯片模块
CN2531525Y (zh) 直接散热型bga基板
CN1210789C (zh) 具有散热结构的半导体封装元件
CN1186813C (zh) 倒装式芯片封装结构及其制程方法
CN1532922A (zh) 具有散热片的半导体封装件
CN114203882A (zh) 一种扇出型led封装结构及其封装方法
CN2672856Y (zh) 芯片封装结构
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
CN2550901Y (zh) 覆晶封装结构
CN202394967U (zh) 半导体封装构造

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030115