CN1168139C - 薄型半导体装置及其制备方法 - Google Patents

薄型半导体装置及其制备方法 Download PDF

Info

Publication number
CN1168139C
CN1168139C CNB001234102A CN00123410A CN1168139C CN 1168139 C CN1168139 C CN 1168139C CN B001234102 A CNB001234102 A CN B001234102A CN 00123410 A CN00123410 A CN 00123410A CN 1168139 C CN1168139 C CN 1168139C
Authority
CN
China
Prior art keywords
semiconductor device
substrate
colloid
thin semiconductor
conducting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001234102A
Other languages
English (en)
Other versions
CN1338777A (zh
Inventor
白金泉
蔡宗哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANCE SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
LIANCE SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANCE SCIENCE AND TECHNOLOGY Co Ltd filed Critical LIANCE SCIENCE AND TECHNOLOGY Co Ltd
Priority to CNB001234102A priority Critical patent/CN1168139C/zh
Publication of CN1338777A publication Critical patent/CN1338777A/zh
Application granted granted Critical
Publication of CN1168139C publication Critical patent/CN1168139C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种薄型半导体装置，包括具有开孔的基板，基板由基层及数个导电迹线所构成；基层供半导体芯片的作用表面粘着，并以数个第一导电元件通经该开孔电气连接该半导体芯片与导电迹线；而各导电迹线的终端则设有第二导电元件；基层上形成有第一胶体，基板的导电迹线上形成有第二胶体，该第二胶体成型后包覆该第二导电元件，但使该第二导电元件的底端外露出该第二胶体的底面，而使该第二导电元件的底端与第二胶体的底面位于同一平面。

Description

薄型半导体装置及其制备方法
技术领域
本发明涉及一种半导体装置，特别涉及一种半导体芯片通过成阵列方式植布于基板底面上的导电元件与外界电气连接的半导体装置。
背景技术
球栅阵列(BGA)半导体装置(Ball Grid Array Semiconductor Device)近来已成封装主流产品之一，其原因在于该种通过成阵列方式植布于基板底面上的焊球(Solder Ball)供半导体芯片与例如印刷电路板(PCB)等外界装置电气藕接的结构，相对于传统的以导线架(Leadframe-Based)为主的半导体装置，前者在单位面积内需要设有较多的作为输出/入连接端(I/O婚Connectoins)的焊球，且焊球间的距离(Pitch)也可有效缩减，使这种BGA半导体装置的结构能够符合具有较多的电子元件(Electronic Components)以及电子电路(Electrical Circuits)的半导体芯片的需求。
上述公知的BGA半导体装置在以金属导线(Gold Wires)电气连接半导体芯片与供该半导体芯片粘接的基板的焊线作业(Wire Bond)时，焊线机是在半导体芯片的作用表面(Active Surface，即形成有电子元件与电子电路的表面)的焊垫(Bond Pad)上烧球后，将金属导线先上拉一适当距离再向外下拉至基板上的焊接处，使线弧(Wire Loop)的顶点高出半导体芯片的作用表面，而导致用以包覆半导体芯片与金属导线的树脂胶体(ResinErcapsulant)的顶面必须高于该线弧的顶点，方能避免金属导线外露。这样，封装完成的半导体装置的厚度即会受到线弧高度的限制，而不利于半导体装置的薄型化。
为解决上述公知BGA半导体装置在厚度上的缺点，便有一种薄型BGA半导体装置因运而生，如图12所示。这种薄型BGA半导体装置1，是在供半导体芯片10粘设的基板11上形成一开孔110，以供电气连接该半导体芯片10与基板11上的导电迹线(Conductive Traces)111的金属导线12自该开孔110通过；该金属导线12的焊接完成后，是以例如环氧树脂(Epoxy)等的封装树脂(Encapsulating Resin)将该金属导线12与开孔110包覆住而形成一下胶体13，由于该金属导线12的线弧的部分高度为基板11所吸收，使金属导线12的线弧顶点120仅略高于基板11的底面，故得以控制该下胶体13外露出该基板11的底面的高度h小于植接于该基板11底面上的焊球14的高度H。因而，用以包覆该半导体芯片10的上胶体15形成后的高度无须涵盖线弧顶点至半导体芯片的作用表面间的距离，故封装完成后的半导体装置的厚度较上述公知的BGA半导体装置为小。
上述图12所示的半导体装置1虽可有效降低整体厚度而达到薄型化的目的，但是为避免基板11上的导电迹线111外露而与大气接触，须在该基板11的底面上敷设一拒焊剂(Solder Mask)层112以完全覆盖住导电迹线111，使基板11的制造成本及制作过程的复杂程度均随之增加；然而，拒焊剂层112的使用将另产生吸湿性的顾虑，若欲将吸湿性的问题有效解决，则会进一步增加基板11的制造成本。再而，该半导体装置1由于厚度薄型化，在其通过表面粘着技术(Surface Mounting Technology)等公知方式粘接至例如印刷电路板等外部装置(External Devices)时，粘接作业进行中所产生的高温会作用于半导体装置1具不同热膨胀系数(CTE)的基板11与上胶体15，产生的热应力效应往往易造成半导体装置1发生翘曲(Warpage)而导致半导体芯片10与基板11间发生剥离(Delamination)现象以及基板11本身间的脱层现象，并影响到半导体装置1与外部装置的电气连接品质。若希望降低翘曲现象的发生机率，就得增加基板11的厚度以抵抗热应力的影响，但此举除了会使基板的成本提高外，还将导致整体厚度的增加。同时，在封装作业完成而对半导体装置1进行测试时，测试针头(未图示)上的数个接触尖端容易因焊球14的底部所呈球面状，而会发生无法全部触接到焊球14的底部的状况，当测试针头的接触尖端未能全部触接到测试对象时，测试结果将产生误差。此外，这种半导体装置1均采用价格昂贵的植球机进行焊球14的植接，使植接焊球的成本成为整体封装成本显著的一环，而不利于成本的降低；且焊球14植接至基板11上后，各焊球底端所构成的平面的平面度(Planarity)不易控制，而会造成半导体装置1与外部装置之间的粘接品质无法有效提高。
发明内容
本发明的目的在于提供一对整体厚度能够有效降低的薄型半导体装置及其制备方法。
本发明的另一目的在于提供一种基板厚度能够减少以降低材料成本的薄型半导体装置及其制备方法。
本发明的再一目的在于提供一种基板无须敷设拒焊剂而能够降低基板成本的薄型半导体装置及其制备方法。
本发明的又一目的在于提供一种在高温环境下不会翘曲而避免半导体芯片与基板间出现剥离现象及基板本身间发生脱层的薄型半导体装置及其制备方法。
本发明的再一目的在于提供一种能够提高测试准确度的薄型半导体装置及其制备方法。
本发明的又一目的在于提供一种不会产生公知焊球植接后有焊球底端平面度不佳而影响到焊球与外部装置粘接品质的问题的薄型半导体装置及其制备方法。
本发明的上述目的是通过以下方式实现的，一种薄型半导体装置，包括：一基板，其具有至少一开孔，并由一基层及数个导电迹线所构成；一半导体芯片，其具有一作用表面及一相对的非作用表面，该半导体芯片并以其作用表面粘接至基板的基层上；数个第一导电元件，用以通经该开孔而电气连接该半导体芯片与基板的导电迹线；数个成阵列方式排列的第二导电元件，其设置于各导电迹线的终端上，以供该半导体芯片通过其与外界电气连接；一第一胶体，其形成于该基板的基层上以包覆该半导体芯片；以及一第二胶体，其形成于该基板的导电迹线上以完全覆盖住该导电迹线、第一导电元件及开口，且该第二胶体成型后包覆住该第二导电元件，但使该第二导电元件的底端外露出该第二胶体的底面，并使该第二导电元件的底端与第二胶体的底面位于同一平面。
该第二导电元件必须是以锡为材料制成的焊球(Solder Ball)或铜、铝、铜合金、铝合金或锡/铅合金材料制成的凸块(Lump)。当该第二导电元件为焊球型态时，其可以以通用的植球机植接到基板的导电迹线上；而当其为凸块的型态时，该凸块则可以以一般的印刷或电镀方式设置于该基板的导电迹线上。
该半导体芯片可以完全为该第一胶体所包覆或将该半导体芯片的非作用表面外露出该第一胶体的顶面，同时，该半导体芯片的非作用表面上可以接设有一散热片，以提高本发明半导体装置的散热效率。在不希望因散热片的加设而使本发明的半导体装置的厚度增加的情形下，可以将一导热性佳的金属材料制成的散热片粘设于基板的基层上，并使该半导体芯片容置于一该散热片上开设的槽孔中，故该散热片的装设方式不会造成半导体置的整体厚度的增加。
该基板在开设有一开孔时，所适用的半导体芯片为中央焊垫式(CentralPad Type)的半导体芯片，使该半导体芯片的焊垫均外露于基板的开孔中，以供例如金属导线的第一导电元件穿经该开孔与之焊接；当基板开设有二平行对置的开孔时，则适用于具双边焊垫式(Double-Sided Pad Type)的半导体芯片，使半导体芯片相对侧边上的焊垫分别外露于基板的对应开孔中；而当基板开设有四个呈矩形列置的开孔时，则适用周边焊垫式(Peripheral PadType)的半导体芯片，以使半导体芯片上各边的焊垫外露于基板对应的开孔中。
本发明还提供了一种薄型半导体装置的制备方法，其特征是包括下列步骤：准备好一基板，该基板由一基层及数个导电迹线构成，并开设有至少一开孔；粘接一半导体芯片至该基板的基层的预设位置上；以数个第一导电元件穿经该基板的开孔电气连接该半导体芯片与基板的导电迹线；在该基板的基层上形成一第一胶体以包覆该半导体芯片；在该基板的导电迹线的终端上设置数个成阵列方式排列的第二导电元件；在该基板的导电迹线上形成一第二胶体以完全包覆该导电迹线、第一导电元件及开孔，并使该第二导电元件与该第二胶体连结为一体，而让该第二导电元件的底端外露出第二胶体的底面，及使该第二导电元件的底端与该第二胶体的底面位于同一平面。
以下结合具体实施例所示附图，对本发明的特点及功效作进一步详细叙述。
附图说明
图1为本发明第一实施例的薄型半导体装置的剖视图；
图2为本发明第一实施例的薄型半导体装置的仰视图；
图3A-图3H为显示本发明第一实施例的薄型半导体装置的制作过程示意图；
图4A-图4B为显示本发明第一实施例的薄型半导体装置的另一制作过程示意图；
图5为本发明第二实施例的薄型半导体装置的剖视图；
图6为本发明第三实施例的薄型半导体装置的剖视图；
图7为本发明第四实施例的薄型半导体装置的剖视图；
图8为本发明第五实施例的薄型半导体装置的剖视图；
图9为本发明第五实施例的薄型半导体装置的仰视图；
图10为本发明第六实施例的薄型半导体装置的剖视图；
图11为本发明第六实施例的薄型半导体装置的仰视图；以及
图12为公知半导体装置的剖视图。
具体实施方式
第一实施例
图1所示的为本发明第一实施例的薄型半导体装置的剖视图。如图所示，第一实施例的半导体装置2，包括有一半导体芯片20，供该半导体芯片20粘接用的基板21，用以电气连接该半导体芯片20与基板21的金属导线22，形成于该基板21上方的上胶体23，植布于该基板21下方且成阵列方式(Arrayed)排列的数个焊球24，以及形成于该基板21下方上的下胶体25。
该半导体芯片20具有一作用表面200及一相对的非作用表面201，在该作用表面200中央的位置上设有二排平行并列的数个焊垫202。该半导体芯片20系以作用表面200朝下的方式通过如银胶的胶粘剂或聚酰亚胺胶片(Polyimide Tape)等公知粘着介质粘接至该基板21上的预设位置。为降低后续制作过程的温度循环中产生于半导体芯片20与基板21间的接面应力，所使用的胶粘剂或胶片宜由热塑性(Thermoplastic)或热弹性(Thermoelastic)树脂材料制成。
该基板21是由一基层210及一布设于该基层210底面上的数个导电迹线211所构成。适用于该基层210的材料为如环氧树脂、聚酰亚胺树脂、二顺丁烯二酰胺三嗪(Bismaleimidetriaxine)树脂、FR4树脂、环氧树脂玻璃、陶瓷材料或耐高温纸材等，该半导体芯片20即通过胶粘剂或胶片粘着至该基层210上。该导电迹线211一般是由铜箔所形成，各导电迹线211的终端设有供焊球24植接的焊垫211a，而其始端也形成有供金属导线22焊接的焊垫211b。该基板21的导电迹线211由于是完全为下胶体25所覆盖而与外界气密隔离，故无须在基板21的底面上敷设一拒焊剂层，并可以降低基板21的制造成本；同时，该基板21的顶面及底面分别形成有上胶体23及下胶体25，将其夹设于上胶体23及下胶体25间，由于上胶体23与下胶体25是呈上下对应的关系，会使后续封装制作过程的温度循环中产生的热应力效应大幅降低，而有效避免封装完成的制成品发生翘曲现象，并可以进而有效降低基板21与半导体芯片20间出现剥离的机率，故能提高制成品的优良率。此外，由于基板21是夹设于上胶体23与下胶体25间，且此一结构能有效避免翘曲的发生而无须通过基板21的厚度来增强制成品的机械强度，所以，该基板21可以予以薄型化而较现有产品的厚度为薄，故除了可以降低基板21的制造成本外，还使得制成品的整体厚度能进一步减少。
该基板21还在中央部位开设有一开孔212，供该半导体芯片20粘接至该基板21的基层210上后，该半导体芯片20的作用表面200上的焊垫202可以外露于该开孔212中，以利于金属导线22可以穿经该开孔212而分别端接于该半导体芯片20的焊垫202及导电迹线211的焊垫211b之间，以通过其电气连接该半导体芯片20与导电迹线211。
该上胶体23及下胶体25是由例如环氧树脂等封装材料形成。该下胶体25在基板21的底面上形成后，完全包覆该导电迹线211、金属导线22及开孔212，使该导电迹线211、金属导线22及半导体芯片20的作用表面200均与外界气密隔离；同时，该下胶体25的形成方式是使该焊球24的底端240外露出该下胶体25的底面250，如图2所示，且使该焊球24的底端240与该下胶体25的底面250位于同一平面上。此一设计在使焊球24的底端240的平面度得以保持，以利于半导体装置与例如印刷电路板的外部装置电气连接时的作业品质；且因各焊球24的底端240是呈平面状而非现有产品的球面状，在测试时，测试针头上的接触尖端即能全部触接到焊球24的底端240，故不会因触接不完全而产生测试误差；再者，该下胶体25包覆该焊球24后，两者粘结成为一体，故可通过研磨或其它适用的方式处理本发明半导体装置的底面，一方面使下胶体25的底面250及焊球24的底端240所在的平面形成良好的平面度，另一方面则使该下胶体25的厚度薄型化到足以避免金属导线22的线弧顶点220不致外露出下胶体25的程度，也即，该焊球24的底端240仅须略高于金属导线22的线弧顶点220即可，所以，本发明的焊球24高度可以远低于现有产品，而使本发明的半导体装置的整体厚度可以小于公知的BGA半导体装置，并达到薄型化的需求。此外，该焊球24是以阵列方式植接于导电迹线211的终端，故能提供该半导体芯片20足够的I/O连接端。
图3A-图3H为本发明第一实施例的薄型半导体装置的制作过程示意图。
如图3A所示，准备好具有一基层210及数个导电迹线211并开设有一开孔212的基板21。
如图3B所示，将半导体芯片20以作用表面200朝下(Face Down)的方式通过银胶或聚酰亚胺胶片粘接到该基板21的预定位置上，粘接后，该半导体芯片20上的焊垫202将外露于该基板21的开孔212中。
如图3C所示，进行焊线作业以便将金属导线22穿经该基板21的开孔212分别端接至该焊垫202及导电迹线211的焊垫211b上，从而电气连接该半导体芯片20及导电迹线211。
如图3D所示，焊线作业完成后，即以通用的点胶(Glob Top)方式将封装树脂25a填注至该开孔212中，直到该金属导线22被该封装树脂25a完全覆盖为止。
如图3E所示，将完成图3D所示步骤的结构体置入封装模具(Encapsulating Mold，未图示)中以进行成型作业(Transfer Molding)，使熔融的封装树脂在基板21的顶面上固化成型为该上胶体23而将该半导体芯片20包覆。当然，该成型方式也可采其它公知的注塑成型(Injection Molding)或浇铸成型(Pour Molding)等方式。
如图3F所示，上胶体23形成后，即在该基板21的导电迹线211的焊垫211a上植接焊球24，由于植球作业为公知技术，故在此不另赘述。
如图3G所示，植球作业完成后，便通过前述的成型方式在该基板21的底面上形成该下胶体25，使该下胶体25完全盖覆该导电迹线211及金属导线22，并也将该焊球24包覆其中而使两者粘结为一体。该下胶体25的形成也可以采用印刷技术、涂布方式或点胶等其它方式实现，并无特定限制。
最后，如图3H所示，以通用的研磨机P自该下胶体25的底面朝基板21的方向磨除下胶体25及焊球24，直至该下胶体25的厚度及焊球24的高度减少至一预定值为止，而使该焊球24的底端240呈平面状，并使其与下胶体25的底面250位在同一平面上，且该下胶体25的厚度仍足以盖覆该金属导线22而使金属导线22不致外露，故而使完成封装制作过程的半导体装置2(如图1所示)的整体厚度随之降低。
此外，如图3D所示的将金属导线22预以封装树脂25a覆盖的步骤可予省略，而直接于金属导线22焊接后即直接进入图3E所示的上胶体23模压成型的步骤，如此，将能简化本发明半导体装置的制作过程。
图4A-图4B为显示本发明第一实施例的薄型半导体装置的另一封装制作过程示意图。该封装制作过程在植球作业前的步骤均与前述的第3A至3E图所示者相同，故在本文中不予赘述也不另绘示，而自上胶体23形成后的步骤开始说明。此外，与前述封装制作过程中所示的元件相同者仍沿用同样的标示符号。
如图4A所示，上胶体23形成于基板21的顶面上后，即以网版印刷技术在导电迹线211的焊垫211a上涂设以锡/铅合金形成的凸块24’，由于该凸块24’与焊垫211a的接触是通过印刷(或电镀)方式实现的，故可准确地控制凸块24’形成后的高度至仅略高于金属导线22的线弧顶点220，并使该凸块24’成型后的底端240’为平面状。因该凸块24’可以以印刷或电镀方式形成，无须价格昂贵的植球机植布焊球，故以凸块24’取代焊球24可以大幅降低制造成本。
如图4B所示，凸块24’接设完成后，即可以以成型方式形成完全覆盖住该导电迹线211、金属导线22及开孔212的下胶体25，该下胶体25并与各凸块24’粘结为一体而使该凸块24’的底端240’外露出下胶体25的底面250，且相同地使该凸块24’的底端240’与下胶体25的底面250位于同一平面上。同时，由于该凸块24’的高度是控制在略高于金属导线22的线弧顶点220，故该下胶体25的厚度足以盖覆住该金属导线22而使金属导线22不致外露，所以使下胶体25成型后无须研磨以降低其厚度，就能使封装完成的半导体装置2的整体厚度小于公知的BGA半导体装置的厚度。
图5所示的为本发明第二实施例的薄型半导体装置的剖视图。该第二实施例的半导体装置3的结构大致相同于上述的第一实施例，不同之处在于其上胶体33于基板31的顶面上成型后，使半导体芯片30的非作用表面301外露出该上胶体33的顶面330。此种外露的结构除能使半导体芯片30所产生的热量可以直接由其非作用表面301逸散至大气而提高散热效率外，还因上胶体33未包覆该半导体芯片30的非作用表面301，而使半导体装置3的整体厚度可以小于第一实施例所揭示的产品。此外，为进一步提高散热效率，可以直接在该外露的非作用表面301上外接一散热片36(如图5中虚线绘示)。
图6所示的为本发明第三实施例的薄型半导体装置的剖视图。该第三实施例的半导体装置4的结构大致相同于上述的第一实施例，不同之处在于其半导体芯片40的非作用表面401上可以再粘接一散热片46，使该上胶体43成型于基板41的顶面上后，该散热片46可以被上胶体43包覆但使其顶面460外露出上胶体43的顶面430，以供该半导体芯片40产生的热量传递至该散热片46后，可以由该散热片46直接逸散至大气中。当然，该散热片46也可以由上胶体43所完全包覆。
图7所示的为本发明第四实施例的薄型半导体装置的剖视图。该第四实施例的半导体装置5的结构大致相同于上述第一实施例，不同之处在于其基板51的基层510上还粘设有一散热片56。该散热片56具有一槽孔560，以供该半导体芯片50通经该槽孔560而粘接至基板51的基层510上。该散热片56与基板51粘结的方式将使封装完成的半导体装置5的整体厚度与第一实施例所述的产品相同，不致导致厚度的增加。
第8图所示为本发明第五实施例的薄型半导体装置的剖视图。该第五实施例的半导体装置6的结构大致相同于上述的第一实施例，不同之处在于其半导体芯片60为双边焊垫式。为配合双边焊垫式半导体芯片60的使用，该基板61须开设有两平行对置的开孔612，使该半导体芯片60粘接至该基板61的基层610上后，各边的焊垫602可以外露出基板61的对应开孔612中，以供金属导线62分别穿经对应的开孔612而电气连接该半导体芯片40与导电迹线611。当然，该半导体芯片60的非作用表面可以在上胶体63成型后外露出其顶面，由于这种结构可以由图5所示的产品轻易推及，在此将不另重复绘示。该半导体装置6在完成封装后，各凸块64的底端640即以阵列方式外露出下胶体65的底面650，如图9所示。
图10所示的为本发明第六实施例的薄型半导体装置的剖视图。该第六实施例的半导体装置7的结构大致相同于上述的第一实施例，不同之处在于其半导体芯片70为周边焊垫式者。为配合周边焊垫式半导体芯片70的使用，该基板71须开设有四道呈矩形列置的开孔712，使半导体芯片70粘接至该基板71的基层710上后，各边的焊垫702可以外露于基板71的对应开孔712中，以供金属导线72分别穿经对应的开孔712而电气连接该半导体芯片70与导电迹线711。同理，该半导体芯片70的非作用表面也可以外露出该上胶体73的顶面，还可以在外露的非作用表面上外接一散热片以提高散热效率，因这种结构可以由图5所示的产品轻易推及，故也不予赘述。该半导体装置7在完成封装时，各凸块74的底端740即以图11所示的方式外露出下胶体75的底面750。

Claims (24)

1、一种薄型半导体装置，其特征是包括：
一基板，其具有至少一开孔，并由一基层及数个导电迹线所构成；
一半导体芯片，其具有一作用表面及一相对的非作用表面，该半导体芯片是以其作用表面粘接至该基板的基层上；
数个第一导电元件，用以通经该开孔而电气连接该半导体芯片与基板的导电迹线；
数个第二导电元件，其设置于各导电迹线的终端上，以供该半导体芯片通过其与外界电气连接；
一第一胶体，其形成于该基板的基层上以包覆该半导体芯片；以及
一第二胶体，其形成在该基板的导电迹线上以完全覆盖住该导电迹线、第一导电元件及开口，且该第二胶体与第二导电元件粘结为一体，而使该第二导电元件的底端外露出该第二胶体的底面，并使该第二导电元件的底端与第二胶体的底面位于同一平面。
2、如权利要求1所述的薄型半导体装置，其特征是，该第一导电元件为金属导线。
3、如权利要求1所述的薄型半导体装置，其特征是，该第二导电元件为焊球。
4、如权利要求3所述的薄型半导体装置，其特征是，该焊球的底端呈平面状，用以与该下胶体的底面共平面。
5、如权利要求1所述的薄型半导体装置，其特征是，该第二导电元件为凸块。
6、如权利要求5所述的薄型半导体装置，其特征是，该凸块是以印刷方式接设至该导电迹线的终端上。
7、如权利要求5所述的薄型半导体装置，其特征是，该凸块是以电镀方式接设至该导电迹线的终端上。
8、如权利要求5所述的薄型半导体装置，其特征是，制成该凸块的材料是从铜、铝、铜合金、铝合金及锡/铅合金所组成的组群中选择。
9、如权利要求5所述的薄型半导体装置，其特征是，该凸块的底端呈平面状，用以与该下胶体的底面共平面。
10、如权利要求1所述的薄型半导体装置，其特征是，该半导体芯片的非作用表面是外露出该上胶体的顶面。
11、如权利要求1所述的薄型半导体装置，其特征是，该半导体芯片的非作用表面被该上胶体所覆盖。
12、如权利要求1所述的薄型半导体装置，其特征是，该基板具有两平行对置的开孔。
13、如权利要求1所述的薄型半导体装置，其特征是，该基板具有四道成矩形列置的开孔。
14、如权利要求1所述的薄型半导体装置，其特征是，还包括一与该半导体芯片的非作用表面接设的散热片。
15、如权利要求1所述的薄型半导体装置，其特征是，还包括一与该基板的基层粘接的散热片，该散热片具有一槽孔，以供该半导体芯片穿经该槽孔而粘接至该基板的基层上。
16、如权利要求1所述的薄型半导体装置，其特征是适用于该基层的材料是从环氧树脂、聚酰亚胺树脂、二顺丁烯二酰胺三嗪树脂、FR4树脂、环氧树脂玻璃、陶瓷材料及抗热性纸材所组成的组群中选择。
17、一种薄型半导体装置的制备方法，其特征是包括下列步骤：
准备好一基板，该基板由一基层及数个导电迹线构成，并开设有至少一开孔；
粘接一半导体芯片至该基板的基层的预设位置上；
以数个第一导电元件穿经该基板的开孔电气连接该半导体芯片与基板的导电迹线；
在该基板的基层上形成一第一胶体以包覆该半导体芯片；
在该基板的导电迹线的终端上设置数个成阵列方式排列的第二导电元件；
在该基板的导电迹线上形成一第二胶体以完全包覆该导电迹线、第一导电元件及开孔，并使该第二导电元件与该第二胶体连结为一体，而让该第二导电元件的底端外露出第二胶体的底面，及使该第二导电元件的底端与该第二胶体的底面位于同一平面。
18、如权利要求17所述的薄型半导体装置的制备方法，其特征是，在形成该第二胶体的步骤后，以研磨方式给予该第二胶体与第二导电元件减低高度的处理，以薄化该制成的半导体装置。
19、如权利要求17所述的薄型半导体装置的制备方法，其特征是，该第二导电元件为焊球。
20、如权利要求19所述的薄型半导体装置的制备方法，其特征是，该焊球是以植球机植接在该基板上。
21、如权利要求17所述的薄型半导体装置的制备方法，其特征是，该第二导电元件为凸块。
22、如权利要求21所述的薄型半导体装置的制备方法，其特征是，该凸块是以印刷方式接设在该基板上。
23、如权利要求21所述的薄型半导体装置的制备方法，其特征是，该凸块是以电镀方式形成于该基板上。
24、如权利要求17所述的薄型半导体装置的制备方法，其特征是，在该第一导电元件电气连接该半导体芯片与基板的导电迹线的步骤后，以封装树脂预包覆该第一导电元件而将该第一导电元件与外界气密隔离。
CNB001234102A 2000-08-15 2000-08-15 薄型半导体装置及其制备方法 Expired - Fee Related CN1168139C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001234102A CN1168139C (zh) 2000-08-15 2000-08-15 薄型半导体装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001234102A CN1168139C (zh) 2000-08-15 2000-08-15 薄型半导体装置及其制备方法

Publications (2)

Publication Number Publication Date
CN1338777A CN1338777A (zh) 2002-03-06
CN1168139C true CN1168139C (zh) 2004-09-22

Family

ID=4589852

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001234102A Expired - Fee Related CN1168139C (zh) 2000-08-15 2000-08-15 薄型半导体装置及其制备方法

Country Status (1)

Country Link
CN (1) CN1168139C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358002B2 (en) * 2009-12-23 2013-01-22 Marvell World Trade Ltd. Window ball grid array (BGA) semiconductor packages
CN102403242B (zh) * 2010-09-17 2013-06-26 中芯国际集成电路制造(上海)有限公司 一种在重新粘合过程中防止待测芯片损伤的方法
CN107808872B (zh) * 2017-11-01 2019-09-13 无锡中微高科电子有限公司 一种腔体向下的球栅阵列塑料封装制备方法

Also Published As

Publication number Publication date
CN1338777A (zh) 2002-03-06

Similar Documents

Publication Publication Date Title
US6326700B1 (en) Low profile semiconductor package and process for making the same
CN1148792C (zh) 使用柔性环氧树脂将散热器直接固定到芯片载体
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
TW546795B (en) Multichip module and manufacturing method thereof
US6744125B2 (en) Super thin/super thermal ball grid array package
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
TW579581B (en) Semiconductor device with chip separated from substrate and its manufacturing method
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
TWM597984U (zh) 晶片結構
US20080157336A1 (en) Wafer level package with die receiving through-hole and method of the same
CN101202253A (zh) 具有良好热膨胀系数效能的圆片级封装及其方法
CN109817769B (zh) 一种新型led芯片封装制作方法
CN101325188A (zh) 具双面增层之晶圆级半导体封装及其方法
CN1174484C (zh) 具有散热结构的半导体封装件
KR100521279B1 (ko) 적층 칩 패키지
CN102034768A (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
JP2003347352A (ja) 不導体接着材によって基板にｉｃチップをボンディングする方法、および、この方法により形成されたアセンブリ
CN1168139C (zh) 薄型半导体装置及其制备方法
JPH088354A (ja) 半導体装置およびその製法
CN1172369C (zh) 具散热片的半导体封装件
CN1178288C (zh) 薄型化倒装芯片半导体装置的封装方法
JP4372434B2 (ja) 半導体装置及びその製造方法
EP1205973A1 (en) Low-profile semiconductor device and method for manufacturing the same
TW452903B (en) Thin semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20160815