CN1362737A - 具溢胶防止装置的半导体封装件 - Google Patents

具溢胶防止装置的半导体封装件 Download PDF

Info

Publication number
CN1362737A
CN1362737A CN01100395A CN01100395A CN1362737A CN 1362737 A CN1362737 A CN 1362737A CN 01100395 A CN01100395 A CN 01100395A CN 01100395 A CN01100395 A CN 01100395A CN 1362737 A CN1362737 A CN 1362737A
Authority
CN
China
Prior art keywords
glue overflow
substrate
overflow preventer
semiconductor package
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01100395A
Other languages
English (en)
Other versions
CN1173399C (zh
Inventor
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB011003952A priority Critical patent/CN1173399C/zh
Publication of CN1362737A publication Critical patent/CN1362737A/zh
Application granted granted Critical
Publication of CN1173399C publication Critical patent/CN1173399C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种具溢胶防止装置的半导体封装件,包括一基板供至少一芯片及至少一被动组件黏设于其正面并与基板电连接,该基板的背面上则布设有多数连结端,以供该芯片与被动组件与外界装置形成电连接;该基板的正面上并借一弹性胶黏剂黏接有一溢胶防止装置,由导热性金属材料制成有一收纳空间容置芯片与被动组件,该溢胶防止装置的高度高于包覆芯片、被动组件、溢胶防止装置及基板的模具的模穴深度,模具模压作业时,防止该基板背面上电连接端遭受污染。

Description

具溢胶防止装置的半导体封装件
本发明是关于一种半导体封装件，尤指关于一种作为多媒体卡(Multi-Media Card，MMC)的半导体封装件。
目前作为多媒体卡(MMC)用的半导体封装件，为适应使用MMC的电子产品在薄型化上的要求，如美国专利第6,040,622号案已揭示出一种如图9所示的结构。这种MMC半导体封装件，是在一基板10的正面100上黏设有至少一记忆体芯片11及至少一被动组件12(为简化起见，于图示中仅各绘示一个)，并使两者与该基板10形成电性连接关系；在该基板10的背面101上则形成有多数的电性连结端102，以供该记忆体芯片11及被动组件12借之与外界装置电性连接。该MMC半导体封装件1并具有一封装胶体13，以将该芯片11、被动组件12及基板10包覆，但该基板10的背面101及其上的电性连结端102则外露出该封装胶体13而与大气直接接触。
该种MMC半导体封装件1的模压作业(Molding Process)是将已黏设有记忆体芯片11及被动组件12的基板10夹置于模具14的上模140与下模141间，如图10所示。由于基板10欲为封装胶体13包覆的部分并未为上模140与下模141所夹固，为防止模压作业进行中，用以形成该封装胶体13的封装树脂会溢胶至基板10的背面101上而造成制成品外观上的不良，或甚而污染欲外露的电性连结端102，便须于该下模141上开设一孔道141a，以在模压作业进行前，经过该孔道141a使该基板10真空吸附于下模141上，以使基板10的背面101吻合的贴合于该下模141上，以避免模压作业进行时封装树脂得进入该基板10的背面101与下模141间而造成溢胶(Flash)现象。
然而，利用真空吸附方式以解决溢胶形成的问题，将使模压作业无法将用现有的封装用模具，且具真空吸附功能的模具的成本亦较现有模具为高，操作上更为复杂而令制造成本增加。因此，如何使用既有的封装用模具以降低制造成本及简化制造流程乃成业界亟待解决的一大课题。同时，由于前述的MMC半导体封装件包覆有较多的电子及半导体组件，于其运作时产生的热量自较仅包覆有单一半导体芯片者为多，故如何提升散热效率以确保制成品的信赖性亦成亟须因应的课题。此外，当一半导体封装件内包覆有多数个电子及半导体组件时，往往易受外界的电磁干扰(Electro Magnetic Interference，EMI)而影响半导体封装件的电子性能，此亦为产业界所欲解决的疑难的问题。
本发明的目的即在提供一种具溢胶防止装置的半导体封装件，利用该溢胶防止装置的设置，可使用既有的封装用模具而毋须真空吸附模具，并有效避免基板背面发生溢胶。
本发明的目的可以通过以下措施来达到：
一种具溢胶防止装置的半导体封装件，包括：
一基板，其具有一正面与一相对的背面，于该正面上是布设有多数的导电迹线，而该背面上形成有多数与该导电迹线电性连通的电性连结端；
至少一芯片，其黏设至该基板的正面上并与该导电迹线电性连接；
至少一被动组件，其黏设至该基板的正面上并与该导电迹线电性连接；
一溢胶防止装置，其黏置于该基板的正面上，并形成有一收纳空间以将该芯片与被动组件收纳其中以及多数的通孔，且该溢胶防止结构的顶端至该基板的正面间的高度是微高于一在模压作业中使用的封装模具的模穴深度；以及
一封装胶体，用以包覆该芯片、被动组件、溢胶防止装置及基板，但该基板的背面则外露出该封装胶体。
该溢胶防止装置借一弹性胶黏剂与该基板黏接。
该溢胶防止装置借一导热性胶黏剂与该基板黏接。
该溢胶防止装置的通孔是供用以形成该封装胶体的树脂化合物流通。
该溢胶防止装置的顶端边缘上复形成有阶梯状凹部。
该溢胶防止装置的外侧壁宜近接至该基板的侧边。
该溢胶防止装置的外侧壁宜与该基板的侧边对齐。
该溢胶防止装置的顶端是外露出该封装胶体。
该导电迹线于对应该溢胶防止装置处是形成有接地迹线，以供该溢胶防止装置与该接地迹线借一导电性胶黏剂黏接，而提高该半导体封装件的电性。
本发明相比现有技术具有如下优点：
为达成本发明以上及其它目的，本发明的具溢胶防止装置的半导体封装件包括：一基板，其具有一正面与一相对的背面，于该正面上布设有多数的导电迹线，且该背面上形成有多数的电性连结端(Electrical-Connection Terminals)以与该导电迹线电性藕接；至少一芯片，黏设于该基板的正面上并与该基板电性藕接；至少一被动组件，黏设于该基板的正面上并与该基板电性藕接；一溢胶防止装置，其黏设于基板的正面上，以使该芯片与被动组件收纳于一由该溢胶防止装置所形成的收纳空间中，且令该溢胶防止装置的顶面至基板的正面间的高度是略高于一用以形成包覆该芯片、被动组件、溢胶防止装置及基板的封装胶体的模具的模穴深度；以及一封装胶体，以将该芯片、被动组件、溢胶防止装置及基板包覆，并使该溢胶防止装置的顶部外露出。
本发明可有效避免基板背面发生溢胶，并能有效提高半导体封装件本身的散热效率以及降低电磁干扰，而使制成品的电性与可靠性改善。
为使本发明的特点及功效更臻明确，以下兹以较佳实施例配合附图进一步详细说明：
图1是本发明半导体封装件的第一实施例的剖视图；
图2是本发明第一实施例所使用的溢胶防止装置的立体图；
图3是本发明第一实施例的半导体封装件于进行模压作业时的示意图；
图4是本发明半导体封装件的第二实施例的剖视图；
图5是本发明第二实施例所使用的溢胶防止装置的立体图；
图6是本发明半导体封装件的第三实施例的剖视图；
图7是本发明第三实施例所使用的溢胶防止装置的立体图；
图8是本发明半导体封装件的第四实施例的剖视图；
图9是现有MMC半导体封装件的剖视图；以及
图10是现有MMC半导体封装件于进行模压作业时的示意图。
图l所示者为本发明半导体封装件第一实施例的剖视图。该第一实施例的半导体封装件2包括一基板20，其具有一正面200，及一相对的背面201，以于该正面200上形成多数的导电迹线202及于该背面201上形成多数的电性连结端203，且该导电迹线202是借导电穿孔(Conductive Vias)或连通电路(Interconnecting Wires)与该电性连结端203电性连通。由于该导电穿孔或连通电路的设置为现有技术，故在此不予图示及赘述。至于制成该基板20的材质，则现有的聚亚醯胺树脂(Polyimide Resin)、聚丁二烯(BT)树脂、环氧树脂玻璃(FR4)或陶瓷(Ceramic)材料等均适用。
在该基板20的正面200上的预设位置是供一芯片21及一被动组件22黏接，然而须知芯片与被动组件的设置数量得视需要增加。该芯片21黏接后是以多数现有的金线23与该基板20上的导电迹线202形成电性连接关系，该芯片21亦得以现有的覆晶(Flip Chip)或TAB(TapeAutomated Bonding)技术电性连接至导电迹线202。而该被动组件22则亦得以前述的电性连接方式与基板20上的导电迹线202形成电性连接关系。由于该导电迹线202是与基板20背面201上的电性连结端203电性连通，故该芯片21及被动组件22得借该电性连结端203与外界装置(External Devices)电性连结。
该基板20与芯片21及被动组件22的黏接完成后，是使一溢胶防止装置24借现有的导热性且具弹性的胶黏剂25黏接至该基板20的正面200的预设位置上。该溢胶防止装置24是成一中空的矩形框体状，如图2所示，使该中空部分形成一收纳空间240，以在该溢胶防止装置24黏接至基板20的正面200上后，该芯片21及被动组件22恰得收纳于该收纳空间240中而不会碰触至该溢胶防止装置24；同时，为使基板20的正面200上位于该收纳空间240中的面积极大化，以收纳较多数量或尺寸较大的芯片及被动组件，该溢胶防止装置24的外侧壁241宜与该基板20的侧边204对齐。
该半导体封装件1并包括有一封装胶体26，以将该芯片21及被动组件22包覆而与外界气密隔离，并同时部分包覆住该基板20及溢胶防止装置24，而使该基板20的背面201及溢胶防止装置24的顶端242外露出该封装胶体26。基板20的背面201不为封装胶体26所盖覆，是在使其电性连结端203外露于大气中，以得与外界装置形成良好的电性连接关系。
如图3所示，该封装胶体26的形成是于一封装模具27中进行。该封装模具27为现有的，是分为上模270与下模271，于该上模270上并开设有一模穴270a以供基板20上的芯片21、被动组件22及溢胶防止装置24收纳于该模穴270a中。当该上模270合模至下模271上后，与该基板20接连但不为封装胶体26所包覆的外围部分20a(即位于模穴270a外的部分)即为上模270及下模271所夹固，而使基板20定位于该封装模具27的模穴270a中。由于该溢胶防止装置24的顶端242至基板20的正面200的高度H是设为微高于模穴270a的深度h，故该溢胶防止装置24的顶端242于上模270与下模271合模后会顶抵于该模穴270a的顶壁270b，使合模的压力经该溢胶防止装置24传递至基板20，而令该基板20的背面201密合地压接于下模271上，遂使基板20与下模271间无缝隙存在，故在模压作业进行时，用以形成该封装胶体26的树脂化合物不致溢胶于基板20的背面201上，使该图1所示的半导体封装件2于封装制程完成后，该基板20的背面201得具有良好的外观，且其上的电性连结端203不会遭受树脂化合物的污染，而可与外界装置产生良好的电性连结。因而，利用该溢胶防止装置24的设置，使该封装胶体26的成型得以现有的封装模具进行，毋须具真空吸附功能的模具，故除能降低制造成本外，尚可简化封装制程。
此外，该溢胶防止装置24须开设复数个通孔243，以在模压作业时，供熔融的树脂化合物自通孔243流入该溢胶防止装置24的收纳空间240中，以包覆该芯片21及被动组件22；同时，该树脂化合物自通孔243中流通，在模压作业完成后，并能使该溢胶防止装置24与固化成型的封装胶体26间的结合性提高。
为提高该半导体封装件2的散热效率，该溢胶防止装置24得以导热性佳的金属材料制成，如铜、铝、铜合金、铝合金或其它导热性佳的金属材料等，且因该溢胶防止装置24的顶端242是直接外露于大气中，故热量传递至该溢胶防止装置24后，即得由其顶端242直接逸散至大气中。
如图4所示者，为本发明第二实施例的半导体封装件的剖视图。该第二实施例的半导体封装件3的结构大致同于第一实施例中所述，其不同处在于该溢胶防止装置34乃成一矩形盒状结构，如图5所示。该溢胶防止装置34具有一矩形环体344以及一连设于该矩形环体344一端上的片体345，并由该矩形环体344及片体345围限出一收纳空间340，用以收纳芯片31及被动组件32。该片体345上并形成有复数个凸出部342，以使该凸出部342的顶端342a至基板30的正面300的高度微高于用以形成包覆该芯片31、被动组件32及溢胶防止装置34的封装胶体36的模具(未图示)的模穴深度，以在模压作业中该凸出部342的顶端342a会顶抵至模穴的顶壁上，而避免树脂化合物溢胶于供该芯片31及被动组件32黏设的基板30的背面301上。同时，该矩形环体344亦开设有复数个通孔344b，以供熔融的树脂化合物流通该通孔344b而进入收纳空间340中。此外，该基板30的正面300上的导电迹线302在对应该矩形环体344的底部344a处是形成有接地迹线302a(Ground Traces)，以在该溢胶防止装置34借一导电性胶黏剂35黏接至该基板30上后，该溢胶防止装置34得与该接地迹线302a形成电性连接，故可提升半导体封装件3的电性。再者，该溢胶防止装置34因是覆盖于该芯片31与被动组件32之上，故在芯片31于高频运作时，能利用该溢胶防止装置34的遮蔽(Shielding)而减少外界的电磁干扰(EMI)对芯片31运作的影响，而得进一步提升该半导体封装件3的电性。
如图6所示者，为本发明第三实施例的半导体封装件的剖视图。该第三实施例的半导体封装件4的结构大致同于该第二实施例中所述，其不同处在于该溢胶防止装置44的片体445上并未形成有任何凸出部，如图7所示，亦即该片体445的顶面445a须在封装胶体46固化成型后，完全外露出该封装胶体46而直接与大气接触。因而，该片体445的顶面445a至基板40的正面400间的高度须设为微高于形成封装胶体46的封装模具(未图示)的模穴深度，以使供该溢胶防止装置44黏设的基板40的背面401与封装模具的下模(未图示)间不会产生熔融树脂化合物会流入的间隙，而得避免基板40的背面401上有溢胶的形成。同样地，该矩形环体444上亦形成有多数个供熔融树脂化合物流通的通孔444b。
如图8所示者，为本发明第四实施例的半导体封装件的剖视图。该第四实施例的半导体封装件5的结构大致同于第三实施例中所述，其不同处在于该溢胶防止装置54的片体545的侧缘上是形成有阶梯状凹部542a，以由该阶梯状凹部542a的形成防止熔融的树脂化合物亦溢胶于片体545上。
须知，上述仅为本发明的具体实施例而已，其它任何未背离本发明的精神与技术下所作的等效改变或修饰，均应仍包含在本专利申请的权利要求保护范围之内。

Claims (9)

1.一种具溢胶防止装置的半导体封装件，包括：
一基板，其具有一正面与一相对的背面，于该正面上布设有多数的导电迹线，而该背面上形成有多数与该导电迹线电性连通的电性连结端；
至少一芯片，其黏设至该基板的正面上并与该导电迹线电性连接；
至少一被动组件，其黏设至该基板的正面上并与该导电迹线电性连接；以及
一封装胶体，用以包覆该芯片、被动组件、溢胶防止装置及基板，但该基板的背面则外露出该封装胶体；
其特征是：
一溢胶防止装置，其黏置于该基板的正面上，并形成有一收纳空间以将该芯片与被动组件收纳其中以及多数的通孔，且该溢胶防止装置的顶端至该基板的正面间的高度是微高于一在模压作业中使用的封装模具的模穴深度。
2.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该溢胶防止装置借一弹性胶黏剂与该基板黏接。
3.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该溢胶防止装置借一导热性胶黏剂与该基板黏接。
4.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该溢胶防止装置的环体上开有多数个通孔，供用以形成该封装胶体的树脂化合物流通。
5.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该溢胶防止装置的顶端边缘上形成有阶梯状凹部。
6.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该溢胶防止装置的外侧壁近接至该基板的侧边。
7.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该溢胶防止装置的外侧壁与该基板的侧边切齐。
8.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该溢胶防止装置的顶端外露出该封装胶体。
9.如权利要求1所述的具溢胶防止装置的半导体封装件，其特征是：其中，该导电迹线于对应该溢胶防止装置处是形成有接地迹线，该溢胶防止装置与该接地迹线，通过一导电性胶黏剂黏接。
CNB011003952A 2001-01-04 2001-01-04 具溢胶防止装置的半导体封装件 Expired - Lifetime CN1173399C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011003952A CN1173399C (zh) 2001-01-04 2001-01-04 具溢胶防止装置的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011003952A CN1173399C (zh) 2001-01-04 2001-01-04 具溢胶防止装置的半导体封装件

Publications (2)

Publication Number Publication Date
CN1362737A true CN1362737A (zh) 2002-08-07
CN1173399C CN1173399C (zh) 2004-10-27

Family

ID=4651555

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011003952A Expired - Lifetime CN1173399C (zh) 2001-01-04 2001-01-04 具溢胶防止装置的半导体封装件

Country Status (1)

Country Link
CN (1) CN1173399C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496160B (zh) * 2005-10-28 2010-12-22 飞思卡尔半导体公司 具有分级引线接合的电子组件
CN101702402B (zh) * 2009-11-09 2011-05-04 友达光电股份有限公司 防溢胶装置及使用该防溢胶装置的基板贴合方法
CN105655304A (zh) * 2014-10-15 2016-06-08 矽品精密工业股份有限公司 电子封装件及其制法
CN107170717A (zh) * 2016-03-08 2017-09-15 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
CN115621212A (zh) * 2022-11-07 2023-01-17 合肥矽迈微电子科技有限公司 一种防溢的封装结构及其装片方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496160B (zh) * 2005-10-28 2010-12-22 飞思卡尔半导体公司 具有分级引线接合的电子组件
CN101702402B (zh) * 2009-11-09 2011-05-04 友达光电股份有限公司 防溢胶装置及使用该防溢胶装置的基板贴合方法
CN105655304A (zh) * 2014-10-15 2016-06-08 矽品精密工业股份有限公司 电子封装件及其制法
CN107170717A (zh) * 2016-03-08 2017-09-15 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
CN107170717B (zh) * 2016-03-08 2019-11-15 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
CN115621212A (zh) * 2022-11-07 2023-01-17 合肥矽迈微电子科技有限公司 一种防溢的封装结构及其装片方法

Also Published As

Publication number Publication date
CN1173399C (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
CN101165866B (zh) 一种集成电路封装体及其制造方法
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
US20050116335A1 (en) Semiconductor package with heat spreader
CN101080816A (zh) 覆晶接点的功率组件封装
KR20090066210A (ko) 패키지가 집적된 집적회로 패키지 시스템
CN114388490A (zh) 智能功率模块的封装结构及其封装方法
US5548087A (en) Molded plastic packaging of electronic devices
JPH03108744A (ja) 樹脂封止型半導体装置
CN1173399C (zh) 具溢胶防止装置的半导体封装件
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
CN116487362A (zh) 电子器件的封装结构及其制作方法
WO2018098648A1 (zh) 集成电路封装方法以及集成封装电路
CN209150115U (zh) 一种三维立体封装结构
JP2001144203A (ja) キャビティダウン型ｂｇａパッケージ
CN208460760U (zh) 三维系统级封装结构
CN207637845U (zh) 一种简易半导体封装结构、声表面波滤波器及终端设备
TWI294680B (zh)
CN109461729A (zh) 一种三维立体封装结构及方法
CN110739232B (zh) 柔性封装结构、制作方法及可穿戴设备
JPH08505266A (ja) 配置可能接着剤によりシールされた電子パッケージ
CN218788374U (zh) 半导体封装壳体及半导体封装结构
CN211555898U (zh) 一种感光芯片封装件
CN216413050U (zh) 半导体电路
CN213242536U (zh) 一种数码产品芯片封装底座

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20041027

CX01 Expiry of patent term