CN214176035U - 半导体封装结构 - Google Patents
半导体封装结构 Download PDFInfo
- Publication number
- CN214176035U CN214176035U CN202120123118.9U CN202120123118U CN214176035U CN 214176035 U CN214176035 U CN 214176035U CN 202120123118 U CN202120123118 U CN 202120123118U CN 214176035 U CN214176035 U CN 214176035U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- area
- metal
- metal connecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提供一种半导体封装结构,以避免焊料分布不均匀,从而避免芯片出现倾斜问题。该半导体封装结构包括半导体模块和包封层,包封层包封于半导体模块的外侧;半导体模块包括:基板;固定于基板的正面上的芯片;覆设于基板的正面的阻焊层,焊接层包括贴片区域,贴片区域对应于芯片设置,贴片区域包括多个间隔设置的镂空区域;位于基板和芯片之间的多个金属连接件,芯片通过金属连接件固定于基板上,金属连接件设置于镂空区域中,金属连接件与镂空区域一一对应,且金属连接件的形状和大小与相应镂空区域的形状和大小匹配,位于同一贴片区域的多个金属连接件中远离基板的一面位于同一水平面内。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种半导体封装结构。
背景技术
目前,IPM模块(IPM英文全称,Intelligent Power Module,中文名称:智能功率模块)包含多颗芯片和元器件,使用金属基板工艺的IPM模块多采用SMT工艺(SMT英文全称:Surface Mounted Technology,中文名称:表面贴装技术)进行芯片和元器件贴装,具有效率高、精度高、一致性好等优点。
SMT工艺使用锡膏作为焊料,通过回流炉将芯片和元器件焊接固定在金属基板上预先设计好的贴片区域。在回流过程中,由于锡膏具有流动性,当芯片下面的锡膏分布不均匀时,芯片就会出现倾斜,影响后续工序的识别和打线。
为了解决上述问题,现有技术中,通常通过扩大芯片装片区域尺寸或者在装片区域四周增加导锡区来降低芯片倾斜出现的比例。但是,该种方法并不能完全解决芯片倾斜问题,并且会造成装片区域尺寸的增加,从而增加芯片偏移和转角度发生的比例,同时,造成基板面积浪费,不利于产品尺寸小型化的设计。
因此,如何避免由于金属固定件分布不均匀而导致芯片出现倾斜的问题,是本领域亟待解决的技术难题。
实用新型内容
本申请提供一种半导体封装结构,以避免焊料分布不均匀,从而避免芯片出现倾斜问题。
根据本申请实施例的提供一种半导体封装结构,所述半导体封装结构包括半导体模块和包封层,所述包封层包封于所述半导体模块的外侧;所述半导体模块包括:
基板,所述基板包括相对设置的正面和背面,所述基板的背面露出于所述包封层的一表面;
芯片,所述芯片的背面朝向所述基板,且固定于所述基板的正面上;
阻焊层,所述阻焊层覆设于所述基板的正面,且所述阻焊层包括贴片区域,所述贴片区域对应于所述芯片设置,所述贴片区域包括多个间隔设置的镂空区域;
多个金属连接件,多个所述金属连接件位于所述基板和所述芯片之间,所述芯片通过所述金属连接件固定于所述基板的正面上,所述金属连接件设置于所述镂空区域中,所述金属连接件与所述镂空区域一一对应且所述金属连接件的形状和大小与相应所述镂空区域的形状和大小匹配,位于同一所述贴片区域的多个所述金属连接件中远离所述基板的一面均位于同一水平面内。
可选的,所述贴片区域的外周缘与所述芯片在所述阻焊层上的正投影重合。
可选的,所述金属连接件远离所述基板的一面与所述阻焊层远离所述基板的一面平齐。
可选的,所述阻焊层的厚度与所述金属连接件的高度相同,所述阻焊层的厚度与所述金属连接件的高度均为50微米~80微米。
可选的,位于同一所述贴片区域内的所述镂空区域的数量大于四个,且位于同一所述贴片区域内的所述镂空区域呈阵列排列;位于同一所述贴片区域内的所述金属连接件的数量大于四个,且位于同一所述贴片区域内的所述金属连接件呈阵列排列。
可选的,在同一所述贴片区域内,位于外侧的所述金属连接件的外边缘紧贴所述贴片区域的外边缘设置。
可选的,位于同一所述贴片区域内的相邻的两个所述金属连接件之间的间距小于或等于0.1毫米。
可选的,所述镂空区域的形状和所述金属连接件的形状均为矩形,所述矩形的边长大于或等于0.3毫米。
可选的,所述半导体模块还包括金属引线,所述金属引线连接于一所述芯片的正面的焊垫与另一所述芯片的正面的焊垫之间,和/或,所述金属引线连接于所述芯片的正面的焊垫与所述基板之间。
可选的,所述半导体封装结构还包括外引脚,所述外引脚的一端与所述基板的正面电连接,且位于所述包封层内,所述外引脚的另一端向远离所述基板的方向延伸,且位于所述包封层外。
本申请的半导体封装结构,通过在阻焊层的贴片区域间隔设置多个镂空区域A,并在镂空区域内设置与镂空区域一一对应,且形状和大小匹配的金属连接件,以在贴片区域通过多个间隔设置的金属连接件固定芯片,从而为芯片提供一个平整的水平固定面,从而能够避免焊料分布不均匀,确保芯片不出现倾斜的情况。本实施例的半导体封装结构在不增加装片区域尺寸的情况下,解决了芯片出现倾斜问题,而且,能够充分利用基板面积,有助于产品实现尺寸小型化。
本申请的半导体封装结构通过在同一块基板上设置驱动区域和功率区域,并将芯片及金属引线均设置于基板的同一面上,能够实现在产品型号变更时只需变更布线,大大缩减了制作成本。
附图说明
图1是本申请一示例性实施例的半导体封装结构的剖面结构示意图。
图2是本申请一示例性实施例的半导体封装结构的阻焊层和金属连接件的俯视结构示意图。
图3(a)-图3(d)是本申请一示例性实施例的半导体封装结构的部分制作工艺流程图。
附图标记说明
半导体封装结构1
半导体模块10
基板11
布线层111
绝缘层112
散热层113
芯片12
阻焊层13
贴片区域A1
镂空区域A2
开孔131
金属连接件14
金属引线15
包封层20
外引脚30
金属固定件40
厚度方向T
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。除非另作定义,本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而且可以包括电性的连接,不管是直接的还是间接的。“多个”包括两个,相当于至少两个。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
请结合图1予以理解,本实施例提供一种半导体封装结构。半导体封装结构1包括半导体模块10和包封于半导体模块10的外侧的包封层20。包封层20的材料为环氧树脂,或者其他塑封材料。
半导体模块10包括:基板11、芯片12、阻焊层13和多个金属连接件14。金属连接件14的材料为锡金属。
基板11包括相对设置的正面和背面,基板11的背面露出于包封层20的一表面。具体的,基板11沿厚度方向T包括依次层叠设置的布线层111、绝缘层112和散热层113,基板11的布线层111和散热层113的材料为金属材料。基板11的散热层113露出于包封层20的一表面。基板11的散热层113的材料为铜或者铝,其散热效果好,而且成本较低。可选的,基板11为DBC基板。
芯片12的背面朝向基板11,且固定于基板11的正面上,即,芯片12固定于布线层111上。具体的,芯片12通过金属连接件14固定于基板11的正面上,即,芯片12通过金属连接件14固定于布线层111上。
芯片12包括驱动芯片12和功率芯片12,即,驱动芯片12和功率芯片12均通过金属连接件14固定于基板11的布线层111上,驱动芯片12和功率芯片12均设置于基板11的同一面上。
阻焊层13覆设于基板11的正面,且阻焊层13包括贴片区域A1,贴片区域A1对应于芯片12设置,贴片区域A1包括多个间隔设置的镂空区域A2。
如上所述,芯片12通过金属连接件14固定于基板11的正面上,即,多个金属连接件14位于基板11和芯片12之间。金属连接件14设置于镂空区域A2中,金属连接件14与镂空区域A2一一对应且金属连接件14的形状和大小与相应镂空区域A2的形状和大小匹配,位于同一贴片区域A1的多个金属连接件14中远离基板11的一面均位于同一水平面内,即,位于同一贴片区域A1的多个金属连接件14中远离基板11的一面不仅平齐,且为位于同一水平面,以为固定在其上的芯片12提供一个平整的水平固定面。
贴片区域A1的外周缘与芯片12在阻焊层13上的正投影重合。
较佳的,金属连接件14远离基板11的一面与阻焊层13远离基板11的一面平齐,以为芯片12提供一个平整的放置平面。具体的,阻焊层13的厚度与金属连接件14的高度相同,阻焊层13的厚度与金属连接件14的高度均为50微米~80微米。
较佳的,位于同一贴片区域A1内的镂空区域A2的数量大于四个,且位于同一贴片区域A1内的镂空区域A2呈阵列排列;由于金属连接件14设置于镂空区域A2中,且与镂空区域A2一一对应,因此,同样位于同一贴片区域A1内的金属连接件14的数量大于四个,且位于同一贴片区域A1内的金属连接件14呈阵列排列。在本实施例中,位于同一贴片区域A1内的镂空区域A2的数量和金属连接件14的数量均为六个,六个金属连接件14呈阵列排列,排为两排,三列。如图2所示的阻焊层13和金属连接件14的俯视结构示意图,为了更好的展示金属连接件14的设置位置,将位于金属连接件14的上方的芯片去除。
在同一贴片区域A1内,位于外侧的金属连接件14的外边缘紧贴贴片区域A1的外边缘设置。从而金属连接件14能够固定住芯片12的边角,能够起到更好的固定作用。
较佳的,在位于同一贴片区域A1内的金属连接件14的数量大于四个,且呈阵列排列的条件下,位于同一贴片区域A1内的相邻的两个金属连接件14之间的间距小于或等于0.1毫米,能够较佳地实现多个金属连接件14固定同一芯片12时的稳定性。
较佳的,在位于同一贴片区域A1内的镂空区域A2和金属连接件14的数量均大于四个,且均呈阵列排列的条件下,镂空区域A2的形状和金属连接件14的形状均为矩形,所述矩形的边长大于或等于0.3毫米,以在保证金属连接件14的连接强度的基础上,保证多个金属连接件14的表面的整体平整度。
半导体模块10还包括金属引线15,金属引线15连接于一芯片12的正面的焊垫与另一芯片12的正面的焊垫之间,即,一芯片12的正面的焊垫通过金属引线15与另一芯片12的正面的焊垫电连接。金属引线15还连接于芯片12的正面的焊垫与基板11之间,即,芯片12的正面的焊垫通过金属引线15与基板11电连接,在阻焊层13上与金属引线15与基板11的连接位置的对应位置开设有开孔131,以使金属引线15穿过开孔131与基板11连接。根据设计需要设置金属引线15,因此,上述金属引线15可采用其中一种方式,或者两种方式均采用,以达到不同的电气连接需要。
半导体模块10还包括至少一个元器件(元器件图1中未示出),元器件通过焊接的方式固定在基板11的布线层111上,元器件与芯片12均设置于基板11的同一面上。元器件为电阻和\或电容。
在本实施例中,半导体封装结构1还包括外引脚30,外引脚30的一端与基板11的正面电连接,且位于包封层20内,外引脚30的另一端向远离基板11的方向延伸,且位于包封层20外。具体的,在阻焊层13上与外引脚30与基板11的连接位置的对应位置开设有开口,在所述开口内设有金属固定件40,外引脚30通过金属固定件40固定于基板11上。
本实施例的半导体封装结构1的芯片12贴装工艺的步骤如图3(a)-图3(b)所示。首先,如图3(a)所示,在基板11的正面形成一层阻焊层13;接续,如图3(b)所示,在阻焊层13的贴片区域A1进行图案化,形成镂空区域A2;接续,如图3(c)所示,在镂空区域A2内印刷形成金属连接件14的原料;接续,如图3(d)所示,将芯片12贴装在阻焊层13的贴片区域A1;最后,通过回流炉将芯片12焊接在阻焊层13的贴片区域A1,由于每个镂空区域A2内的形成金属连接件14的原料的量一致,从而能够达到整颗芯片12下面的最后形成的金属连接件14分布均匀。其中,为了比较明显的区分镂空区域A2,通过不同的线段填充部件以展示结构,实际结构中并不存在该些线段。
本实施例的半导体封装结构1,通过在阻焊层13的贴片区域A1间隔设置多个镂空区域A2,并在镂空区域A2内设置与镂空区域A2一一对应,且形状和大小匹配的金属连接件14,以在贴片区域A1通过多个间隔设置的金属连接件14固定芯片12,从而为芯片12提供一个平整的水平固定面,从而能够避免焊料分布不均匀,确保芯片12不出现倾斜的情况。本实施例的半导体封装结构1在不增加装片区域尺寸的情况下,解决了芯片12出现倾斜问题,而且,能够充分利用基板11面积,有助于产品实现尺寸小型化。
本实施例的半导体封装结构1通过在同一块基板11上设置驱动区域和功率区域,并将芯片12及金属引线15均设置于基板11的同一面上,能够实现在产品型号变更时只需变更布线,大大缩减了制作成本。
以上仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (10)
1.一种半导体封装结构,其特征在于,所述半导体封装结构包括半导体模块和包封层,所述包封层包封于所述半导体模块的外侧;所述半导体模块包括:
基板,所述基板包括相对设置的正面和背面,所述基板的背面露出于所述包封层的一表面;
芯片,所述芯片的背面朝向所述基板,且固定于所述基板的正面上;
阻焊层,所述阻焊层覆设于所述基板的正面,且所述阻焊层包括贴片区域,所述贴片区域对应于所述芯片设置,所述贴片区域包括多个间隔设置的镂空区域;
多个金属连接件,多个所述金属连接件位于所述基板和所述芯片之间,所述芯片通过所述金属连接件固定于所述基板的正面上,所述金属连接件设置于所述镂空区域中,所述金属连接件与所述镂空区域一一对应且所述金属连接件的形状和大小与相应所述镂空区域的形状和大小匹配,位于同一所述贴片区域的多个所述金属连接件中远离所述基板的一面均位于同一水平面内。
2.如权利要求1所述的半导体封装结构,其特征在于,所述贴片区域的外周缘与所述芯片在所述阻焊层上的正投影重合。
3.如权利要求1所述的半导体封装结构,其特征在于,所述金属连接件远离所述基板的一面与所述阻焊层远离所述基板的一面平齐。
4.如权利要求3所述的半导体封装结构,其特征在于,所述阻焊层的厚度与所述金属连接件的高度相同,所述阻焊层的厚度与所述金属连接件的高度均为50微米~80微米。
5.如权利要求1所述的半导体封装结构,其特征在于,位于同一所述贴片区域内的所述镂空区域的数量大于四个,且位于同一所述贴片区域内的所述镂空区域呈阵列排列;位于同一所述贴片区域内的所述金属连接件的数量大于四个,且位于同一所述贴片区域内的所述金属连接件呈阵列排列。
6.如权利要求5所述的半导体封装结构,其特征在于,在同一所述贴片区域内,位于外侧的所述金属连接件的外边缘紧贴所述贴片区域的外边缘设置。
7.如权利要求5所述的半导体封装结构,其特征在于,位于同一所述贴片区域内的相邻的两个所述金属连接件之间的间距小于或等于0.1毫米。
8.如权利要求5所述的半导体封装结构,其特征在于,所述镂空区域的形状和所述金属连接件的形状均为矩形,所述矩形的边长大于或等于0.3毫米。
9.如权利要求1所述的半导体封装结构,其特征在于,所述半导体模块还包括金属引线,所述金属引线连接于一所述芯片的正面的焊垫与另一所述芯片的正面的焊垫之间,和/或,所述金属引线连接于所述芯片的正面的焊垫与所述基板之间。
10.如权利要求1至9中任意一项所述的半导体封装结构,其特征在于,所述半导体封装结构还包括外引脚,所述外引脚的一端与所述基板的正面电连接,且位于所述包封层内,所述外引脚的另一端向远离所述基板的方向延伸,且位于所述包封层外。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120123118.9U CN214176035U (zh) | 2021-01-15 | 2021-01-15 | 半导体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120123118.9U CN214176035U (zh) | 2021-01-15 | 2021-01-15 | 半导体封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214176035U true CN214176035U (zh) | 2021-09-10 |
Family
ID=77594905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120123118.9U Active CN214176035U (zh) | 2021-01-15 | 2021-01-15 | 半导体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214176035U (zh) |
-
2021
- 2021-01-15 CN CN202120123118.9U patent/CN214176035U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434750A (en) | Partially-molded, PCB chip carrier package for certain non-square die shapes | |
US6392308B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
JP5383024B2 (ja) | 多層半導体パッケージ | |
CN100378972C (zh) | 散热器及使用该散热器的封装体 | |
US20020038904A1 (en) | Area array type semiconductor package and fabrication method | |
US20100019379A1 (en) | External heat sink for bare-die flip chip packages | |
CN1571151A (zh) | 双规引线框 | |
TW201034151A (en) | Leadless integrated circuit package having high density contacts and manufacturing method | |
CN1685498A (zh) | 用于整体成型组件的热增强封装 | |
CN106783817A (zh) | Led封装组件、led模组及其制造方法 | |
CN101887886A (zh) | 一种多芯片封装及制造方法 | |
US20130133193A1 (en) | Surface mount technology process for advanced quad flat no-lead package process and stencil used therewith | |
CN1319138C (zh) | 封装的半导体器件的形成方法 | |
US8283757B2 (en) | Quad flat package with exposed common electrode bars | |
CN214176035U (zh) | 半导体封装结构 | |
CN206497891U (zh) | Led模组和led封装组件 | |
CN217882285U (zh) | 一种激光半导体芯片封装结构和电子设备 | |
CN101944520A (zh) | 半导体封装结构与半导体封装工艺 | |
CN209981212U (zh) | 显示器件和显示模组 | |
CN206497900U (zh) | Led封装组件以及led模组 | |
CN1153285C (zh) | 具有散热结构的半导体封装件 | |
CN217768368U (zh) | 一种贴片式so8j半导体芯片的封装结构 | |
TWI782601B (zh) | 表面安裝微型元件、組件及批次生產元件或組件的方法 | |
CN110071207A (zh) | Led封装方法及led | |
CN217655869U (zh) | 半导体封装组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |