CN1349660A - 保护多维结构的芯片堆的方法和装置 - Google Patents

保护多维结构的芯片堆的方法和装置 Download PDF

Info

Publication number
CN1349660A
CN1349660A CN00807122.5A CN00807122A CN1349660A CN 1349660 A CN1349660 A CN 1349660A CN 00807122 A CN00807122 A CN 00807122A CN 1349660 A CN1349660 A CN 1349660A
Authority
CN
China
Prior art keywords
chip
separate chip
receiving system
chip stack
separate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00807122.5A
Other languages
English (en)
Other versions
CN1188911C (zh
Inventor
A·库克斯
M·施默拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1349660A publication Critical patent/CN1349660A/zh
Application granted granted Critical
Publication of CN1188911C publication Critical patent/CN1188911C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供保护一种多维结构的芯片堆的方法,此芯片堆具有若干个在相应的接触面(K12,K23)上彼此相连的分立芯片(TC1,TC2,TC3)其中至少有一个具有相应的功能元件,其步骤如下:在各个分立芯片(TC1,TC2,TC3)中配置相应的印制导线(LB1,LB2,LB3);在相应的接触面(K12,K23)上配置通过式接触(V);这些通过式接触将各个分立芯片(TC1,TC2,TC3)上的相应印制导线相互连接,这样就形成了一个通过各个分立芯片(TC1,TC2,TC3)延伸的通过式电信号路径;从一个安置在电信号路径第1终端的发送装置(S;S1,S2)向一个安置在电信号路径第2终端的接收装置(E;E1,E2)发射一个电信号(SI;SI1,SI2);并且确认芯片堆出现损伤,如果不能接收到电信号(SI,SI1,SI2)。此外本发明提供一种相应的保护装置。

Description

保护多维结构的芯片 堆的方法和装置
本发明涉及保护多维结构的芯片堆的一种方法和一种装置，此芯片堆具有若干个在相应接触面上彼此相连的分立的芯片，其中至少有一个具有相应的功能元件。
其中，功能元件指的是集成在分立芯片上的某种类型的微电子电路或微力学元件。作为芯片可以理解为例如由某半导体材料或其它适当材料构成的晶片或晶片的局部。
本发明所要解决的问题概括地说在于，在这样的芯片堆中保护各分立芯片之间在相应接触面上的连接不能断开，而无需由一个相应的功能元件确定这种损伤的出现。如果确认了这种损伤，则可以采取相应的补救措施，这些补救措施例如可以停止一个或多个功能元件继续工作。
到目前为止，在此方向上人们对保护一个多维结构的芯片堆的考虑比较少，因为三维芯片连接的应用还很不普遍。
因此本发明的任务在于，提供如上所述类型的保护一种多维结构的芯片堆的一种方法和一种装置，这些方法和装置能够识别对安全工作敏感的芯片、例如芯片卡或编码卡的物理损伤。特别是应探测出芯片堆的拆开以便获取局部芯片的情况。
按照本发明此项任务是通过权利要求1给出的方法以及 6给出的装置加以解决的。
本发明的基本构思在于，在芯片堆合中集成了一种多维的曲折形导线，通过此导线不断地或者以特定的时间间隔由第1点向第2点发送电信号。在最简单的情况下，如果这些信号到达了第2点或者说来加改变地到达了第2点，则可以确认其间的信号路径没有故障。考虑到相应的分立芯片采用了垂直的通过式接触，其目的在于连接各个分立芯片的平面型印制导线的布线。从而建立一个通过所有上下组装的各分立芯片的信号通路。
这种方法的优点是可以以普通的工艺步骤，特别是金属化和通过式接触，进行本发明保护装置的集成。
在从属权利要求中阐述了在权利要求1中给出的方法以及在权利要求6中给出的装置的有利的进一步改进方案。
按照一个优先的进一步实施方案，如果确认芯片堆出现了损伤，则将停止某一个或某些功能元件的工作。这样就可以避免被非法侦查出失效元件所包含的保密信息。
按照另一个优先的进一步实施方案构成了一个由发送装置向接收装置延伸的通过式电参考信号通路，在此通路上在发送电信号的同时还将发送一个电参考信号。这样就可以保证对接收机而言除了真正的发送机外不可能受到人为的发送机的欺骗。
按照另一个优先的进一步实施方案，在不同的分立芯片中配置了发送装置和接收装置。其目的在于不能出现在同一分立芯片中使接收机和发送机通过桥接而导致短路的情况。
按照另一个优先的进一步实施方案，在不同的分立芯片中配置了若干对发送装置和接收装置。这样就可以交替地检验各个分立芯片。
按照另一个优先的进一步实施方案，在分立芯片中将相应的印制导线制作成平面结构。于是在制作保护装置时就可以毫无疑问地采用现有的金属化层。
按照另一个优先的进一步实施方案，在一个金属化层中在分立芯片之间形成印制导线用于连接相应的两个分立芯片。这样，用于垂直连接例如焊接的金属层就可以实现一种双功能。
按照另一个优先的进一步实施方案，特别是在通过结构化的焊接金属实现连接的情况下，配置了一个无连接功能的金属化层，其一侧可以作为处于外部的分立芯片的屏蔽。
按照另一个优先的进一步实施方案，垂直通过分立芯片的信号通路的走向为曲折形。在最简单的情况下，此曲折通路是在一个垂直面上形成的。但是根据相应的芯片分布也可以采用比较复杂的空间形式。
按照另一个优先的进一步实施方案，在某一个或若干个分立芯片中、特别是在芯片堆额面的印制导线呈平面曲折形。这样就可以在较大的自由平面区域实现密网式屏蔽。
下面藉助于几个附图对本发明的几个实施例进一步加以阐述。
图1示出本发明第1实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图；
图2示出本发明第2实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图；
图3示出本发明第3实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图；
图4示出本发明第4实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图；
图5示出本发明第5实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图；
图6示出本发明第6实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图。
在以上图中相同的参考符号表示相同的或功能相同的元件。
图1是本发明第1实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图。
在图1中TC1，TC2，TC3表示第1、第2以及第3分立芯片，它们以一个芯片堆的形式在相应的K12、K23接触面上相互连接，例如焊接。相应的分立芯片均包括对安全工作敏感的功能元件，这些元件出于简化原因在图中未示出。
在相应的分立芯片TC1，TC2，TC3中LB1，BL2和LB3表示所配置的印制导线，它们是以人们熟知的平面工艺制备的，并且在所示实例中掩埋在相关分立芯片相应表面之下(例如在绝缘层下)。
为了连接印制导线配置了通过分立芯片TC1，TC2，TC3的通过式接触V(通道用导电物质填充)，它们的作用在于形成一个通过所有分立芯片的穿通式电信号通路。在此电信号通路的第1终端配置了一个发送装置S，并且在此电信号通路的第2终端配置了一个接收装置E。
为了保护这种类型的多维芯片堆，现在在工作情况下一个电信号以规律的时间间隔，假如以秒节拍从发送装置S传输至接收装置E。接收装置包括一个未示出的智能电路，此电路能够确定芯片堆的损伤，如果在接收装置E中不能接收到电信号SI的话。此外，此确定装置的作用还在于，在确认芯片堆出现损伤后将停止在分立芯片TC1，TC2和TC3中与安全相关的功能元件的工作，如果确认芯片堆出现损伤的话。例如这种类型的停止工作可以是清除存储器元件的存储内容。
电信号的类型基本上是任意的。只是其结构形式应能被接收机识别。
在图1中示出的穿通式信号通路具有一个在垂直平面上的曲折形式。为了将保护在某种情况下扩展至第3维度，或者是可以采用若干并排的这种保护装置，或者是可以在相应的分立芯片中形成延伸至第3维度(深度)的印制导线。
图2是本发明第2实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图。
在图2示出的第2种实施方案中，附加地配置了一个由发送装置S至接收装置E延伸的通过式电参考信号通路，通过此信号通路在发送电信号SI的同时还发送一个电参考信号R。这样，芯片堆的未受损伤的判据不仅是可以在接收机中接收到信号SI，而且与此同时还可以接收到参考信号R。这样就可以确保此接收装置E除了真正的发送装置S外，未受到人为的发送装置的欺骗。
这里要指出，参考信号通路如同第1信号通路那样可以用印制导线和通过式接触构成，并且仅是出于经的原因在此只以示意线表示出来。
图3是本发明第3实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图。
在图3示出的第3种实施方案中，发送装置S和接收装置E安置在不同的分立芯片TC1或TC3中。这样可以避免使它们通过分立芯片TC1的通过式接触之间的桥接而构成短路。
图4是本发明第4实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图。
在图4示出的第4种实施方案中，两个信号通路配置了相应的发送装置S1，S2和相应的接收装置E1，E2。这里，分立芯片交替地通过信号SI1，R1以及SI2，R2向相反的方向发送来进行检验。这种方法提高了保护装置的有效性。
图5是本发明第5实施例，具有一个保护装置的、由3个分立芯片构成的，一个芯片堆的示意图。
在图5示出的第5种实施方案中，发送装置S和接收装置E安置在中间的分立芯片TC2中，与上述实施方案不同的是在这种实施方案中二维的曲折形印制导线M1，M2已经包括在信号通路之中。这些曲折形印制导线配置在芯片堆的上、下额面上并且用来保护这两个大的自由额面。在其它方面，第5实施例所示的保护装置的功能与上述各实施例相同。
图6是本发明第6实施例，具有一个保护装置的、由3个分立芯片构成的、一个芯片堆的示意图。
在图6所示的实施例中绘出了3个分立芯片TC1，TC2，TC3还未彼此连接的状态，其中，较后形成的接触面K12，K23通过虚线和相应的箭头示意绘出。
在图6中M10表示第1分立芯片TC1的上金属化层，M2U表示第2分立芯片TC2的下金属化层，M20表示第2分立芯片TC2的上金属化层，而M3U表示第3分立芯片TC3的下金属化层。在接触面K12和K23对面的相应的金属化层具有相同的结构，其中在中间配置了相应的曲折形结构MM1以及MM2。在图6中示出的第6实施方案利用了以下实事，即在垂直芯片连接方法中在上、下分立芯片之间产生一个导电层，只要是在相应位置上保留着连接金属、假如焊料，并且未通过结构化用随后的腐蚀工艺加以清除。
在这种实施方案中，用于在分立芯片之间连接的金属层，用来形成相应的曲折形印制导线MM1或MM2，因为它是信号通路的一部分，而此信号通路延伸至所有的分立芯片TC1，TC2，TC3。这样，在未直接用于垂直接触的区域，就在分立芯片之间形成了屏蔽结构。它不仅保护其上面的有源层的元件，而且保护其下面的电路部分。其自由度在一定程度上是通过各分立芯片之间的必要调整限定的。只要是垂直的通过式接触不是非常密集，它就会产生而无需垂直集成的附加费用。
特别是焊接金属还可以单侧地安置在最下面的芯片的下侧，并且就使电路各侧均得到保护。
在所示的第6种实施方案中，发送装置S和接收装置E被安置在中间比分立芯片中。信号通路从发送装置S向上延伸到曲折形的印制导线层MM2，从那里经通过式接触V延伸至曲折形印制导线层MM1，并且从那里垂直向上延伸至接收装置E。
尽管藉助于上述优先的实施例对本发明作了阐述，但是它并不局限于此，而是可以用多种方式和方法加以改进的。
特别是本发明并不局限于3个相互连接的分立芯片，而是可以用于任意多的分立芯片堆的组合之中。通过式信号通路的表面或空间造型也可以根据各分立芯片的几何尺寸任意选择。
发送装置和接收装置可以安置在分立芯片之一中，但是也可以安置在芯片之外，例如在芯片座上或固定装置上。
在例如由于技术原因不能在芯片上制作背面屏蔽层的情况下，可以插入一个只具有屏蔽层而无功能元件的特殊芯片。

Claims (16)

1.保护多维结构的芯片堆的方法，此芯片堆包括若干彼此连接在相应接触面(K12，K23)上的分立芯片(TC1，TC2，TC3)，其中至少有一个包括相应的功能元件，此方法包括以下步骤：
在分立芯片(TC1，TC2，TC3)上配置相应的印制导线(LB1，LB2，LB3)；
在相应的接触面(K12，K23)上配置通过式接触(V)，该通过式接触相应地将各个分立芯片(TC1，TC2，TC3)的印制导线相互连接，这样就形成了一个通过分立芯片(TC1，TC2，TC3)延伸的通过式电信号通路；
由一个配置在电信号通路第1终端的发送装置(S；S1，S2)向配置在电信号通路第2终端的接收装置(E；E1，E2)发送一个电信号(SI；SI1，SI2)；并且
如果接收不到该电信号(SI，SI1，SI2)，则确认芯片堆受到损伤。
2.根据权利要求1所述方法，其特征在于，如果确认芯片堆受到损伤，则一个或若干个功能元件停止工作。
3.根据权利要求1或2所述方法，其特征在于，形成一个由发送装置(S；S1，S2)向接收装置(E；E1，E2)延伸的通过式电参考信号通路，并且通过此通路在发送电信号(SI，SI1，SI2)的同时发送一个电参考信号(R；R1，R2)。
4.根据上述权利要求之一所述方法，其特征在于，在不同的分立芯片中配置发送装置(S；S1，S2)和接收装置(E；E1，E2)。
5.根据权利要求3或4所述方法，其特征在于，在不同的分立芯片中配置若干对发送装置(S；S1，S2)和接收装置(E；E1，E2)。
6.保护多维结构的芯片堆的装置，此芯片堆包括若干彼此连接在相应接触面(K12，K23)上的具有相应功能元件的分立芯片(TC1，TC2，TC3)，此装置配置：
在各分立芯片(TC1，TC2，TC3)上的相应印制导线(LB1，LB2，BL3)；以及
在相应接触面(K12，K23)上的通过式接触(V)，该通过式接触相应地将各个分立芯片(TC1，TC2，TC3)的印制导线相互连接，这样就形成了一个通过分立芯片(TC1，TC2，TC3)延伸的通过式电信号通路。
7.根据权利要求6所述装置，其特征在于，在此电信号通路的一个第1终端配置一个发送装置(S；S1，S2)和在此电信号通路的一个第2终端配置一个接收装置(E；E1，E2)并且配置一个用于确认芯片堆出现损伤的确定装置，如果接收不到电信号(SI；SI1，SI2)。
8.根据权利要求7所述装置，其特征在于，配置一个停止工作装置，此装置在确定装置确认芯片堆出现损伤时停止一个或若干个功能元件的工作。
9.根据权利要求7或8所述装置，其特征在于，形成一个由发送装置(S；S1，S2)向接收装置(E；E1，E2)延伸的通过式电参考信号通路。
10.根据权利要求7至9之一所述装置，其特征在于，在不同的分立芯片中配置发送装置(S；S1，S2)和接收装置(E；E1，E2)。
11.根据权利要求9或10所述装置，其特征在于，在不同的分立芯片中配置若干对发送装置(S；S1，S2)和接收装置(E；E1，E2)。
12.根据权利要求6至11之一所述装置，其特征在于，在分立芯片(TC1，TC2，TC3)中平面式形成相应的印制导线(LB1，BL2，LB3)。
13.根据权利要求12所述装置，其特征在于，在分立芯片之间在一个金属化层中形成用于连接相应的两个分立芯片的印制导线(MM1，MM2)。
14.根据权利要求13所述装置，其特征在于，配置一个无连接功能的金属化层，其一侧作为一个处于外部的分立芯片上的屏蔽。
15.根据权利要求6至14之一所述装置，其特征在于，垂直通过分立芯片(TC1，TC2，TC3)的信号通路呈曲折形。
16.根据权利要求6至15之一所述装置，其特征在于，在一个或若干个分立芯片上、特别是在芯片堆额面上的印制导线(M1，M2；MM1，MM2)呈平面曲折形。
CN00807122.5A 1999-05-03 2000-04-27 保护多维结构的芯片堆的方法和装置 Expired - Fee Related CN1188911C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99108768.5 1999-05-03
EP99108768 1999-05-03

Publications (2)

Publication Number Publication Date
CN1349660A true CN1349660A (zh) 2002-05-15
CN1188911C CN1188911C (zh) 2005-02-09

Family

ID=8238103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00807122.5A Expired - Fee Related CN1188911C (zh) 1999-05-03 2000-04-27 保护多维结构的芯片堆的方法和装置

Country Status (6)

Country Link
US (1) US6853085B2 (zh)
EP (1) EP1186039B1 (zh)
JP (1) JP2002543621A (zh)
CN (1) CN1188911C (zh)
DE (1) DE50013722D1 (zh)
WO (1) WO2000067319A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9121894B2 (en) 2011-06-09 2015-09-01 Panasonic Intellectual Property Management Co., Ltd. Three-dimensional integrated circuit and testing method for the same
CN108022883A (zh) * 2016-10-31 2018-05-11 意法半导体(鲁塞)公司 包括电子芯片堆叠的设备

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE10105725B4 (de) * 2001-02-08 2008-11-13 Infineon Technologies Ag Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung
DE10135812C1 (de) * 2001-07-23 2002-10-24 Infineon Technologies Ag Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen
FR2848025B1 (fr) * 2002-11-28 2005-02-11 Gemplus Card Int Protection d'un composant par nappe conductrice a contact aleatoire
US7313690B2 (en) * 2003-06-27 2007-12-25 Microsoft Corporation Three way validation and authentication of boot files transmitted from server to client
DE102005005622B4 (de) 2005-02-08 2008-08-21 Infineon Technologies Ag Sicherheits-Chipstapel und ein Verfahren zum Herstellen eines Sicherheits-Chipstapels
US7966666B2 (en) * 2006-01-24 2011-06-21 Nds Limited Chip attack protection
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7868441B2 (en) * 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
EP2009693A1 (fr) * 2007-06-29 2008-12-31 Axalto S.A. Procédé de fabrication d'un système électronique sécurisé, dispositif de sécurisation de circuit intégré et système électronique correspondants
JP5671200B2 (ja) * 2008-06-03 2015-02-18 学校法人慶應義塾 電子回路
DE102008036422A1 (de) * 2008-08-05 2010-02-11 Infineon Technologies Ag Halbleiter-Chip mit Prüfeinrichtung
JP5641701B2 (ja) * 2009-03-25 2014-12-17 株式会社東芝 三次元半導体集積回路
FR2986632B1 (fr) * 2012-02-06 2016-02-12 Altis Semiconductor Snc Protection d'un circuit integre contre des attaques invasives
EP2680184A1 (fr) * 2012-06-27 2014-01-01 EM Microelectronic-Marin SA Circuit intégré protégé contre des intrusions d'un pirate
JP2014138389A (ja) * 2013-01-18 2014-07-28 Canon Inc 送信装置、受信装置、情報処理システム、制御方法及び通信方法
US8896086B1 (en) 2013-05-30 2014-11-25 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
GB201311834D0 (en) 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly
CN105891651B (zh) 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统
US9455233B1 (en) 2015-12-02 2016-09-27 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
FR3071101A1 (fr) * 2017-09-11 2019-03-15 Stmicroelectronics (Rousset) Sas Empilement de puces

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203656A (ja) * 1985-03-06 1986-09-09 Nec Corp 集積回路ケ−ス
ATE67897T1 (de) * 1985-10-22 1991-10-15 Siemens Ag Integrierte halbleiterschaltung mit einem elektrisch leitenden flaechenelement.
US5106773A (en) * 1990-10-09 1992-04-21 Texas Instruments Incorporated Programmable gate array and methods for its fabrication
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
DE4427515C1 (de) 1994-08-03 1995-08-24 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5701037A (en) * 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
US5818112A (en) * 1994-11-15 1998-10-06 Siemens Aktiengesellschaft Arrangement for capacitive signal transmission between the chip layers of a vertically integrated circuit
TW471144B (en) * 1995-03-28 2002-01-01 Intel Corp Method to prevent intrusions into electronic circuitry
DE19815263C2 (de) * 1998-04-04 2002-03-28 Astrium Gmbh Vorrichtung zur fehlertoleranten Ausführung von Programmen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9121894B2 (en) 2011-06-09 2015-09-01 Panasonic Intellectual Property Management Co., Ltd. Three-dimensional integrated circuit and testing method for the same
US9267986B2 (en) 2011-06-09 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Three-dimensional integrated circuit and testing method for the same
CN108022883A (zh) * 2016-10-31 2018-05-11 意法半导体(鲁塞)公司 包括电子芯片堆叠的设备
US10770411B2 (en) 2016-10-31 2020-09-08 Stmicroelectronics (Rousset) Sas Device comprising a stack of electronic chips
CN108022883B (zh) * 2016-10-31 2021-01-29 意法半导体(鲁塞)公司 包括电子芯片堆叠的设备

Also Published As

Publication number Publication date
US20030008432A1 (en) 2003-01-09
CN1188911C (zh) 2005-02-09
EP1186039A1 (de) 2002-03-13
EP1186039B1 (de) 2006-11-08
WO2000067319A1 (de) 2000-11-09
DE50013722D1 (de) 2006-12-21
JP2002543621A (ja) 2002-12-17
US6853085B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
CN1188911C (zh) 保护多维结构的芯片堆的方法和装置
CN100463154C (zh) 接合垫结构及其形成方法
CN102800653B (zh) 使用伪连接的中介层测试
CN101252118B (zh) 半导体器件及其制造方法
CN100463167C (zh) 半导体封装及形成半导体封装的方法
CN101530012B (zh) 使用介电层封装器件的方法
CN1193424C (zh) 半导体装置
US7402442B2 (en) Physically highly secure multi-chip assembly
EP0813238B1 (en) Flip-Chip Semiconductor device with test structure and method of manufacturing the same
CN102422412A (zh) 具有穿过结合垫延伸的通路的堆叠式微电子组件
CN102341907A (zh) 使用先介电键合后通孔形成的三维集成电路的集成
US6798071B2 (en) Semiconductor integrated circuit device
CN102263084A (zh) 半导体芯片及具有堆叠芯片结构的半导体封装
CN101904006B (zh) 具有过压保护的发光二极管芯片
CN102130025A (zh) 晶片及其处理方法和制造半导体装置的方法
CN111799230A (zh) 半导体封装件
CN1150622C (zh) 电子元件及含在其中的保护结构的应用
CN101651122B (zh) 立体导通结构及其制造方法
CN101159261A (zh) 半导体器件及其制造方法
CN114342074A (zh) 具有电容器的集成电路装置
US7719118B2 (en) Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package
CN101136393B (zh) 半导体封装件及其方法
US6777261B2 (en) Method and apparatus for a semiconductor package for vertical surface mounting
KR100762530B1 (ko) 데이터 캐리어 및 집적 전자 소자
CN100524747C (zh) 集成电路模块中的安装结构

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050209

Termination date: 20190427