CN114342074A - 具有电容器的集成电路装置 - Google Patents
具有电容器的集成电路装置 Download PDFInfo
- Publication number
- CN114342074A CN114342074A CN202080059920.4A CN202080059920A CN114342074A CN 114342074 A CN114342074 A CN 114342074A CN 202080059920 A CN202080059920 A CN 202080059920A CN 114342074 A CN114342074 A CN 114342074A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- capacitance
- die
- integrated circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种集成电路装置。在一些实例中,所述装置的集成电路裸片(502)包含:第一电容器(504),其经布置使得当所述集成电路裸片(502)耦合到封装(518)时,所述封装(518)影响所述第一电容器(504)的电容;第二电容器(506),其安置在所述第一电容器(504)的正下方;以及电容测量电路(508),其耦合到所述第一电容器(504)和所述第二电容器(506)以确定所述第一电容器(504)的所述电容和所述第二电容器(506)的电容。所述集成电路装置可基于所述第一电容器(504)和所述第二电容器(506)的所述电容检测对所述裸片(502)和/或所述封装(518)的篡改。
Description
背景技术
集成电路可包含任意数量的电互连的有源电路元件(例如,双极结晶体管、场效应晶体管等)和/或无源电路元件(例如,电阻器、电容器、电感器、二极管、变压器等)。这些电路元件可制造在半导体衬底上并通过安置在衬底上的多层电互连结构连接。容纳电路元件和多层电互连件的半导体衬底可组装成裸片或芯片。
裸片本身往往小且易碎。因此,一或多个裸片可并入集成电路封装中。封装围绕并保护合并的裸片。为此,封装可包含刚性绝缘材料层。封装还可包含导电材料层,所述导电材料层延伸穿过绝缘材料以形成封装级互连结构。封装级互连件可将裸片电耦合到彼此并电耦合到计算系统的其余部分。具体地说,封装级互连件可包含若干连接器,例如球栅阵列连接器,所述连接器耦合到插座以来往于裸片提供电力和数据信号。
发明内容
在一些实例中,提供一种集成电路裸片和封装。所述裸片包含一或多组篡改感测电容器。所述篡改感测电容器可经配置以检测对所述裸片和/或所述封装的不允许的修改。在一些此类实例中,一组篡改感测电容器包含形成在所述封装附近的裸片互连件中的第一电容器和形成在第一电容器的正下方的第二电容器。所述第一电容器经配置使得当所述封装被篡改时(例如,通过移除一些或全部所述封装),电容变化。所述第一电容器附近的所述第二电容器可用作检测所述第一电容器的变化的参考,并且在一些实例中,基于所述第一电容器的电容与所述第二电容器的电容的比较来进行篡改确定。
在一些实例中,集成电路裸片包含第一电容器,使得当所述集成电路裸片耦合到封装时,所述封装影响所述第一电容器的电容。所述集成电路裸片进一步包含安置在所述第一电容器的正下方的第二电容器,并包含耦合到所述第一电容器和所述第二电容器以确定所述第一电容器的电容和所述第二电容器的电容的电容测量电路。在一些此类实例中,所述集成电路裸片包含多层互连件。所述第一电容器包含在所述多层互连件的第一层中的第一电容器板和在所述多层互连件的所述第一层中的围绕所述第一电容器板的第二电容器板。在一些此类实例中,所述集成电路裸片进一步包含安置在所述多层互连件的第二层中的所述第一电容器与所述第二电容器之间的一组导电屏蔽特征。在一些此类实例中,所述第二电容器包含:第一电容器板,其包含在所述多层互连件的第二层中的导电特征;和第二电容器板,其包含在所述第二层中的围绕所述第一电容器板的所述导电特征的导电特征。在一些此类实例中,所述第二电容器的所述第一电容器板进一步包含所述多层互连件的第三层中的导电特征,且所述第二电容器的所述第二电容器板进一步包含所述第三层中的导电特征。在一些此类实例中,所述集成电路裸片进一步包含安置在所述第二电容器下方的衬底和安置在所述第二电容器和所述衬底之间的一组导电屏蔽特征。在一些此类实例中,所述电容测量电路经配置以提供所述第一电容器的所述电容与所述第二电容器的所述电容的比。在一些此类实例中,所述集成电路裸片进一步包含耦合到所述电容测量电路以接收所述第一电容器的所述电容与所述第二电容器的所述电容的所述比的加密控制电路。在一些此类实例中,所述加密控制电路基于所述第一电容器的所述电容与所述第二电容器的所述电容的所述比来检测篡改。在一些此类实例中,所述加密控制电路经配置以基于所述比来尝试解密加密密钥。在一些此类实例中,所述加密控制电路经配置以基于所述比删除加密密钥。
在另外实例中,集成电路包含裸片,所述裸片包含:第一电容器;第二电容器,其安置在所述第一电容器附近;电容测量电路,其耦合到所述第一电容器和所述第二电容器以确定所述第一电容器的电容和所述第二电容器的电容;以及电路,其基于所述第一电容器的所述电容和所述第二电容器的所述电容来确定所述集成电路的篡改。
在又另外实例中,计算系统包含处理资源和耦合到所述处理资源的非暂时性计算机可读媒体。所述非暂时性计算机可读媒体存储指令,所述指令在由所述处理资源执行时使所述处理资源:接收裸片的第一电容器的电容,接收所述裸片的第二电容器的电容,以及基于所述第一电容器的所述电容与所述第二电容器的所述电容的比来检测篡改。
附图说明
在下面的具体实施方式和附图中描述实例。就此而言:
图1是实例集成电路装置的一部分的横截面视图。
图2是实例集成电路裸片的一部分的分解图。
图3是实例集成电路裸片的一部分的分解图。
图4是实例集成电路裸片的一部分的分解图。
图5是包含篡改检测电容器的实例计算系统的框图。
图6是使用计算系统来检测篡改的实例方法的流程图。
具体实施方式
下面参考附图详细描述具体实例。这些实例不是限制性的,且除非另有说明,否则任何特定实例都不需要任何特征。再者,在以下描述中在第二特征的上方或上形成第一特征可包含其中第一及第二特征经形成为直接接触的实例,及其中额外特征经形成于第一与第二特征之间,使得第一与第二特征并不直接接触的实例。
描述定向的相对术语(例如“上方”、“下方”、“上面”、“下面”、“上”等)是为了清楚起见而提供,且不是绝对关系。例如,如果装置的定向翻转,那么在第二元件“上方”的第一元件可恰好被精确地描述为在第二元件“下方”。
本描述提供一种具有用于检测裸片或其封装是否已被篡改的一或多组电容器的裸片。在一些实例中,裸片包含靠近裸片的有被篡改风险的部分,例如衬底或封装的第一电容器。第一电容器可经构造使得电容器的电场仅由封装或衬底管控,并且被保护免受周围区域中的其它电场的影响。如果裸片被去封装或以其它方式被篡改,那么第一电容器的电容受影响,并且电容的变化可用于检测侵入。
因为第一电容器的电容可对其它环境因素敏感,所以裸片可包含靠近第一电容器的第二电容器,以用作参考。第二电容器可共享相同的环境,但相对不受封装或衬底变化的影响。在许多实例中,第一电容器和第二电容器的电容之间的比(其包含第一电容器的电容除以第二电容器的电容,且反之亦然)跨越温度和电压变化保持稳定,同时在篡改的情况下仍然产生可检测的变化。这提供检测篡改的可靠的和具成本效益的机制,其适用于各种各样的裸片和封装材料。在许多实例中,由于每个电容器组的小尺寸和可忽略的成本,裸片可包含分布遍及裸片的多组电容器,从而提供甚至更高的灵敏度。
虽然对于给定裸片,电容器组的电容比可为固定的,但其可跨越裸片显著变化。因此,在一些实例中,电容比用作芯片标识符以及用于加密。基于电容比加密密钥或其它安全数据。这保护安全数据免受去封装攻击,因为攻击改变电容比,一旦丢失原始电容比,就使系统无法解密安全数据。
参考下面的图描述集成电路装置的实例。就此而言,图1是一些实例中的集成电路装置100的一部分的横截面图。集成电路装置100包含耦合到集成电路封装104的集成电路裸片102。
集成电路裸片102包含在其上形成集成电路元件(例如,晶体管、二极管)的衬底106。在各种实例中,衬底106包含一或多层元素半导体材料(例如,体硅、体锗)、化合物半导体材料(例如,硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟)和/或电介质材料(例如,半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物)。为了形成集成电路元件,衬底106的区域可用例如磷或砷的n型掺杂剂或例如硼或BF2的p型掺杂剂掺杂。
裸片级互连结构108安置在衬底106上,并包含层间电介质(ILD)层110和延伸穿过ILD层110的导电特征。每个ILD层110可包含合适的电介质材料(例如,半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物)。电介质材料的特征可在于其相对于氧化硅的电介质常数,并且在一些实例中,ILD层110包含低k电介质材料,例如氢倍半硅氧烷(HSQ)、氧氟化硅、氧碳化硅和氟化非晶碳。
导电特征贯穿ILD层110延伸,以在裸片102的集成电路元件之间载送信号和电力。特征可在主要水平延伸的导体层112到124和主要垂直延伸的导体层126到136间划分。为了便于参考,水平导体层被称为M1层112、M2层114、M3层116、M4层118、M5层120、M6层122和M7层124;且垂直导体层被称为V1层126、V2层128、V3层130、V4层132、V5层134和V6层136。层112到136内的导电特征可包含任何合适的导电材料,例如铜、铝、金、银、镍、钨和/或其合金。
除了载送信号和电力之外,互连件108的导电特征可用于形成其它结构。在一些实例中,这些包含安置在靠近封装104的上ILD层110中的一者中的第一电容器138和安置在第一电容器138的正下方的第二电容器140。第一和第二电容器138和140可具有任何合适的形状和结构。因此,在一些实例中,第一电容器138包含第一组板142(由第一阴影图案指示)和第二组板144(由第二阴影图案指示),所述第二组板144水平地安置在第一组板142之间并与第一组板142并排安置。第一和第二组板142和144可由最上导体层(例如,M6层122、M7层124)中的一者中的特征形成,并且形成第一组板142的特征可通过位于横截面平面外侧的同一导体层中的特征彼此电耦合。类似地,形成第二组板144的特征可通过位于横截面平面外侧的同一导体层中的特征彼此电耦合。
此外,电容器138和140可由一个以上导体层上的特征形成。例如,第二电容器140可包含M2层114和M3层116中的形成第一组板146(由第一阴影图案指示)和第二组板148(由第二阴影图案指示)的特征。形成M2层114中的第一组板146的特征可通过V2层128中的特征电耦合到形成M3层116中的第一组板146的特征,并且形成M2层114中的第二组板148的特征可通过V2层128中的特征电耦合到形成M3层116中的第二组板148的特征。
其它导电特征可用于控制第一和第二电容器138和140的电场。在一些实例中,互连件108包含在M1层112中形成隔离屏蔽以将第二电容器140与衬底106去耦的导电特征,以及在M4层118和/或M5层120中形成隔离屏蔽以将第一电容器138与第二电容器140去耦的特征。在隔离屏蔽包含狭槽或其它凹槽的范围内,相邻导体层中的狭槽可偏移以获得更好的屏蔽。隔离屏蔽可耦合到接地或恒压源。
在此配置中,第一电容器138在下方由M4层118和M5层120上的特征屏蔽,并且电容器的电场顶部的形状和强度由封装104管控。只要封装104不被篡改,第一电容器138就可提供相对恒定的电容,除了由环境因素引起的波动(例如温度或电压波动)之外。类似地,第二电容器140在上方和下方被屏蔽,并且因此可提供除了由环境因素引起的波动之外的相对恒定的电容。
如此,第二电容器140可用于校正第一电容器138中的这些波动。在一些实例中,第一电容器138与第二电容器140的电容比证明在较宽的温度和外部影响范围内相对稳定。因此,这个比提供一种机制来考量环境因素。如果封装104作为去封装过程或其它攻击的部分被篡改,那么第一电容器138的电容与第二电容器140的电容的比将改变。在下面的实例中,此改变将用于检测篡改并采取补救动作,例如防止由裸片102进行加密或解密。
接着转向裸片102固定到的封装104,封装104包含封装级互连结构150,所述封装级互连结构150包含一或多个电介质层152和互连导体网络154。电介质层152提供物理支撑以及隔离,并且可包含被选择为刚性、不透风和湿气以及提供良好抗裂性的电介质材料。每个电介质层152可包含基于其位置和用途的不同材料,且外部电介质层152可包含阻焊材料,以在耦合封装104时控制焊料流。中间电介质层152可包含树脂层压板。
在封装104的外部,封装级互连结构150可包含封装互连连接器156,例如球栅阵列连接器、岸面栅格阵列连接器、引脚栅阵列连接器和/或表面安装引线。互连连接器156的第一子集耦合到插座,而互连连接器156的第二子集耦合到裸片102的接合焊盘。如此,封装级互连结构150在插座和裸片102的集成电路元件之间载送信号和电力。
在裸片贴装过程中,裸片102的接合焊盘可通过适当的技术电耦合到封装104,例如焊接、热超声接合、超声波接合、环氧树脂裸片贴装和/或其它适当的技术。这些技术中的许多技术还提供一定程度的物理耦合,因为电耦合接合焊盘的材料(例如,焊料、底部填充材料)也将裸片102的顶部或面物理耦合到封装104。为了进一步固定裸片102并防止空气和/或湿气的侵入,还可将模制化合物施敷到集成电路裸片102的顶部、侧和/或底部。模制化合物可包含具有一或多种填料、催化剂、阻燃剂、粘合促进剂和/或其它添加剂的环氧树脂,并且可经配置以在裸片102周围形成气密密封。合适的模制化合物包含环氧甲酚醛(ECN)树脂和其它类型的树脂。
集成电路裸片102可以任何合适的配置物理耦合到封装104。例如,集成电路裸片102可与耦合到插座的封装互连连接器156的子集相对的倒装芯片布置耦合。在其它实例中,集成电路裸片102以底装布置耦合,其中集成电路裸片102与耦合到插座的封装互连连接器156的子集位于封装的同一侧上,或者以嵌入布置耦合,其中集成电路裸片102安置在封装104的电介质层152之间。
参考图2描述集成电路装置的篡改感测电容器的一些合适配置,图2是一些实例中的集成电路裸片200的一部分的分解图。
在许多方面,集成电路裸片200基本上类似于裸片102,并且裸片200包含衬底106和导体层112到136,其可基本上类似于上述的那些。为了清楚起见,衬底106和导体层112到136已经在垂直方向上分解,并且省略其中安置导电特征的ILD层110。
在M1层112中,裸片200可包含作为第一组屏蔽件202的部分的导电特征。屏蔽件202可包含在整个电容器下方延伸的单个整体导电特征,或者由电介质材料区域分开的一组导电特征。屏蔽件202可电耦合到接地或电压源。
在M2和M3层114和116中,裸片200包含类似于图1的第二电容器140的电容器。为了一致性,裸片200的此电容器被标识为第二电容器204。第二电容器204为裸片200的另一篡改感测电容器提供参考电容。第二电容器204可包含任何数量的层上的特征,并且在所说明的实例中,包含形成第一电容板206的第一组M2和M3导电特征以及形成第二电容板208的第二组M2和M3导电特征。形成第一电容板206的M2特征可通过V2层128中的通孔耦合到形成第一电容板206的M3特征,并且形成第二电容板208的M2特征可通过V2层128中的其它通孔耦合到形成第二电容板208的M3特征。
第二电容器204的特征可具有任何合适的配置,并且所说明的实例表示盒中盒配置。盒中盒电容器的第一电容板206包含沿第一方向210在M2层114中延伸的中心部分以及平行于中心部分及在中心部分的相对侧上沿所述第一方向210在M2层114中延伸的多个侧部。侧部通过在垂直于第一方向210的第二方向212上延伸的部分耦合到中心部分。第二电容板208包含沿第一方向210在M2层114中延伸的中心部分以及平行于中心部分及在中心部分的相对侧上沿所述第一方向210在M2层114中延伸的多个侧部。第二电容板208的侧部通过沿第二方向212延伸的部分耦合到中心部分。特定来说,第二板208的中心部分和侧部经配置以在第一板206的中心部分与侧部之间延伸并围绕第一板206的中心部分和侧部。第一和第二电容板206和208可在M3层116中具有类似的形状和配置。
在另外实例中,第一和第二电容板206和208可在M2层114和M3层116中具有不同的形状,同时仍然容纳在屏蔽件202、214与216之间以及在最外层板(例如,电容板208)内的第二电容器204的电场。为了进一步限制电场,M2层114、M3层116和V2层128内的附加导电特征可与第一和第二电容板206和208并排安置,以使第二电容器204对其周围环境不敏感。
在这些布置和其它布置中,第二电容器204的电场的主体在层内水平地延伸并且在M2层114和M3层116之间垂直地延伸。垂直地,电场由M1层112中的第一组屏蔽件202和随后描述的其它屏蔽件屏蔽。当然,这仅仅是第二电容器204的一个实例配置,并且考虑并提供其它配置。
裸片200可包含安置在第二电容器204上的任何数量的屏蔽材料层。在所说明的实例中,裸片200包含导电特征,所述导电特征分别在M4层118和M5层120中形成第二组屏蔽件214和第三组屏蔽件216。屏蔽件214和216可包含在整个电容器下方延伸的单个整体导电特征,或者由电介质材料区域分开的一组导电特征。在其中屏蔽件214和216包含导电特征之间的电介质材料区域的实例中,电介质材料区域可水平偏移,以避开如下所述穿过第二电容器204与第一电容器之间的电介质材料的直接路径。屏蔽件214和216可电耦合到接地或电压源。
在最顶金属层处或附近,裸片200包含类似于图1的第一电容器138的电容器。为了一致性,此电容器被标识为第一电容器218。第一电容器218经配置以具有基于裸片200所耦合到的封装而变化的电容,以检测封装是否已被篡改。在一些实例中,这是通过在裸片200的一或多个最顶层上形成第一电容器218,使得在第一电容器218与封装之间不形成导电屏蔽件来实现的。在其中第一电容器218未形成在最顶层上的一些实例中,中介导电层经配置为直接在第一电容器218与封装之间没有导电特征。这样,在第一电容器218与封装之间很少或没有导电屏蔽。
第一电容器218可包含任何数量的层上的特征。在所说明的实例中,第一电容器218包含形成第一电容板220的第一组M6导电特征和形成第二电容板222的第二组M6导电特征。第一电容器218的特征可具有任何合适的配置,并且所说明的实例表示盒中盒配置。盒中盒电容器的第一电容板220包含沿第一方向210在M6层122中延伸的中心部分以及在中心部分的相对侧上沿第一方向210在M6层122中延伸的多个侧部。侧部通过在第二方向212上延伸的部分耦合到中心部分。第二电容板222包含沿第一方向210在M6层122中延伸的中心部分以及在中心部分的相对侧上沿第一方向210在M6层122中延伸的多个侧部。第二电容板222的侧部通过沿第二方向212延伸的部分耦合到中心部分。特定来说,第二板222的中心部分和侧部经配置以在第一板220的中心部分与侧部之间延伸并围绕第一板220的中心部分和侧部。
在此布置中,第一电容器218的电场在M6层122内水平延伸。在第一电容器218的垂直下方,电场由第二和/或第三组屏蔽件214和216屏蔽。但是,在第一电容器218的垂直上方,电场的形状和强度部分地由耦合在第一电容器218正上方的封装的电介质和/或导电特征决定。因为封装的电介质或导电特征的任何变化都可产生第一电容器218的电容的变化,所以这提供用于检测封装何时被篡改的机制。当然,这仅仅是第一电容器218的一个实例配置,并且考虑并提供其它配置。
互连件可以各种不同的方式或形状放置。在许多实例中,为了高效率,第一电容器218使用一个金属层(或在衬底的情况下为NWell)来实施。此电容器218被外板层(例如,第二板222)包围,所述外板层可被认为是条纹电容器结构中的底板。在此电容器218中,电场可由板222的外板、第二和第三组屏蔽件214和216以及顶部上的封装容纳。由于互连件之间的间隔可能非常小(例如,小于微米),所以此电场不会非常深入地扩散到封装中。在许多实例中,它延伸的深度基本上与在此阶段的互连件的分离相同。相对于封装的高度,这可非常小,且因此,这确保此电容对封装外部的环境不敏感。
前述配置可用于检测对定位于裸片上方的封装的篡改。参考图3描述用于篡改感测电容器的其它合适配置,其可用于检测来自裸片下方的篡改,例如研磨、钻孔或以其它方式对衬底的篡改。单个裸片可包含每种类型的多组篡改感测电容器,以防止两种类型的侵入。图3是一些实例中的集成电路裸片300的一部分的分解图。
在许多方面,集成电路裸片300基本上类似于裸片102及/或200,并且裸片300包含衬底106和导体层112到136,其可基本上类似于上述那些。为了清楚起见,衬底106和导体层112到136已经在垂直方向上分解,并且省略其中安置导电特征的ILD层110。
在M1层112中,裸片300包含第一电容器302,所述第一电容器302经配置以具有基于裸片300的衬底106而变化的电容,以检测衬底106是否已被篡改。在一些实例中,第一电容器302形成在裸片300的最底一或多层上,使得在第一电容器302与衬底106之间未形成导电屏蔽件。在其中第一电容器302未形成在最底层上的一些实例中,中介导电层经配置为直接在第一电容器302与衬底106之间没有导电特征。这样,在第一电容器302与衬底106之间很少或没有导电屏蔽。
第一电容器302可包含任何数量的层上的特征。在所说明的实例中,第一电容器302包含形成第一电容板304的第一组M1导电特征和形成第二电容板306的第二组M1导电特征。第一电容器302的特征可具有任何合适的配置,并且所说明的实例表示盒中盒配置,其中盒中盒电容器的第一电容板304包含在M1层112中沿第一方向308延伸的中心部分和多个侧部。侧部通过在垂直于第一方向308的第二方向310上延伸的部分耦合到中心部分。第二电容板306包含在M1层112中沿第一方向308延伸的中心部分和多个侧部。第二电容板306的侧部通过沿第二方向310延伸的部分耦合到中心部分,并且第二板306的中心部分和侧部经布置以在第一板304的中心部分与侧部之间延伸并围绕第一板304的中心部分和侧部。
在此布置中,第一电容器302的电场在M1层112内水平延伸。在第一电容器302的垂直上方,电场被下文描述的屏蔽件312和314组屏蔽。在第一电容器302的垂直下方,电场的形状和强度部分地由存在于第一电容器302下方的衬底106中的结构、形状和材料(例如,半导体材料、掺杂剂、电介质材料)决定。因为衬底106的任何变化都可产生第一电容器302的电容的变化,所以这提供用于检测衬底106何时被篡改的机制。当然,这仅仅是第一电容器302的一个实例配置,并且考虑并提供其它配置。
裸片300可包含安置在第一电容器302上的任何数量的屏蔽材料层。在所说明的实例中,裸片300包含分别在M2层114和M3层116中的第一组屏蔽件312和第二组屏蔽件314的导电特征。屏蔽件312和314可包含在整个电容器下方延伸的单个整体导电特征,或者由电介质材料区域分开的一组导电特征。在其中屏蔽件312和314包含导电特征之间的电介质材料区域的实例中,电介质材料区域可水平偏移,以避开穿过第二电容器316与第一电容器302之间的电介质材料的直接路径。屏蔽件312和314可电耦合到接地或电压源。
类似于图1,裸片300可包含安置在屏蔽件312和314上的第二电容器316,所述第二电容器316为第一电容器302提供参考电容。第二电容器316可包含任何数量的层上的特征,并且在所说明的实例中,第二电容器316包含形成第一电容板318的第一组M4层118及M5层120导电特征以及形成第二电容板320的第二组M4层118及M5层120导电特征。形成第一电容板318的M4特征可通过V4层132中的通孔耦合到形成第一电容板318的M5特征,并且形成第二电容板320的M4特征可通过V4层132中的其它通孔耦合到形成第二电容板320的M5特征。
第二电容器316的特征可具有任何合适的配置,并且所说明的实例表示盒中盒配置,其中盒中盒电容器的第一电容板318包含在M4层118中沿第一方向308延伸的中心部分和多个侧部。侧部通过在垂直于第一方向308的第二方向310上延伸的部分耦合到中心部分。第二电容板320包含在M4层118中沿第一方向308延伸的中心部分和侧部。第二电容板320的侧部通过沿第二方向310延伸的部分耦合到中心部分。特定来说,第二板320的中心部分和侧部经布置以在第一板318的中心部分与侧部之间延伸并围绕第一板318的中心部分和侧部。第一和第二电容板318和320可在M5层120中具有类似的形状和配置。
在另外实例中,第一和第二电容板318和320可在M4层118和M5层120中具有不同的形状,同时仍然容纳在屏蔽件312、314与322之间以及在最外层板(例如,电容板320)内的第二电容器316的电场。为了进一步限制电场,M4层118、M5层120和V4层132内的附加导电特征可与第一和第二电容板318和320并排安置,以使第二电容器316对其周围环境不敏感。
在这些布置和其它布置中,第二电容器316的电场的主体在层内水平地延伸并且在M4层118与M5层120之间垂直地延伸。电场由底部上的第一和第二组屏蔽件312和314以及顶部上的第三组屏蔽件322(下文描述)屏蔽。当然,这仅仅是第二电容器316的一个实例配置,并且考虑并提供其它配置。
如上所述,裸片300可包含M6层122中的一组导电特征,所述导电特征形成安置在第二电容器上的第三组屏蔽件322。屏蔽件322可包含在整个电容器上方延伸的单个整体导电特征,或者由电介质材料区域分开的一组导电特征。屏蔽件322可电耦合到接地或电压源。
用于检测对裸片底部的篡改的另外配置使用由衬底106的掺杂区域形成的最底部电容器。图4是一些实例中的集成电路裸片400的一部分的分解图。
在许多方面,集成电路裸片400基本上类似于裸片102、200及/或300,并且裸片400包含衬底106和导体层112到136,其可基本上类似于上述那些。为了清楚起见,衬底106和导体层112到136已经在垂直方向上分解,并且省略其中安置导电特征的ILD层110。
裸片400包含第一电容器402,所述第一电容器402由衬底106的界定电容板的掺杂区域(掺杂区域404和掺杂区域406)形成。掺杂区域404和406可用n型或p型掺杂剂掺杂,并且安置在衬底106的容纳本征半导体材料或经掺杂以具有与区域404和406相反类型的导电率的半导体材料的区域中(例如,n型掺杂区域404和406安置在半导体材料的p型区域中并被其包围,且反之亦然)。如此,掺杂区域404和406形成第一电容器402,所述第一电容器402具有基于衬底106的厚度而变化的电容,以检测衬底106是否已被篡改。
第一电容器402的掺杂区域404和406可具有任何合适的配置,并且所说明的实例表示盒中盒配置,其中盒中盒电容器的第一电容板(例如,区域404)包含在衬底106中沿第一方向408延伸的中心部分和多个侧部。侧部通过在垂直于第一方向408的第二方向410上延伸的部分耦合到中心部分。第二电容板(例如,区域406)包含在衬底106中沿第一方向408延伸的中心部分和多个侧部。第二电容板的侧部通过沿第二方向410延伸的部分耦合到中心部分,并且第二板的中心部分和侧部经布置以在第一板的中心部分与侧部之间延伸并围绕第一板的中心部分和侧部。
在此布置中,第一电容器402的电场在上方被屏蔽件412和414组屏蔽,而在第一电容器402下方,电场的形状和强度部分地由延伸远到衬底106的背侧的衬底106的其余部分的结构、形状和材料决定。因为衬底106的任何变化都可产生第一电容器402的电容的变化,所以这提供用于检测衬底106何时被篡改的机制。当然,这仅仅是第一电容器402的一个实例配置,并且考虑并提供其它配置。
裸片400可包含安置在第一电容器402上的任何数量的屏蔽材料层。在所说明的实例中,裸片400包含分别在M1层112和M2层114中的第一组屏蔽件412和第二组屏蔽件414的导电特征。屏蔽件412和414可包含在整个电容器下方延伸的单个整体导电特征,或者由电介质材料区域分开的一组导电特征。在其中屏蔽件412和414包含导电特征之间的电介质材料区域的实例中,电介质材料区域可水平偏移,以避开穿过第二电容器416与第一电容器402之间的电介质材料的直接路径。屏蔽件412和414可电耦合到接地或电压源。
类似于图1,裸片400可包含安置在屏蔽件412和414上的第二电容器416,所述第二电容器416为第一电容器402提供参考电容。第二电容器416可包含任何数量的层上的特征,并且在所说明的实例中,第二电容器416包含形成第一电容板418的第一组M3层116及M4层118导电特征以及形成第二电容板420的第二组M3层116及M4层118导电特征。形成第一电容板418的M3特征可通过V3层130中的通孔耦合到形成第一电容板418的M4特征,并且形成第二电容板420的M3特征可通过V3层130中的其它通孔耦合到形成第二电容板420的M4特征。
第二电容器416的特征可具有任何合适的配置,并且所说明的实例表示盒中盒配置,其中盒中盒电容器的第一电容板418包含在M3层116中沿第一方向408延伸的中心部分和多个侧部。侧部通过在垂直于第一方向408的第二方向410上延伸的部分耦合到中心部分。第二电容板420包含在M3层116中沿第一方向408延伸的中心部分和侧部。第二电容板420的侧部通过沿第二方向410延伸的部分耦合到中心部分。特定来说,第二板420的中心部分和侧部经布置以在第一板418的中心部分与侧部之间延伸并围绕第一板318的中心部分和侧部。第一和第二电容板418和420可在M4层118中具有类似的形状和配置。
在另外实例中,第一和第二电容板418和420可在M3层116和M4层118中具有不同的形状,同时仍然容纳在屏蔽件412、414与422之间以及在最外层板(例如,电容板420)内的第二电容器416的电场。为了进一步限制电场,M3层116、M4层118和V3层130内的附加导电特征可与第一和第二电容板418和420并排安置,以使第二电容器416对其周围环境不敏感。
在这些布置和其它布置中,第二电容器416的电场的主体在层内水平地延伸并且在M3层116和M4层118之间垂直地延伸。电场由底部上的第一和第二组屏蔽件412和414以及顶部上的第三组屏蔽件422(下文描述)屏蔽。当然,这仅仅是第二电容器416的一个实例配置,并且考虑并提供其它配置。
如上所述,裸片400可包含M5层120中的一组导电特征,所述导电特征形成安置在第二电容器上的第三组屏蔽件422。屏蔽件422可包含在整个电容器上方延伸的单个整体导电特征,或者由电介质材料区域分开的一组导电特征。屏蔽件422可电耦合到接地或电压源。
参考图5和6描述利用电容器进行篡改检测的系统和技术。图5是根据本描述的方面的包含篡改检测电容器的计算系统500的框图。图6是根据本描述的方面的使用计算系统500来检测篡改的方法600的流程图。方法600的一些过程可按照除所描述以外的顺序执行,并且许多过程可并行地同时执行。此外,在一些实例中,可省略或替代方法600的过程。
首先参考图5的系统500,计算系统500包含裸片502(例如,裸片102、200、300和/或400),所述裸片502又包含具有响应于对裸片502和/或封装的篡改而变化的电容的第一电容器504、耦合到裸片502的封装518或计算系统500的另一组件。就此来说,第一电容器504可基本上类似于上述电容器138、218、302和/或402。
裸片502还可包含定位于第一电容器504附近(例如,正上方或正下方)的第二电容器506。第二电容器506可基本上类似于上述电容器140、204、316和/或416,并且可被屏蔽,使得第二电容器506的电容不受篡改的影响。但是,第二电容器506的电容可受温度、电压和/或其它环境因素的影响。由于第二电容器506靠近第一电容器504,所以每个电容器的电容可受环境因素的影响程度相似。因此,当不存在篡改时,第一电容器504的电容与第二电容器506的电容的比在宽范围的环境条件下可相对稳定,而当系统500被篡改时展现大的变化。
裸片502也包含耦合到第一电容器504和第二电容器506以测量其电容的电容测量电路508。电容测量电路508可测量并提供作为独立值、作为电容比或以任何其它适当表示的电容。
裸片502还包含耦合到电容测量电路系统508的处理资源510。处理资源510可包含一个或多个中央处理单元(CPU)、图形处理单元(GPU)、微控制器、专用集成电路(ASIC)和/或经配置以执行指令的其它处理资源。
为此,处理资源510耦合到系统500的非暂时性计算机可读媒体512,所述非暂时性计算机可读媒体512存储供处理资源510执行的指令。在一些实例中,非暂时性计算机可读媒体512存储用于执行方法600的过程的指令。非暂时性计算机可读媒体512可包含一或多个HDD、SSD、其它快闪存储器装置、光学媒体、电池支持RAM和/或适于存储用于处理资源510的指令的其它存储器装置。
处理资源510可包含加密电路514,以执行加密、解密、密钥管理和其它加密相关操作。加密电路耦合到电容测量电路508,并经配置以基于由电容测量电路508提供的第一电容器504和第二电容器506的电容来执行一些加密相关操作。加密电路514还可耦合到裸片502内的安全存储媒体516(例如,快闪存储器)以存储和检索安全数据,例如加密密钥。
接着转向方法600,计算系统500可使用存储在例如非暂时性计算机可读媒体512的非暂时性媒体中的专用硬件和指令的任何组合来执行方法600的过程。
首先参考图5的框602,接收包含第一电容器504、第二电容器506、电容测量电路508和具有加密电路514的处理资源510的裸片502。在一些实例中,裸片502耦合到封装518,例如上述封装104。
参考框604,电容测量电路508确定第一电容器504和第二电容器506的电容。这些电容可表示当裸片502、封装518和系统500的其余部分尚未被篡改时裸片502的状态。参考框606,加密电路514从电容测量电路508接收电容。电容测量电路508可将电容作为独立值、电容比或以任何其它合适的表示提供到加密电路514。
已经确定,任何给定裸片502的第一和第二电容器504和506的电容性质可与其它裸片502的电容性质显著不同,即使它们是使用相同的晶片、掩模和制造设施生产。因此,电容可用作裸片502的唯一标识符。因此,在一些实例中,加密电路514基于这些电容的性质(例如第一电容器504与第二电容器506的电容比)为裸片502产生一组加密密钥,并将它们存储在安全存储媒体516中,如框608所展示。这样,加密密钥对于裸片502是唯一的。
参考框610,加密电路514基于在框606中接收的电容的性质(例如电容比)对一组加密密钥进行加密,并将它们存储在安全存储媒体516中。这可有助于确保加密密钥可仅在电容性质保持不变的情况下解密以供使用。框604到610的过程可由制造商或提供商作为鉴定过程的部分来执行。
参考框612,当客户将裸片502投入操作时,裸片502的处理资源510接收执行加密相关操作的指令,例如执行加密指令、解密加密数据、加密未加密数据或其它适当操作。参考框614,作为响应,电容测量电路508确定第一电容器504和第二电容器506的电容。当存在系统500已被篡改的可能性时,这些电容可表示裸片502的当前状态。参考框616,加密电路514从电容测量电路508接收当前电容。电容测量电路508可将电容作为独立值、作为电容比或以任何其它合适的表示提供到加密电路514。
参考框618,加密电路514尝试从安全存储媒体516检索密钥,并利用在框610中用于加密密钥的第一和第二电容器504和506的电容性质对密钥进行解密。在一些实例中,这包含尝试使用第一电容器504的电容与第二电容器506的电容的比来解密密钥。
参考框620,加密电路514使用电容性质来确定密钥是否被正确解密。如果是,那么加密电路514使用密钥来执行加密相关操作,如框622中所说明。方法600可返回到框612,并等待另外指令。
但是,裸片502也有可能已经以反映在电容性质(例如,电容比的改变)上的方式被篡改。如果是,那么解密可失败。在此情况下,方法600从框620继续到框624,其中加密电路514基于电容性质和/或解密失败来检测篡改,并采取校正动作。在一些实例中,此校正动作包含从安全存储媒体516中删除密钥,使得它们不会被不正确地存取。在一些实例中,校正动作包含在用户界面处触发警报,从而警告无法执行加密和解密。在另外实例中,采取了其它校正动作。无论如何,即使没有采取校正动作,也可能无法恢复加密的数据,因为密钥丢失。
本文描述的集成电路装置和篡改检测电容器可有利地用于与加密相关或无关的其它应用。就此来说,虽然基于例如电容比之类的电容性质编码的加密密钥是一个实例,但这些教导对其它应用的适用与本描述一致并由本描述考虑。
在所描述实施例中,修改是可能的,且在权利要求书的范围内,其它实施例是可能的。
Claims (20)
1.一种集成电路裸片,其包括:
第一电容器,其经布置使得当所述集成电路裸片耦合到封装时,所述封装影响所述第一电容器的电容;
第二电容器,其安置在所述第一电容器的正下方;和
电容测量电路,其耦合到所述第一电容器和所述第二电容器,以确定所述第一电容器的所述电容和所述第二电容器的电容。
2.根据权利要求1所述的集成电路裸片,其进一步包括多层互连件,其中所述第一电容器包含:
第一电容器板,其安置在所述多层互连件的第一层中;和
第二电容器板,其安置在所述多层互连件的所述第一层中,围绕所述第一电容器板。
3.根据权利要求2所述的集成电路裸片,其进一步包括安置在所述多层互连件的第二层中的所述第一电容器与所述第二电容器之间的一组导电屏蔽特征。
4.根据权利要求2所述的集成电路裸片,其中所述第二电容器包含:
第一电容器板,其包含在所述多层互连件的第二层中的导电特征;和
第二电容器板,其包含在所述第二层中的围绕所述第一电容器板的所述导电特征的导电特征。
5.根据权利要求4所述的集成电路裸片,其中:
所述第二电容器的所述第一电容器板进一步包含所述多层互连件的第三层中的导电特征;并且
所述第二电容器的所述第二电容器板进一步包含所述第三层中的导电特征。
6.根据权利要求1所述的集成电路裸片,其进一步包括:
衬底,其安置在所述第二电容器下方;和
一组导电屏蔽特征,其安置在所述第二电容器与所述衬底之间。
7.根据权利要求1所述的集成电路裸片,其中所述电容测量电路用以提供所述第一电容器的所述电容与所述第二电容器的所述电容的比。
8.根据权利要求7所述的集成电路裸片,其进一步包括耦合到所述电容测量电路以接收所述第一电容器的所述电容与所述第二电容器的所述电容的所述比的加密控制电路。
9.根据权利要求8所述的集成电路裸片,其中所述加密控制电路用以基于所述第一电容器的所述电容与所述第二电容器的所述电容的所述比来检测篡改。
10.根据权利要求8所述的集成电路裸片,其中所述加密控制电路用以基于所述比来尝试解密加密密钥。
11.根据权利要求8所述的集成电路裸片,其中所述加密控制电路用以基于所述比删除加密密钥。
12.一种集成电路,其包括:
裸片,其包含:
第一电容器;
第二电容器,其安置在所述第一电容器附近;
电容测量电路,其耦合到所述第一电容器和所述第二电容器,以确定所述第一电容器的电容和所述第二电容器的电容;和
电路,其用以基于所述第一电容器的所述电容和所述第二电容器的所述电容来确定所述集成电路的篡改。
13.根据权利要求12所述的集成电路,其中:
所述集成电路包含封装,所述封装耦合到所述裸片并经布置使得所述封装影响所述第一电容器的所述电容;并且
所述篡改是相对于所述封装并改变所述第一电容器的所述电容。
14.根据权利要求12所述的集成电路,其中:
所述裸片包含衬底,所述衬底安置在所述第一电容器下方并经布置使得所述衬底影响所述第一电容器的所述电容;并且
所述篡改是相对于所述衬底并改变所述第一电容器的所述电容。
15.根据权利要求12所述的集成电路,其中所述第二电容器经安置使得当所述第一电容器的所述电容受所述篡改影响时,所述第二电容器的所述电容不受所述篡改影响。
16.根据权利要求12所述的集成电路,其中所述电路用以基于所述第一电容器的所述电容与所述第二电容器的所述电容的比的变化来确定所述篡改。
17.一种计算系统,其包括:
处理资源;
非暂时性计算机可读媒体,其耦合到所述处理资源并存储指令,所述指令在由所述处理资源执行时使所述处理资源:
接收裸片的第一电容器的电容;
接收所述裸片的第二电容器的电容;和
基于所述第一电容器的所述电容与所述第二电容器的所述电容的比来检测篡改。
18.根据权利要求17所述的计算系统,其中:
所述第一电容器的所述电容是所述第一电容器的第一电容,并且在鉴定过程期间被接收;
所述第二电容器的所述电容是所述第二电容器的第一电容,并且在所述鉴定过程期间被接收;并且
所述非暂时性计算机可读媒体存储另外指令,所述另外指令使所述处理资源:
基于所述第一电容器的所述第一电容与所述第二电容器的所述第一电容的所述比对加密密钥进行加密;
接收所述第一电容器的第二电容;
接收所述第二电容器的第二电容;
基于所述第一电容器的所述第二电容与所述第二电容器的所述第二电容的比,尝试解密所述加密密钥;和
基于解密所述加密密钥失败来检测所述篡改。
19.根据权利要求17所述的计算系统,其中所述非暂时性计算机可读媒体存储使所述处理资源基于所述篡改删除加密密钥的另外指令。
20.根据权利要求17所述的计算系统,其中所述篡改是相对于来自由以下构成的组的元件:耦合到所述裸片的封装和所述裸片的衬底。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/552,551 | 2019-08-27 | ||
US16/552,551 US20210066214A1 (en) | 2019-08-27 | 2019-08-27 | Integrated circuit devices with capacitors |
PCT/US2020/047920 WO2021041490A1 (en) | 2019-08-27 | 2020-08-26 | Integrated circuit devices with capacitors |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114342074A true CN114342074A (zh) | 2022-04-12 |
Family
ID=74680429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080059920.4A Pending CN114342074A (zh) | 2019-08-27 | 2020-08-26 | 具有电容器的集成电路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210066214A1 (zh) |
CN (1) | CN114342074A (zh) |
WO (1) | WO2021041490A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11480609B2 (en) * | 2019-10-14 | 2022-10-25 | Ohio State Innovation Foundation | Capacitive sensing method for integrated circuit identification, authentication, and tamper detection |
WO2024058072A1 (ja) * | 2022-09-12 | 2024-03-21 | Toppanホールディングス株式会社 | 開封検知タグ及びタグ付き容器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
US6980414B1 (en) * | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
US7023301B2 (en) * | 2001-05-16 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Laminated filter with a single shield conductor, integrated device, and communication apparatus |
US20030143853A1 (en) * | 2002-01-31 | 2003-07-31 | Celii Francis G. | FeRAM capacitor stack etch |
US9696576B2 (en) * | 2012-09-18 | 2017-07-04 | Touchplus Information Corp. | Pen writing on one-dimensional capacitive touch sensor |
EP2766929A1 (en) * | 2012-10-29 | 2014-08-20 | Qatar Foundation | A tamper detection arrangement |
CN104425441B (zh) * | 2013-09-04 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种mom电容器 |
JP6276867B2 (ja) * | 2014-02-12 | 2018-02-07 | アップル インコーポレイテッド | シートセンサ及び容量性アレイを採用する力判定 |
-
2019
- 2019-08-27 US US16/552,551 patent/US20210066214A1/en active Pending
-
2020
- 2020-08-26 CN CN202080059920.4A patent/CN114342074A/zh active Pending
- 2020-08-26 WO PCT/US2020/047920 patent/WO2021041490A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021041490A1 (en) | 2021-03-04 |
US20210066214A1 (en) | 2021-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10217336B2 (en) | Multi-layer stack with embedded tamper-detect protection | |
US7768005B2 (en) | Physically highly secure multi-chip assembly | |
US9997466B2 (en) | Integrated circuit stack including a patterned array of electrically conductive pillars | |
US8736032B2 (en) | Semiconductor device, semiconductor package, and electronic device | |
US9252141B2 (en) | Semiconductor integrated circuit, method for fabricating the same, and semiconductor package | |
CN110491872B (zh) | 半导体裸片组合件、封装和系统以及操作方法 | |
JP2014057065A (ja) | Tsv構造を備える集積回路素子及びその製造方法 | |
KR20120128457A (ko) | 반도체 장치 및 그 형성방법 | |
CN104637908A (zh) | 半导体封装件和制造半导体封装件的方法 | |
CN114342074A (zh) | 具有电容器的集成电路装置 | |
US9947609B2 (en) | Integrated circuit stack | |
WO2022132274A1 (en) | Hermetic sealing structures in microelectronic assemblies having direct bonding | |
EP4260370A1 (en) | Hermetic sealing structures in microelectronic assemblies having direct bonding | |
US10547461B2 (en) | Method and apparatus for binding stacked die using a physically unclonable function | |
US10049999B2 (en) | Electronic device | |
CN106206557B (zh) | 硅中介层 | |
US11640946B2 (en) | Protection of integrated circuits | |
US20230052840A1 (en) | Tamper-respondent assemblies with pressure connector assemblies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |