CN1337716A - 磁阻随机存取存储装置 - Google Patents
磁阻随机存取存储装置 Download PDFInfo
- Publication number
- CN1337716A CN1337716A CN01122148A CN01122148A CN1337716A CN 1337716 A CN1337716 A CN 1337716A CN 01122148 A CN01122148 A CN 01122148A CN 01122148 A CN01122148 A CN 01122148A CN 1337716 A CN1337716 A CN 1337716A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- word line
- mram device
- drive circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title description 4
- 230000005669 field effect Effects 0.000 claims description 2
- 238000003491 array Methods 0.000 abstract 1
- 230000001413 cellular effect Effects 0.000 description 12
- 230000010287 polarization Effects 0.000 description 8
- 239000000696 magnetic material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及一种MRAM装置,其中线路驱动电路(6,7)经连接节点(4,5)各自分配给两存储器单元区(1,2或2,3),因此用于驱动电路的面积实际上可以减半。
Description
技术领域
本发明涉及由至少两个存储器单元区构成的一种MRAM装置(MRAM＝磁阻RAM或存储器)，其内在字线和位线的交叉处各提供存储器单元，其中由字线和位线构成的至少一种线路类型备有线路驱动电路。
背景技术
众所周知，MRAM的存储效应以该存储器各存储器单元的可变的电阻为基础。这种MRAM存储器单元的结构首先应依靠附图2和3说明如下，其中图3示出在图2内展示的存储单元的等效电路图。
MRAM-存储器单元处在两导线的交叉处上，即尤其在字线WL和位线BL的交叉处。存储器单元本身由通过薄介质层TL彼此分开的两磁性层ML组成。
这种MRAM存储器单元的电阻值现在与磁性层ML的极化有关。如果两磁性层ML在同一方向极化，则在存储器单元内有低值Rc↓，而在两磁性层ML的彼此相反的极化情况下得到高的电阻值Rc↑。换句话说，与磁性层ML的极化有关，对于由两磁性层ML和夹于其间的介质层TL组成的存储器单元产生高(↑)或低(↓)的电阻值。
磁性层ML中一层由软磁材料组成，而另一层由硬磁材料制造。软磁材料是如此选择的，它通过在字线WL和位线BL上的写入电流可以转换极化，而在硬磁材料情况下，这种极化的转换通过写入电流应该是不可能的。
因此，为了由软磁材料构成的磁性层ML可在两相反方向极化，要求至少通过位线BL的两编程电流IBL之一或通过字线WL的IWL可以在两方向流过各自的导线WL或BL。因为只有在字线WL与位线BL的交叉处安排，在交叉处相应指向的编程电流IBL和IWL用于由软磁材料构成的磁性层ML内极性转换的磁场是足够强的。
通过存储器单元流动的电流是通过薄介质层TL的隧道电流，因此存在“磁性隧道结”或“隧道结”，所以MRAM存储器单元也称为MTJ存储器单元。
图4示出由字线WLi-1，WLi和WLi+1以及位线BLk+1，BLk和BLk-1以及在这些导线的交叉处具有各电阻Rc的MTJ存储器单元组成的MRAM存储器单元区。
字线WL和位线BL在这样一种存储器单元区情况下，各备有字线驱动电路和位线驱动电路，它们在其分配的字线或位线上提供相应的编程电流或读出电流。在图4示出用于字线WLi或位线BLk的这样一种字线驱动器WLTi或位线驱动器BLTk。这种字线驱动器或位线驱动器是为由用于每个字线或每个位线的m条字线和n条位线组成的整个存储器单元区配置的。这时至少在两种线之一上，即或至少在字线上或至少在位线上必须提供两只驱动器，即在这种导线每一端上提供各一只驱动器，以便通过导线控制的电流可以在有关导线的每一方向驱动。
在MRAM装置中，在选择的字线或位线上出现高的寄生电流，它最后受限于例如选择的字线WL与其交叉的n个位线的众多交叉处。因此基于这些高寄生电流，可以建立仅由多个较小存储器单元区构成的大MRAM装置，这意味着正是由例如m个字线和n个位线构成的每一存储器单元区情况下总计2m+n或2n+m线路驱动电路是必须的。对例如由1个存储器单元区组成的MRAM装置，总计需要1(2m+n)或1(2n+m)个线路驱动电路。但对于这种线路驱动电路在包含有MPAM装置的芯片上需要许多面积，这是极其不希望的。
发明内容
因此，本发明的任务是提供一种MRAM装置，其中通过对线路驱动电路有效的分配减小其占用面积，因此得到节省面积的结构。
在本文开始所述类型的MRAM装置上，根据本发明，此任务通过把线路驱动电路各自连接在两个存储器单元区之间的连接节点上，并且各一只开关晶体管处于连接节点和两个存储器单元区之间解决。
通过MRAM装置的这种结构基本上偏离上述疑难点的不难猜想的解决方案，其中从电流源或电流汇点各放在存储器单元区的每一端上出发：更确切地，在本发明的MRAM装置上，线路驱动电路如此安排，使得它可以分配给不同的存储器单元区，这意味着最终总共需要的线路驱动电路约为现有技术的一半。对在线路驱动电路上电流源的开销也可以降低，因为在本发明情况下一个电流源分配给两个存储器单元区。
在本发明的扩展中规定：在两存储器单元区之间的连接节点经具有可调整电压降的一个元件与地电位连接。因此写电流在穿过存储器单元区之后经这个存储器单元区的输出端的连接节点和具有可调整电压降的元件直接达到地电位。这个可调整的电压降可以例如通过一只可变电阻，一只可变晶体管二极管或一只可调电压源产生。由此可调整的电压用于可以使通过与选择的字线或位线连接的存储器单元的寄生电流降到最小。
以有益的方式由一只写驱动器晶体管和一只电流源构成的各串联电路用于线路驱动电路。对于这个写驱动晶体管例如可以选择一只n沟道MOS场效应晶体管，这种晶体管此外也适用于开关晶体管和晶体管二极管。
附图说明
本发明依靠附图说明如下，即：
图1示出用于说明本发明的MRAM装置的方框电路图，
图2示出MTJ存储器单元的示意图，
图3示出图2的MTJ存储器单元的等效电路图，以及
图4示出在字线和位线之间的交叉处具有MTJ存储器单元的MRAM存储器单元区。
图2到图4已在本文开始说明。
在图内对于彼此相应的部件各应用相同的参考符号。
具体实施方式
图1示出由各自按图4所示方式构成的三个存储器单元区1，2，3和由图2或图3示出类型、处在字线WL和位线BL的交叉处上的MTJ存储器单元构成的本发明MRAM装置的方框线路图。显然也可以提供较多数量的存储器单元区来取代三个存储器单元区。
此外，图1示出一只MRAM装置，其中存储器单元区1到3通过共同的字线WL(为了简化图示只示出一个字线WL)实现。显然多个存储器单元区也可以备有共同的位线或共同的字线和共同的位线。
在图1实施例的MRAM装置，在存储器单元区1和2之间或在存储器单元区2和3之间的连接节点4，5各自连接到字线驱动电路6或7上。该字线驱动电路6和7由驱动电流源8或9和写驱动晶体管10或11构成。这时驱动电流源8和9能以图1内所示方式按极性接线。例如n沟道MOS晶体管可以用于写驱动晶体管10和11。
此外，在本发明的MRAM装置，在各个连接节点4和5以及存储器单元区1到3之间各提供开关晶体管12到17。这时开关晶体管12和13分配给存储器单元区1，而开关晶体管14和15属于存储器单元区2，开关晶体管16和17提供给存储器单元区3。
最后，连接节点4和5还各自经具有可调整电压降的元件18或19与地电位连接。该元件18或19可以由一可变晶体管二极管20或21和可调整电压源22或23构成。
也可以提供可变电阻来取代可变晶体管二极管。
假设在图1的MRAM装置，为了把“0”写入与字线WL连接的存储器单元区1到3的存储器单元的电流方向各从左向右走向，而为了把“1”写入存储器单元区1到3的这些存储器单元电流从右向左是必要的，这正如通过箭头所表示的。显然相同的约定应当也适合于未详细示出的该存储器单元区的其它字线WL。为了写入必须流入相应的电流到各有关字线BL内。
在图1的MRAM装置，在上述假设下应用用于把“1”写入存储器单元区1和用于把“0”写入存储器单元区2的电流源8。按照类似方式电流源9用于把“1”写入存储器单元区2和把“0”写入存储器单元区3。
如果例如应把“1”写入存储器单元区2，即写入与字线WL连接的存储器单元区2的存储器单元，则由电流源2提供为此必需的写电流。写驱动晶体管11被置于导通状态，其中它可以经连接节点5把“1”存入存储器单元区2和把“0”存入存储器单元区3。为了，事实上把“1”写入存储器单元区2而不把“0”写入存储器单元区2，使开关晶体管15处于导通状态，而开关晶体管16控制在非导通状态。
随后写电流通过存储器单元区2，其中它使处于字线WL和也受控制的位线的交叉处上的存储器单元转换极化，在阻塞的晶体管10和13的情况下经处于导通状态的开关晶体管14和经具有可调整电压降的元件18到地。
当“1”写入存储器单元区2或“0”写入存储器单元区1时，晶体管20是处于导通状态。通过在可变电压源22上相应的电压降的调整可以实现：使通过选择的字线WL的存储器单元的寄生电流降到最小。
在MRAM装置通过由开关晶体管12到17形成的开关的相应调整选择一个存储器单元区1到3。这时所选择的存储器单元区的所有未被选择的字线和位线在真正的写入过程之前置于一定电位是重要的，以便寄生电流降到最小或消除。
因为在本发明的MRAM装置上线路驱动电路6和7共同用于各两个存储器单元区1和2或2和3，所以可以显著减小必要的芯片面积。当各自用的升压的开关来取代图1实施例内示出的n沟道MOS晶体管时可以达到芯片面积的进一步减小。
参考符号表1，2，3 存储器单元区4，5 连接节点6，7 线路驱动电路8，9 电流源10，11 写驱动晶体管12，13，14，15，16，17开关晶体管18，19 具有可调整电压降的元件20，21 晶体管22，23 可调整的电压源WL 字线BL 位线IBL 位线电流IWL 字线电流ML 磁性层TL 介质层RC 存储器单元电阻BLT 位线驱动器WLT 字线驱动器
Claims (6)
1. 由至少两个存储器单元区(1，2，3)构成的MRAM装置，其内在字线(WL)和位线(BL)的交叉处各提供存储器单元，其中由字线(WL)和位线(BL)构成的至少一种线路类型备有线路驱动电路(6，7)，
其特征为：
线路驱动电路(6，7)各自接到在两存储器单元区(1，2或2，3)之间的连接节点(4，5)上，并且各一只开关晶体管(13，14或15，16)处在连接节点(4或5)和两存储器单元区(1，2或2，3)之间，因此线路驱动电路(6，7)各自分配给不同的存储器单元区(1，2)。
2.根据权利要求1所述的MRAM装置，
其特征为：
连接节点(4，5)经具有可调整电压降的元件(18，19)与地电位连接。
3.根据权利要求2所述的MRAM装置，
其特征为：
具有可调整电压降的元件(18，19)具有一只晶体管(20，21)和一只可变电阻，一只可变晶体管二极管或一个可调整的电压源(22，23)。
4.根据权利要求1到3之一所述的MRAM装置，
其特征为：
线路驱动电路(6，7)各自由一只电流源(8，9)与一只写驱动晶体管(10，11)的串联电路组成。
5.根据权利要求1到4之一所述的MRAM装置，
其特征为：
开关晶体管(12到17)，晶体管(20，21)和写驱动晶体管(10，11)至少部分地是n沟道MOS场效应晶体管。
6.根据权利要求1到5之一所述的MRAM装置，
其特征为：
在一个线路驱动电路(6，7)内提供的一个电流源(8，9)分配给两个存储器单元区(1，2或2，3)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10032271A DE10032271C2 (de) | 2000-07-03 | 2000-07-03 | MRAM-Anordnung |
| DE10032271.9 | 2000-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1337716A true CN1337716A (zh) | 2002-02-27 |
| CN1146916C CN1146916C (zh) | 2004-04-21 |
Family
ID=7647601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011221488A Expired - Fee Related CN1146916C (zh) | 2000-07-03 | 2001-07-03 | 磁阻随机存取存储装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6473335B2 (zh) |
| EP (1) | EP1174882A1 (zh) |
| JP (1) | JP2002093146A (zh) |
| KR (1) | KR100441174B1 (zh) |
| CN (1) | CN1146916C (zh) |
| DE (1) | DE10032271C2 (zh) |
| TW (1) | TW523746B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378864C (zh) * | 2003-02-13 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取存储器电路 |
| CN100390897C (zh) * | 2002-11-05 | 2008-05-28 | 株式会社东芝 | 磁存储装置及其制造方法 |
| CN100401423C (zh) * | 2003-02-13 | 2008-07-09 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取内存电路 |
| CN100440372C (zh) * | 2002-05-29 | 2008-12-03 | 三星电子株式会社 | 磁阻随机存取存储器及其制造方法 |
| CN101751984B (zh) * | 2008-12-04 | 2012-12-26 | 财团法人工业技术研究院 | 提升写入电流的存储器 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3920564B2 (ja) * | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| WO2003001532A2 (en) * | 2001-01-24 | 2003-01-03 | Infineon Technologies North America Corp. | Current source and drain arrangement for magnetoresistive memories (mrams) |
| US6418046B1 (en) * | 2001-01-30 | 2002-07-09 | Motorola, Inc. | MRAM architecture and system |
| US6552928B1 (en) * | 2001-02-23 | 2003-04-22 | Read-Rite Corporation | Read-write control circuit for magnetic tunnel junction MRAM |
| US20030117838A1 (en) * | 2001-12-26 | 2003-06-26 | Mitsubishi Denki Kabushiki Kaisha | Thin film magnetic memory device writing data with bidirectional data write current |
| US6678200B2 (en) * | 2002-05-14 | 2004-01-13 | Hewlett-Packard Development Company, Lp. | Systems and methods for communicating with memory blocks |
| US6850455B2 (en) * | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Multiplexor having a reference voltage on unselected lines |
| JP2004079033A (ja) | 2002-08-12 | 2004-03-11 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| US6930914B2 (en) * | 2003-04-29 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | Methods for isolating memory elements within an array |
| US6813181B1 (en) * | 2003-05-27 | 2004-11-02 | Infineon Technologies Ag | Circuit configuration for a current switch of a bit/word line of a MRAM device |
| US6930915B2 (en) * | 2003-06-19 | 2005-08-16 | Infineon Technologies Ag | Cross-point MRAM array with reduced voltage drop across MTJ's |
| JP2007080344A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体記憶装置 |
| US7362644B2 (en) * | 2005-12-20 | 2008-04-22 | Magic Technologies, Inc. | Configurable MRAM and method of configuration |
| JP5045671B2 (ja) * | 2006-06-08 | 2012-10-10 | 日本電気株式会社 | Ｍｒａｍにおける電流終端回路 |
| JP5260041B2 (ja) * | 2007-12-19 | 2013-08-14 | 株式会社日立製作所 | スピントルク磁気メモリ及びそのオフセット磁界補正方法 |
| KR102116879B1 (ko) * | 2014-05-19 | 2020-06-01 | 에스케이하이닉스 주식회사 | 전자 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267197A (en) * | 1990-12-13 | 1993-11-30 | Sgs-Thomson Microelectronics, Inc. | Read/write memory having an improved write driver |
| JPH06334138A (ja) * | 1993-03-26 | 1994-12-02 | Sony Corp | 半導体記憶装置 |
| US5894447A (en) * | 1996-09-26 | 1999-04-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a particular memory cell block structure |
| US5748519A (en) * | 1996-12-13 | 1998-05-05 | Motorola, Inc. | Method of selecting a memory cell in a magnetic random access memory device |
| US6256224B1 (en) * | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
| DE19853447A1 (de) * | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
| US6185143B1 (en) * | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
| US6272040B1 (en) * | 2000-09-29 | 2001-08-07 | Motorola, Inc. | System and method for programming a magnetoresistive memory device |
-
2000
- 2000-07-03 DE DE10032271A patent/DE10032271C2/de not_active Expired - Fee Related
-
2001
- 2001-06-07 EP EP01113927A patent/EP1174882A1/de not_active Withdrawn
- 2001-07-02 JP JP2001201320A patent/JP2002093146A/ja active Pending
- 2001-07-02 TW TW090116107A patent/TW523746B/zh not_active IP Right Cessation
- 2001-07-03 KR KR10-2001-0039475A patent/KR100441174B1/ko active IP Right Grant
- 2001-07-03 CN CNB011221488A patent/CN1146916C/zh not_active Expired - Fee Related
- 2001-07-03 US US09/898,222 patent/US6473335B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440372C (zh) * | 2002-05-29 | 2008-12-03 | 三星电子株式会社 | 磁阻随机存取存储器及其制造方法 |
| CN100390897C (zh) * | 2002-11-05 | 2008-05-28 | 株式会社东芝 | 磁存储装置及其制造方法 |
| CN100378864C (zh) * | 2003-02-13 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取存储器电路 |
| CN100401423C (zh) * | 2003-02-13 | 2008-07-09 | 台湾积体电路制造股份有限公司 | 磁阻式随机存取内存电路 |
| CN101751984B (zh) * | 2008-12-04 | 2012-12-26 | 财团法人工业技术研究院 | 提升写入电流的存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6473335B2 (en) | 2002-10-29 |
| TW523746B (en) | 2003-03-11 |
| DE10032271C2 (de) | 2002-08-01 |
| KR20020003301A (ko) | 2002-01-12 |
| CN1146916C (zh) | 2004-04-21 |
| DE10032271A1 (de) | 2002-01-24 |
| JP2002093146A (ja) | 2002-03-29 |
| KR100441174B1 (ko) | 2004-07-22 |
| EP1174882A1 (de) | 2002-01-23 |
| US20020003720A1 (en) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1146916C (zh) | 磁阻随机存取存储装置 | |
| US10460802B2 (en) | Apparatuses and methods for efficient write in a cross-point array | |
| US6894916B2 (en) | Memory array employing single three-terminal non-volatile storage elements | |
| US7974121B2 (en) | Write current compensation using word line boosting circuitry | |
| CN1177326C (zh) | 磁随机存取存储器装置 | |
| US9847132B1 (en) | Ternary content addressable memories | |
| DE2303409C2 (de) | Monolithisch integrierbare Speicheranordnung | |
| EP0257926A2 (en) | Electronic arrays having thin film line drivers | |
| CN1444228A (zh) | 用于横跨一存储器阵列执行等电势读出以消除漏电流的方法和系统 | |
| US7885097B2 (en) | Non-volatile memory array with resistive sense element block erase and uni-directional write | |
| CN101075480A (zh) | 采用双极可编程电阻存储元件的非易失存储器结构 | |
| CN1742342A (zh) | 源极偏置的存储器单元阵列 | |
| CN1506970A (zh) | 数据存储装置中存储单元的选择 | |
| CN113257300A (zh) | 基于铁电电容的存储装置 | |
| CN1666289A (zh) | 平衡负载存储器和操作方法 | |
| DE10034868A1 (de) | MRAM-Speicherzelle | |
| JP2004145952A (ja) | Ｍｒａｍ及びその書込方法 | |
| EP2887354A1 (en) | Nano-electro-mechanical based memory | |
| CN102473448B (zh) | 具有电阻性感测元件块擦除和单向写入的非易失性存储器阵列 | |
| CN112750478B (zh) | 存储器器件及其形成方法和存储器单元 | |
| CN114694704A (zh) | 磁性存储器及其读写方法 | |
| US20220302214A1 (en) | Semiconductor storage device | |
| US6947333B2 (en) | Memory device | |
| US20070171703A1 (en) | Current source of magnetic random access memory | |
| JPH05189971A (ja) | バイポーラメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130703 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160113 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040421 Termination date: 20190703 |