CN1327614C - 振荡电路 - Google Patents

振荡电路 Download PDF

Info

Publication number
CN1327614C
CN1327614C CNB2004100955235A CN200410095523A CN1327614C CN 1327614 C CN1327614 C CN 1327614C CN B2004100955235 A CNB2004100955235 A CN B2004100955235A CN 200410095523 A CN200410095523 A CN 200410095523A CN 1327614 C CN1327614 C CN 1327614C
Authority
CN
China
Prior art keywords
output
inverter
channel type
type mos
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100955235A
Other languages
English (en)
Other versions
CN1622457A (zh
Inventor
后藤贤介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1622457A publication Critical patent/CN1622457A/zh
Application granted granted Critical
Publication of CN1327614C publication Critical patent/CN1327614C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Logic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供一种具备了电流反射镜—电流限制电路的环形振荡器型的振荡电路，防止环形振荡器的异常振荡或振荡停止。其中设置了CMOS反相器INV1～INV5纵向连接，并将最终级的CMOS反相器INV5的输出反馈到最初的CMOS反相器INV1的输出中而成的环形振荡器。另外，设置用于限制流经CMOS反相器INV1～INV5的电流的电流反射镜—电流限制电路(10)。并且设置：辅助晶体管T1，其通过最终级的CMOS反相器INV5，根据2级前的CMOS反相器INV3的输出，用来辅助该最终级的CMOS反相器INV5的输出最大振荡到电源电位Vdd；和辅助晶体管T2，其用来辅助最大振荡到接地电位Vss。

Description

振荡电路
技术领域
本发明涉及具备了电流反射镜—电流限制电路的环形振荡器(ringoscillator)型的振荡电路。
背景技术
以往，环形振荡器被用作各种半导体集成电路的振荡电路。在DRAM等存储器中被用作自更新(self refresh)用的振荡电路的情况下，需要得到低频率的振荡时钟信号。因此，通过由电流反射镜—电流限制电路抑制环形振荡器的电流，从而实现了低频率的振荡。
图3是表示设置了本发明人研究的电流反射镜—电流限制电路的环形振荡器型的振荡电路的电路图。该振荡电路与CMOS反相器INV1、INV2、INV3、INV4、INV5纵向连接，最终级的CMOS反相器INV5的输出反馈到初级的CMOS反相器INV1的输出中，从而构成环形振荡器。
电流反射镜—电流限制电路10备有：P沟道型MOS晶体管PM1、由串联连接且在每个栅极上施加了电源电位Vdd的多个N沟道型MOS晶体管构成的电阻电路20、N沟道型MOS晶体管NM1。P沟道型MOS晶体管PM1的漏极和栅极相互连接，并在源极上施加电源电位Vdd，漏极与电阻电路20连接。另外，N沟道型MOS晶体管NM1的漏极和栅极相互连接，并在源极上施加接地电位GND，漏极与电阻电路20连接。流经P沟道型MOS晶体管PM1和N沟道型MOS晶体管NM1的电流由电阻电路20的电阻值来调整。电阻电路20的电阻值能根据N沟道型MOS晶体管的纵向级数来进行调整。
并且，P沟道型MOS晶体管PM1的栅极与设置在各个CMOS反相器的电源电位Vdd一侧的P沟道型MOS晶体管PM2、PM3、PM4、PM5、PM6的栅极连接。由此，P沟道型MOS晶体管PM1和P沟道型MOS晶体管PM2、PM3、PM4、PM5、PM6分别构成电流反射镜，并且通过使与流经P沟道型MOS晶体管PM1的电流相等的电流流经P沟道型MOS晶体管PM2、PM3、PM4、PM5、PM6，从而进行电流限制。
另外，N沟道型MOS晶体管NM1的栅极与设置在各个CMOS反相器的接地电位Vss一侧的N沟道型MOS晶体管NM2、NM3、NM4、NM5、NM6的栅极连接。由此，N沟道型MOS晶体管NM1和N沟道型MOS晶体管NM2、NM3、NM4、NM5、NM6分别构成电流反射镜，并且通过使与流经N沟道型MOS晶体管NM1的电流相等的电流流经N沟道型MOS晶体管NM2、NM3、NM4、NM5、NM6，来进行电流限制。
此外，环形振荡器的最终级的CMOS反相器INV5的输出被分别施加在输出级的CMOS反相器INV6的P沟道型MOS晶体管PM7和N沟道型MOS晶体管NM7的栅极上，前两级的CMOS反相器INV3的输出分别被施加在该MOS反相器INV6的P沟道型MOS晶体管PM8和N沟道型MOS晶体管NM8的栅极上。
这样，利用CMOS反相器INV3的输出，通过使P沟道型MOS晶体管PM8和N沟道型MOS晶体管NM8比P沟道型MOS晶体管PM7和N沟道型MOS晶体管NM7还早地转换，从而消除了CMOS反相器INV6的贯通电流，并对振荡波形进行整形。并且，CMOS反相器INV6的输出还被施加在CMOS反相器INV7的输出上。进而，可以从该CMOS反相器INV7的输出中得到振荡时钟信号RCLK。
另外，设置在初级CMOS反相器INV1的输出中的P沟道型MOS晶体管PM9、插入到CMOS反相器INV1的电流路径中的N沟道型MOS晶体管NM9是由复位信号SRE控制的复位用晶体管。
图4是表示由于电路模拟而产生的上述振荡电路的振荡波形的图。图4的(a)表示作为CMOS反相器INV3的输出的节点N5的波形，(b)表示作为最终级的CMOS反相器INV5的输出的节点N7的波形，(c)表示作为CMOS反相器INV7的输出的振荡时钟信号RCLK的波形。另外，在图4的(a)的波形图中，示出了作为P沟道型MOS晶体管PM2、PM3、PM4、PM5、PM6的栅极的节点N1的电位、作为N沟道型MOS晶体管NM2、NM3、NM4、NM5、NM6的栅极的节点N2的电位。
具备了电流反射镜—电流限制电路的振荡电流例如在以下的专利文献1中有所记载。
【专利文献1】
特开平8-186474
根据图3的振荡电路，通过由电流反射镜—电流限制电路将节点N1和节点N2的电位控制为恒定，从而适当地限制了流经环形振荡器CMOS反相器INV1～INV5的电流。但是，由于工艺参数等的变动或图案布局的影响，节点N1、节点N2的电位平衡可能会被打破。于是，施加了节点N1的电位的P沟道型MOS晶体管PM2～PM6和施加了节点N2的电位的沟道型MOS晶体管NM2～NM6的驱动能力比发生了变动。
于是，产生了构成环形振荡器的CMOS反相器INV1～INV5的输出没有完全变成低电平或者高电平的状态，并且每次重复振荡周期，该状态都会恶化，最终，某个CMOS反相器的输出没有超过下一级的CMOS反相器的阈值，导致环形振荡器的异常振动或者停止振动。
图5是表示该振动不正常的波形图。图5的(a)表示作为CMOS反相器INV3的输出的节点N5的波形，(b)表示作为最终级的CMOS反相器INV5的输出的节点N7的波形，(c)表示作为CMOS反相器INV7的输出的振荡时钟信号RCLK的波形。如果节点N1的电位稍有上升，则P沟道型MOS晶体管PM2～PM6的阻抗增加，与N沟道型MOS晶体管NM2～NM6相比，驱动能力下降。于是，如图5(a)所示，作为反相器INV3的输出的节点N5的高电平不能上升到电源电位Vdd。如图5(b)所示，作为反相器INV5的输出的节点N7的高电平也相同。这样，如图5(c)所示，振荡时钟信号RCLK停止。
发明内容
本发明的振荡电路鉴于上述课题，一种振荡电路，具有：环形振荡器，其纵向连接奇数级的反相器，并将最终级的反相器的输出反馈到初级的反相器的输入中而构成；和电流反射镜—电流限制电路，其用于限制流经所述多个反相器的电流，其特征在于，还具备：
辅助晶体管，其源极施加电源电位或接地电位、其栅极与偶数级前的反相器的输出连接，其漏极与被施加了前级反相器的输出的晶体管的源极连接。。
根据本发明，在具备了电流反射镜—电流限制电路的环形振荡器型的振荡电路中，即使在由于工艺参数等的变动或图案布局而打破了电流反射镜的平衡的情况下，也可以防止环形振荡器的异常振荡或振荡停止。
附图说明
图1是本发明的实施方式的振荡电路的电路图。
图2是本发明的实施方式的振荡电路的电路模拟而产生的波形图。
图3是背景技术的振荡电路的电路图。
图4是背景技术的振荡电路的电路模拟而产生的波形图。
图5是背景技术的振荡电路的电路模拟而产生的其他波形图。
图中：10—电流反射镜—电流限制电路，20—电阻电路，INV1、INV2、INV3、INV4、INV5—CMOS反相器，T1—第一辅助晶体管，T2—第二辅助晶体管。
具体实施方式
接下来，参照附图，对本发明的实施方式的振荡电路进行说明。图1是该振荡电路的电路图。该振荡电路备有：辅助晶体管T1，其通过最终级的CMOS反相器INV5，根据2级前的CMOS反相器INV3的输出，用来辅助该最终级的CMOS反相器INV5的输出最大振荡到电源电位Vdd；和辅助晶体管T2，其用来辅助最大振荡到接地电位Vss。其他电路结构与图3的电路相同。
第一辅助晶体管T1由P沟道型MOS晶体管构成，在其源极上施加电源电位Vdd，并在其栅极上施加CMOS反相器INV3的输出，其漏极与施加了前级CMOS反相器INV4的输出的P沟道型MOS晶体管PM10的源极连接。P沟道型MOS晶体管PM10的源极与构成电流反射镜的P沟道型MOS晶体管PM6的漏极连接。
另外，第二辅助晶体管T2由N沟道型MOS晶体管构成，在其源极上施加接地电位Vss，并在其栅极上施加CMOS反相器INV3的输出，其漏极与施加了前级CMOS反相器INV4的输出的N沟道型MOS晶体管NM10的源极连接。N沟道型MOS晶体管NM10的源极与构成电流反射镜的N沟道型MOS晶体管NM6的漏极连接。
接下来，对该振荡电路的动作进行说明。在电流反射镜—电流限制电路10正常运作时，节点N1的电位和节点N2的电位保持平衡，环形振荡器正常振荡。此时，因为作为CMOS反相器INV3的输出的节点N5在电源电位Vdd和接地电位Vss之间最大振荡，所以第一和第二辅助晶体管T1、T2不会对环形振荡器的运作特别有影响。
另一方面，参照图2的模拟波形图，对由于工艺参数等的变动或图案布局的影响而使节点N1稍微上升了的情况下的动作进行说明。在这种情况下，P沟道型MOS晶体管PM2～PM6的阻抗增加，与N沟道型MOS晶体管NM2～NM6相比，驱动能力下降。这样，如图2(a)的波形所示，作为反相器INV3的输出的节点N5的高电平没有上升到电源电位Vdd。
但是，根据该振荡电路，接收节点N5的没有充分上升的高电平后，通过接通第一辅助晶体管T1，从而在低阻抗下提供向CMOS反相器INV5的P沟道型MOS晶体管PM10的电源电位Vdd。因此，如图2(b)的波形所示，作为该CMOS反相器INV5输出的节点N7在电源电位Vdd和Vss之间变为最大振荡。因此，如图2(c)所示，可以从CMOS反相器INV7中得到正常的振荡时钟信号RCLK。
另一方面，在由于工艺参数或图案布局的影响而使节点N2稍微下降的情况下，相反，N沟道型MOS晶体管NM2～NM6的阻抗增加，与P沟道型MOS晶体管PM2～PM6相比，驱动能力下降。于是，作为反相器INV3的输出的节点N5的低电平没有下降到接地电位Vss。
但是，根据该振荡电路，接收节点N5的没有完全下降的低电平后，通过接通第二辅助晶体管T2，从在低阻抗下提供向CMOS反相器INV5的N沟道型MOS晶体管NM10的接地电位Vss。因此，作为该CMOS反相器INV5的输出的节点N7在电源电位Vdd和接地电位Vss之间变为最大振荡。因此，在这种情况下，也可以从CMOS反相器INV7中得到正常的振荡时钟信号RCLK。
另外，根据该实施方式，虽然构成环形振荡器的CMOS反相器是5级，但是并不限于此，也可以是3级以上的奇数级。此外，根据本实施方式，虽然在第一辅助晶体管T1的栅极上施加了最终级CMOS反相器INV5的前两级的CMOS反相器INV3的输出，一般也可以根据CMOS反相器的级数，施加最终级CMOS反相器INV5的偶数级(2级，4级，......)之前的CMOS反相器的输出。

Claims (5)

1.一种振荡电路，具有：环形振荡器，其纵向连接奇数级的反相器，并将最终级的反相器的输出反馈到初级的反相器的输入中而构成；和电流反射镜一电流限制电路，其用于限制流经所述多个反相器的电流，其特征在于，具备：
辅助晶体管，其源极施加电源电位或接地电位、其栅极与偶数级前的反相器的输出连接，其漏极与被施加了前级反相器的输出的晶体管的源极连接。
2.根据权利要求1所述的振荡电路，其特征在于，
所述辅助晶体管由第一P沟道型MOS晶体管构成。
3.根据权利要求2所述的振荡电路，其特征在于，
在所述辅助晶体管的栅极上，通过所述最终级的反相器施加偶数级前的反相器的输出，在其源极上施加电源电位，并且其漏极与施加了所述最终级的反相器的前级反相器的输出的第二P沟道型MOS晶体管的源极连接。
4.根据权利要求1所述的振荡电路，其特征在于，
所述辅助晶体管由第一N沟道型MOS晶体管构成。
5.根据权利要求4所述的振荡电路，其特征在于，
在所述辅助晶体管的栅极上，通过所述最终级的反相器施加偶数级前的反相器的输出，在其源极上施加接地电位，并且其漏极与施加了所述最终级的反相器的前级反相器的输出的第二N沟道型MOS晶体管的源极连接。
CNB2004100955235A 2003-11-25 2004-11-25 振荡电路 Expired - Fee Related CN1327614C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003393537 2003-11-25
JP2003393537 2003-11-25

Publications (2)

Publication Number Publication Date
CN1622457A CN1622457A (zh) 2005-06-01
CN1327614C true CN1327614C (zh) 2007-07-18

Family

ID=34631431

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100955235A Expired - Fee Related CN1327614C (zh) 2003-11-25 2004-11-25 振荡电路

Country Status (4)

Country Link
US (1) US7129796B2 (zh)
KR (1) KR100636763B1 (zh)
CN (1) CN1327614C (zh)
TW (1) TWI281787B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US20070152761A1 (en) * 2005-12-13 2007-07-05 Broadcom Corporation Voltage controlled oscillator with variable control sensitivity
US7642867B2 (en) * 2007-03-29 2010-01-05 Integrated Device Technology, Inc. Simple technique for reduction of gain in a voltage controlled oscillator
JP4960807B2 (ja) * 2007-08-28 2012-06-27 セイコーインスツル株式会社 可変周波数発振回路
CN101499787B (zh) * 2008-02-02 2012-06-06 华润矽威科技（上海）有限公司 一种具有频率抖动特性的振荡器电路
JP2011528870A (ja) * 2008-07-18 2011-11-24 ペレグリン セミコンダクター コーポレーション 低ノイズ高効率バイアス生成回路及び方法
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
KR101380342B1 (ko) * 2012-09-20 2014-04-02 부산대학교 산학협력단 링 오실레이터
US9563222B2 (en) * 2014-05-08 2017-02-07 Varian Medical Systems, Inc. Differential reference signal distribution method and system
CN104980151B (zh) * 2015-06-25 2018-08-17 合肥格易集成电路有限公司 一种环形振荡器
CN106330135B (zh) * 2015-07-01 2024-03-29 意法半导体(中国)投资有限公司 低电流和高频振荡器电路
US10516385B2 (en) 2017-03-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ring oscillator, controlling circuit and methods for realignment
US10461723B2 (en) * 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Full range realignment ring oscillator
CN110034753A (zh) * 2019-04-22 2019-07-19 西安拓尔微电子有限责任公司 一种P型VDMOS的high-side高速驱动电路及其驱动方法
CN110011526B (zh) * 2019-04-22 2024-03-12 拓尔微电子股份有限公司 一种基于电压控制的应用于ea电路的uvlo保护电路
CN111245370B (zh) * 2020-03-10 2024-05-24 拓尔微电子股份有限公司 一种cmos双稳态振荡器及其实现方法
CN111565027B (zh) * 2020-05-18 2024-05-24 拓尔微电子股份有限公司 一种用于开关电源的低压振荡器电路及实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568103A (en) * 1994-12-28 1996-10-22 Mitsubishi Electric Engineering Co., Ltd. Current control circuit of ring oscillator
US5770978A (en) * 1994-11-17 1998-06-23 Mitsubishi Denki Kabushiki Kaisha Current type ring oscillator, and voltage-controlled oscillator having current type ring oscillator
US5905412A (en) * 1997-05-21 1999-05-18 National Semiconductor Corporation Process compensation method for CMOS current controlled ring oscillators

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05186474A (ja) 1992-01-09 1993-07-27 Daiso Co Ltd ビス（ペリ−ジカルコゲン）フェナントレン、その製造法、及びそれを用いた導電性電荷移動錯体
JPH0774596A (ja) * 1993-08-31 1995-03-17 Mitsubishi Electric Corp リング発振器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770978A (en) * 1994-11-17 1998-06-23 Mitsubishi Denki Kabushiki Kaisha Current type ring oscillator, and voltage-controlled oscillator having current type ring oscillator
US5568103A (en) * 1994-12-28 1996-10-22 Mitsubishi Electric Engineering Co., Ltd. Current control circuit of ring oscillator
US5905412A (en) * 1997-05-21 1999-05-18 National Semiconductor Corporation Process compensation method for CMOS current controlled ring oscillators

Also Published As

Publication number Publication date
KR100636763B1 (ko) 2006-10-23
TW200518471A (en) 2005-06-01
US7129796B2 (en) 2006-10-31
TWI281787B (en) 2007-05-21
CN1622457A (zh) 2005-06-01
KR20050050566A (ko) 2005-05-31
US20050122178A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
CN1327614C (zh) 振荡电路
JP3650186B2 (ja) 半導体装置および比較回路
KR100302589B1 (ko) 기준전압발생기의스타트업회로
US20060028253A1 (en) Power-on reset circuit
JP4772480B2 (ja) 半導体集積装置
JP5053771B2 (ja) パワーオンリセット回路
KR100873615B1 (ko) 오실레이터
JP2004096493A (ja) パルス発生回路及び半導体装置
JP5078593B2 (ja) クロック信号生成装置
JPH052893A (ja) 出力バツフア回路
JP2005184793A (ja) 発振回路
WO2019116764A1 (ja) コンパレータと、そのコンパレータを用いた発振器回路
JP6385176B2 (ja) アナログ電子時計
JP5156268B2 (ja) トリミング電圧発生回路
KR20050077992A (ko) 내부전압 발생회로
KR19990024891A (ko) 파워 업 회로
KR100621227B1 (ko) 파워 온 리셋 회로
JP4400663B2 (ja) 出力回路群、及び、それを含む半導体集積回路
JP2006054913A (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
KR100370168B1 (ko) 비트라인 프리차지 회로
JP2008066930A (ja) 発振回路
JPH11145798A (ja) 遅延回路
CN114759909A (zh) 半导体装置
KR100637099B1 (ko) 내부전원 발생장치를 구비하는 반도체메모리소자
JP2885670B2 (ja) Ｃｒ発振回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee