CN1319154C - 存储电容器的埋入式带接触的制造方法 - Google Patents

存储电容器的埋入式带接触的制造方法 Download PDF

Info

Publication number
CN1319154C
CN1319154C CNB2004100491993A CN200410049199A CN1319154C CN 1319154 C CN1319154 C CN 1319154C CN B2004100491993 A CNB2004100491993 A CN B2004100491993A CN 200410049199 A CN200410049199 A CN 200410049199A CN 1319154 C CN1319154 C CN 1319154C
Authority
CN
China
Prior art keywords
layer
groove
electrode layer
trench
interior electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100491993A
Other languages
English (en)
Other versions
CN1577804A (zh
Inventor
P·沃伊特
G·恩德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1577804A publication Critical patent/CN1577804A/zh
Application granted granted Critical
Publication of CN1319154C publication Critical patent/CN1319154C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一存储单元的沟槽电容器及后续形成的该存储单元的选择晶体管间的一埋入式带接触以此种方式被制造，使得该内部电容器电极层在该沟槽电容器的沟槽内被回蚀及接着该未被覆盖绝缘体层在该沟槽壁被移除以定义该埋入式带接触面积的区域。之后，该内衬层被沉积以覆盖在该沟槽的该内部电容器电极层及该未被覆盖的沟槽壁及因而形成阻挡层。具有该内部电极层的材料之间隔物层接着形成于在该沟槽壁的该内衬层。最后，该未被覆盖的内衬层在该内部电极层上方被移除且该沟槽以该内部电极层的材料填充以制造该埋入式带接触。

Description

存储电容器的埋入式带接触的制造方法
技术领域
本发明关于在沟槽电容器及存储单元的选择晶体管之间的埋入式带接触之制造方法及关于具有有此种结构的存储单元。
背景技术
在集成电路中，特别是动态随机存取存储器(DRAM)，电容器一般被用于存储电荷。DRAM存储单元由选择晶体管及存储电容器组成，被存储于该存储电容器的数据项为电荷的形式。在此情况下，DRAM存储器具有有此种DRAM存储单元的阵列，其以列及行的形式连接。此列连接一般称为字线，及行连接一般称为位线。在此情况下，在个别DRAM存储单元的选择晶体管及存储电容器彼此连接使得在该选择晶体管经由字线驱动的情况下，该存储电容器的电荷经由位线被读入及读出。
在DRAM存储单元的技术发展的主要焦点为存储电容器，20至50飞法拉的存储电容为必要的以得到足够的读取信号。为得到此种以持续减少的DRAM存储单元的单元面积的存储电容，使用一般称的沟槽电容器，其利用第三尺寸。沟槽电容器总是被制造使得深沟槽被蚀刻进入该半导体衬底及接着以介电材料及第一电容器电极(一般称的存储电极)填充。在此情况下，该存储电极一般为n+-掺杂多晶硅填充。而且，第二电容器电极(亦称为埋入极板)如由沿该沟槽下方区域的周围之掺杂剂源的n-形式掺杂原子之向外扩散而形成于半导体衬底。
该DRAM存储单元的选择晶体管一般接着被产生做为在该沟槽电容器旁的平面场效晶体管。该选择晶体管具有有两个高掺杂扩散区域，其形成该源极-漏极电极及由沟道区域分开。一个扩散区域连接至该DRAM存储单元的位线。相反地，另一个扩散区域经由电容器连接区域(一般称的埋入式带)连接至该存储电极。该选择晶体管的沟道进一步由栅极介电层与连接至该DRAM存储单元的字线之栅极电极层隔离。
该DRAM存储单元的读入及读出操作由该字线控制，做为电压施用于该栅极电极层的结果，使得电流传导沟道在该选择晶体管的源极/漏极电极之间产生，使得以电荷形式的数据可经由埋入式带接触读入该存储电极及自该存储电极读出。
在该存储电极及该源极/漏极电极间的埋入式带接触一般被制造使得n+-形式多晶硅填充(其在上方沟槽区域被绝缘体层(一般为SiO2层)围绕)被回蚀进入该沟槽。之后，该未被覆盖的绝缘体层接着被自该沟槽壁移除及沟槽的n+-形式多晶硅沉积接着被再次执行以制造在该存储电极的n+-形式多晶硅填充及相邻半导体衬底间的接触区域，于此该选择晶体管的扩散区域被接着包括。在移除在沟槽壁的未被覆盖绝缘体层之后及以n+-形式多晶硅填充前为形成该埋入式带接触，薄内衬层，较佳为Si3N4，被施用。该内衬层用做阻挡层以防止在埋入式带接触的填充期间该n+-形式多晶硅与单晶质衬底接触，此接触会产生不欲的再结晶及因而损伤半导体衬底，此接着提供高电阻于用做该选择晶体管的扩散区域之区域。然而，在此情况下，该内衬层必然为足够薄以使得电荷载体的穿隧及因而在该存储电极及该选择晶体管的该源极/漏极电极间的电荷交换可经由该埋入式带接触进行。
然而，因为日益增加的结构小型化，在该沟槽电容器的存储电极及选择晶体管的相邻扩散区域间的接触电阻构成甚至更大的问题。因为在埋入式带接触的形成期间，先前的方法控制表示该内衬层亦无可避免地在该埋入式带接触及该存储电极间形成，该接触电阻因为中间插入的内衬层而为非常高，特别是在-10℃或更少的低温。在DRAM存储单元的先前生成中，因为该低速度要求及在该沟槽电容器区域的该埋入式带接触之大截面区段，此接触电阻仍为可接受的。然而，在该沟槽电容器的上方区域的进一步日益缩紧及因而该埋入式带接触的截面区段的进一步日益缩紧，存在一个风险即足够的电荷不再能够流入该沟槽电容器，其可导致该DRAM存储单元的失效。
发明内容
本发明目的为提供一种用于该DRAM存储单元的沟槽电容器之该埋入式带接触的改良结构及其制造方法，其特征为在该埋入式带接触及该存储电极间的减少接触电阻。
此目的可根据本发明的方案达到。
根据本发明，提供了一种存储单元的存储电容器的埋入式带接触的制造方法，该存储电容器形成于一半导体衬底的一沟槽中，其中该半导体衬底具有一外部电极层，其围绕在位于该半导体基材中的该沟槽的一下方区域外，一介电层被包含于该沟槽的沟槽壁的下方区域，一绝缘层，其以与介电层相邻的方式形成于该沟槽的沟槽壁的一上方区域，及填充该沟槽的一内部电极层，该方法具有下列步骤：回蚀该内部电极层进入该沟槽，自该沟槽壁移除该未被覆盖的绝缘体层以定义埋入式带接触区域，沉积一内衬层以覆盖位在该沟槽中的该内部电极层及该未被覆盖的沟槽壁，使用该内部电极层的材料形成间隔物层于位在该沟槽壁的该内衬层的上方，该未被覆盖的内衬层自位在该沟槽中的该内部电极层上移除，及使用该内部电极层的材料填充该沟槽。
移除在该埋入式带接触及该内部电容器电极层间的该内衬层减少在该埋入式带接触及该存储电极间的电阻及因而提供自该选择晶体管经由该埋入式带接触传导足够电荷进入该沟槽电容器的存储电极之机率及因而避免该DRAM存储单元的失效。
根据较佳具体实施例，该半导体衬底为硅衬底，该内部电容器电极层的材料为多晶硅及该内衬层为Si3N4层。此材料设计经由该埋入式带接触确保特别低的接触电阻。在此情况下，较佳为形成具有有层厚度约略微1纳米的内衬层，故保留在该硅衬底及该埋入式带接触间接口的该Si3N4层提供用于可靠的阻挡作用及同时提供足够的穿隧及因而足够的电荷载体流。
进一步较佳为形成该间隔物层以使用一种自对准方式移除在该沟槽的该内部电容器电极层的该内衬层，使得具有有该内部电容器电极层的材料之层以大面积方式沉积及该层基本上由各向异性蚀刻再次自该水平区域被移除，故沟槽底部为未被覆盖的。此步骤后续使得该内衬层被简易地及成本有效地自该沟槽底部移除。在此情况下，该内衬层较佳为在该间隔物层的各向异性回蚀期间被立即伴随地移除，以省去进一步方法步骤及因而以使得特别成本有效的制造可被进行。
附图说明
本发明参考相关图式更详细解释于下，其中：
图1显示DRAM存储单元的电路图；
图2显示穿过具有有根据本发明的埋入式带接触之DRAM存储单元的图式截面区段，及
图3显示以标准DRAM方法顺序的根据本发明方法以制造根据本发明的埋入式带接触。
具体实施方式
本发明以形成硅基底DRAM存储单元的方法顺序方式以沟槽电容器的制造为基础被说明。然而，具有有根据本发明的埋入式带接触之该沟槽电容器亦可被用于需要存储电容的其它大规模集成电路。该沟槽电容器较佳为使用平面技术形成，其包括一列个别方法，每一个方法作用于该晶片表面的整个面积，硅衬底的局部更换由合适的遮蔽步骤以标的方式进行。在此情况下，多个具有有相对应沟槽电容器的存储单元在该DRAM制造期间同时形成。然而，在下文中，本发明仅以关于个别沟槽电容器的形成说明。
DRAM存储器主要使用一个晶体管单元观念，其电路图被示于图1。这些存储单元包括存储电容器1及选择晶体管2。该选择晶体管2较佳为建构为场效晶体管及具有有第一源极/漏极电极21及具有有第二源极/漏极电极23，排列于他们之间的是有源区22，在该有源区可能形成在该第一电极21及该第二电极23之间的电流传导沟道。排列于该有源区22上方的是绝缘体层24与栅极电极25，其用做板式电容器，其可被使用以影响在该有源区22的电荷密度。
该选择晶体管2的第二电极23经由电连接4连接至该存储电容器1的第一电极11。该存储电容器1的第二电极12必然连接至传导连接5，其较佳为该DRAM存储器的所有存储电容器共享。该选择晶体管2的第一电极21更进一步地连接至位线6以使得以电荷形式存储于该存储电容器1的数据可被读入或读出。在此情况下，该读入或读出操作经由连接至该选择晶体管2的栅极电极25的该字线7控制，由电压的施用，以产生在该第一源极/漏极电极21及第二源极/漏极电极23之间的该有源区22之电流传导沟道。
做为使用沟槽电容器于DRAM存储单元的结果，该三度空间结构使得该DRAM单元区域被显著减少及同时确保在硅平面技术方面的简单制造。此种沟槽电容器使得达到特别是约20至50飞法拉的电容器电容为可能，其为必要的以得到足够的该DRAM单元的读取/写入信号。
习知沟槽电容器具有有被蚀刻进入该硅衬底的沟槽且典型以高掺杂多晶硅包括。此多晶硅填充由存储介电体层如氮化物层在沟槽下方区域与外部电容器电极绝缘，此由引入掺杂原子进入该沟槽下方区域而形成。在该上方沟槽区域，该多晶硅填充由绝缘体层与该硅衬底隔离以防止寄生晶体管沿该沟槽升高。
该选择晶体管，其一般以平面方式在该硅衬底表面被包括，具有有两个扩散区域，其形成两个源极/漏极电极，一个扩散区域与该沟槽相邻。电容器连接，一般称的埋入式带接触，在此区域被包括及连接该选择晶体管的扩散区域至在该沟槽的该多晶硅填充。该埋入式带接触同样地一般包括高掺杂多晶硅。
在此处产生的问题为，在硅平面技术方面的形成期间，在引入该沟槽之前，该埋入式带接触由内衬层，较佳为薄Si3N4层，与该硅衬底及在该沟槽的该多晶硅填充隔离以防止在该高掺杂多晶硅材料的引入以形成该埋入式带接触期间该硅衬底被损伤。然而，该Si3N4层提供增加的接触电阻，特别是在该埋入式带接触及该沟槽电容器的存储电极之间，其可具有有不足电荷被写入该存储电极的结果及该存储单元因而失效。
为防止此，本发明使在形成该埋入式带的该多晶硅填充及形成该存储电极的该多晶硅填充之间方法主导薄Si3N4层的移除被进行。
图2显示于该选择晶体管及该沟槽电容器之间具有有根据本发明的埋入式带接触的DRAM存储单元的可能具有有体实施例。在此情况下，该沟槽电容器1被形成于该单晶质硅衬底100内，其为弱p-掺杂的(如使用硼)。沟道101包括于硅衬底100内。在沟槽下方区域112，高度n+-掺杂层103沿该沟槽生成，该层以如砷掺杂，做为埋入板，该n+-掺杂层103形成该沟槽电容器的外部电容器电极。
在该硅衬底100包括的沟槽101以n+-掺杂多晶硅层102填充，多晶硅以砷或磷掺杂。此沟槽填充102形成该沟槽电容器1的存储电极。在该n+-掺杂外部层103及该n+-掺杂沟槽填充层102之间，介电层104形成于在该沟槽下方区域112的沟槽壁以使该两个电容器电极彼此隔离。在此情况下，该存储介电体104包括介电层堆栈，如氧化物、氮化氧化物或氧化物-氮化物-氧化物，或具有高介电常数的不同材料。
该DRAM存储单元的选择晶体管2具有两个扩散区域201、202，其由n-形式掺杂原子植入该硅衬底100而产生及由沟道203分开。该第一扩散区域201用做该选择晶体管2的第一源极/漏极电极21且经由接触层204连接至位线6。该沟道203由该介电层206进一步与该栅极电极层207隔离，其为该字线7的一部份。
在沟槽101的上方区段，包含SiO2的绝缘体层105以一种与介电层104相邻的方式被提供于该沟槽壁及该沟槽电容器的填充层102之间，此SiO2层105防止寄生晶体管沿该沟槽形成、此寄生晶体管会产生不欲的漏电流。该埋入式带接触205被排列于该多晶硅沟槽填充102，该埋入式带接触由在该绝缘体层105上方的沟槽的n+-掺杂多晶硅填充而形成。该埋入式带接触205产生在该选择晶体管2的第二扩散区域202及该沟槽电容器1的存储电极12的填充层102之间的连接。薄Si3N4内衬层106，较佳为具有厚度1纳米，在该埋入式带接触205及该选择晶体管的第二扩散区域202之间形成，此内衬层保护该硅衬底100不致在以n+-掺杂多晶硅的埋入式带接触的填充期间被损伤。然而，于该埋入式带接触205及该沟槽填充102之间没有此种内衬层；此种内衬层会增加在埋入式带及该沟槽填充之间的增加电阻。
此结构一方面确保在该埋入式带接触区域的薄Si3N4内衬层106保护该相邻硅衬底100不会被损伤，同时防止Si3N4层在该埋入式带接触205及存储电极102间形成；在该埋入式带接触及该存储电极间的Si3N4会导致高电阻及因而为电荷流进入该沟槽电容器的阻碍。
一种n-掺杂井107被进一步提供于该硅衬底100，及用做该埋入式板103至该进一步存储单元的埋入式板之连接。一种绝缘沟槽108(STI隔离)被形成以使该DRAM存储单元彼此绝缘，该栅极电极层207与该字线7由氧化物层208与该位线6及该接触层204至该选择晶体管的第一扩散区域201绝缘。
该读入DRAM单元及自DRAM单元读出的操作经由连接至该选择晶体管2的栅极电极层207的该字线7控制，电压的施用产生在该扩散区域201、202之间的电流传导沟道，使得以电荷形式的数据可经由该埋入式带接触205读入该沟槽电容器1的填充层102及自该沟槽电容器1的填充层102读出。在此情况下，该电荷穿过在该选择晶体管的第二扩散区域202及该埋入式带接触205之间的薄Si3N4内衬层106。
图3A至3E以标准DRAM方法顺序显示制造根据本发明的埋入式带接触的可能方法以用于该沟槽电容器1及该选择晶体管2间的电连接。
起始点为一种方法阶段，在此阶段该沟槽电容器1已形成，此方法阶段的图标截面区段被示于图3A。以该硅衬底100包括的该沟槽101以该为n+-掺杂多晶硅层102填充。在该沟槽下方区域112，该介电层104形成于该沟槽壁，其隔离以n+-掺杂包括的该外部电容器电极103与该存储电极102，该外部电容器电极103进一步连接至该n-掺杂井107。该SiO2氧化物领状105以一种与该介电层104相邻的方式被包括于该上方沟槽区域111。
使用在该硅衬底100上的屏蔽层之协助，此屏蔽层由薄SiO2层301及位于层301上的薄Si3N4层302所组成，该沟槽101的上方区域113被自由蚀刻以定义该埋入式带接触的区域。为形成该埋入式带接触，如在图3B所示，在第一步骤，该薄Si3N4内衬层106接着以大面积方式被施用，在此情况下，该Si3N4层的层厚度较佳为约1纳米。该内衬层106可靠地确保在该沟槽101及该硅衬底100之间的接口被保护免受该后续方法步骤的损伤。
在下列方法步骤中，多晶硅层215被沉积。该多晶硅层215较佳为以与该沟槽填充102相同的掺杂剂n+-掺杂。图3C显示在此方法步骤后穿过该硅晶片100的截面区段。
该经沉积多晶硅层215的厚度较佳为约20纳米。该多晶硅层215接着在进一步方法步骤被各向异性回蚀，使得该多晶硅被自该水平区域移除，特别是亦自在该沟槽区段113的底部移除，及仅该多晶硅间隔物215保留在该沟槽壁。在进一步方法步骤中，该未被覆盖的Si3N4层106接着在该水平区域被蚀去，特别是亦自在该多晶硅填充102上方的该沟槽区段113的底部移除。在此方法步骤后穿过该硅晶片100的截面区段被示于图3D。
在完成该埋入式带接触205的总结方法步骤顺序中，n+-形式多晶硅沉积接着再次作动以完全地再次填充该沟槽，及该多晶硅接着被回蚀至该硅表面的位准。在此形成根据本发明的埋入式带接触的方法步骤后穿过该硅晶片的截面区段被示于图3E。在该进一步已知标准方法顺序的协助下，该选择晶体管接着被制造以形成DRAM存储单元如图2所说明。
根据本发明仅留下该Si3N4内衬层106于与该硅衬底100的接口之区域，但移除在沟槽101的n+-形式多晶硅填充102上的该Si3N4内衬层106之步骤确保该硅衬底100在该埋入式带接触的形成期间未被损伤，及同时确保在该埋入式带接触205及该存储电极102间的接触电阻维持为低的。

Claims (5)

1.一种存储单元的存储电容器(1)的埋入式带接触(205)的制造方法，该存储电容器形成于一半导体衬底(100)的一沟槽(101)中，其中该半导体衬底具有一外部电极层(112)，其围绕在位于该半导体基材中的该沟槽的一下方区域外，一介电层(104)被包含于该沟槽的沟槽壁的下方区域，一绝缘层，其以与介电层(104)相邻的方式形成于该沟槽的沟槽壁的一上方区域，及填充该沟槽的一内部电极层(102)，
该方法具有下列步骤：
回蚀该内部电极层进入该沟槽，
自该沟槽壁移除该未被覆盖的绝缘体层以定义埋入式带接触区域，
沉积一内衬层(106)以覆盖位在该沟槽中的该内部电极层及该未被覆盖的沟槽壁，
使用该内部电极层的材料形成间隔物层(215)于位在该沟槽壁的该内衬层的上方，
该未被覆盖的内衬层自位在该沟槽中的该内部电极层上移除，及
使用该内部电极层的材料填充该沟槽。
2.根据权利要求1的方法，该半导体衬底为Si衬底，该内部电极层的材料为多晶硅，及该内衬层由Si3N4所构成。
3.根据权利要求1或2的方法，该内衬层的厚度为1纳米。
4.根据权利要求1或2的方法，该间隔物层以大面积方式沈积一该内部电极层的材料的层，以及通过各向异性蚀刻，再次自该水平区域中移除该内部电极层的材料的层的方式而形成，以揭露在该沟槽底部的该内衬层。
5.根据权利要求4的方法，在该不均向性回蚀期间，伴随地移除在该沟槽底部的该内衬层(106)，以形成该间隔物层(215)。
CNB2004100491993A 2003-06-26 2004-06-25 存储电容器的埋入式带接触的制造方法 Expired - Fee Related CN1319154C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10328634A DE10328634B3 (de) 2003-06-26 2003-06-26 Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
DE10328634.9 2003-06-26

Publications (2)

Publication Number Publication Date
CN1577804A CN1577804A (zh) 2005-02-09
CN1319154C true CN1319154C (zh) 2007-05-30

Family

ID=33016464

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100491993A Expired - Fee Related CN1319154C (zh) 2003-06-26 2004-06-25 存储电容器的埋入式带接触的制造方法

Country Status (3)

Country Link
US (2) US7163857B2 (zh)
CN (1) CN1319154C (zh)
DE (1) DE10328634B3 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004043856A1 (de) * 2004-09-10 2006-03-30 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
US7078756B2 (en) * 2004-12-06 2006-07-18 International Business Machines Corporation Collarless trench DRAM device
TWI280639B (en) * 2005-05-20 2007-05-01 Winbond Electronics Corp Semiconductor memory device and fabrication method thereof
US7294543B2 (en) * 2006-03-22 2007-11-13 International Business Machines Corporation DRAM (Dynamic Random Access Memory) cells
KR101096164B1 (ko) * 2009-11-30 2011-12-22 주식회사 하이닉스반도체 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법
KR20120057141A (ko) * 2010-11-26 2012-06-05 에스케이하이닉스 주식회사 반도체장치의 측벽콘택 형성 방법
US10446608B2 (en) * 2014-09-30 2019-10-15 Nxp Usa, Inc. Non-volatile random access memory (NVRAM)
US11049861B2 (en) * 2015-09-25 2021-06-29 Intel Corporation Method, device and system to provide capacitance for a dynamic random access memory cell
US11205680B2 (en) 2019-09-03 2021-12-21 Nxp Usa, Inc. Non-volatile random access memory (NVRAM)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563433A (en) * 1991-05-17 1996-10-08 Texas Instruments Incorporated French-type semiconductor memory device with enhanced trench capacitor-transistor connection
US6500707B2 (en) * 2001-03-19 2002-12-31 Infineon Technologies Ag Method for manufacturing a trench capacitor of a memory cell of a semiconductor memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
DE19930748C2 (de) * 1999-07-02 2001-05-17 Infineon Technologies Ag Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
US6404000B1 (en) * 2000-06-22 2002-06-11 International Business Machines Corporation Pedestal collar structure for higher charge retention time in trench-type DRAM cells
DE10136333A1 (de) * 2001-07-26 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor
DE10152549A1 (de) * 2001-10-24 2003-05-15 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Kontaktierungsbereichs in einer mikroelektronischen Halbleiterstruktur
DE10233916C1 (de) * 2002-07-25 2003-08-21 Infineon Technologies Ag Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563433A (en) * 1991-05-17 1996-10-08 Texas Instruments Incorporated French-type semiconductor memory device with enhanced trench capacitor-transistor connection
US6500707B2 (en) * 2001-03-19 2002-12-31 Infineon Technologies Ag Method for manufacturing a trench capacitor of a memory cell of a semiconductor memory

Also Published As

Publication number Publication date
US20070002691A1 (en) 2007-01-04
US20050026359A1 (en) 2005-02-03
US7163857B2 (en) 2007-01-16
CN1577804A (zh) 2005-02-09
DE10328634B3 (de) 2004-10-21

Similar Documents

Publication Publication Date Title
CN100359695C (zh) 无电容单一晶体管动态随机存取存储器单元及制造方法
TWI267979B (en) SOI trench capacitor DRAM cell incorporating a low-leakage floating body array transistor
KR101222023B1 (ko) 채널이 매몰 유전층을 통과하는 메모리 셀
US5064777A (en) Fabrication method for a double trench memory cell device
US20070045698A1 (en) Semiconductor structures with body contacts and fabrication methods thereof
JP2002222873A (ja) 改良たて型ｍｏｓｆｅｔ
CN102339829A (zh) 半导体器件及其制造方法
US7250650B2 (en) Field-effect transistor structure and associated semiconductor memory cell
US20070002691A1 (en) Buried strap contact for a storage capacitor and method for fabricating it
US5034787A (en) Structure and fabrication method for a double trench memory cell device
JP2003508915A (ja) トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法
KR100486190B1 (ko) 다이내믹랜덤액세스메모리(dram)용메모리셀
CN100557803C (zh) 包含电容器及较佳平面式晶体管的集成电路装置及制造方法
JPH05190795A (ja) メモリセルアレイ
CN113053943B (zh) 半导体结构及其形成方法
CN100585859C (zh) 增益单元及其制作和使用方法
US7687842B2 (en) Bit line structure and method for the production thereof
KR100435076B1 (ko) 트렌치 캐패시터를 갖는 디램 셀의 제조 방법
US6326262B1 (en) Method for fabricating epitaxy layer
US7180115B1 (en) DRAM cell structure with tunnel barrier
CN100388419C (zh) 形成沟槽电容于衬底的方法及沟槽电容
US8309998B2 (en) Memory structure having a floating body and method for fabricating the same
TW202209648A (zh) 包括電浮接體電晶體的記憶體裝置
JPH04243160A (ja) 半導体メモリ集積回路
JPH06151758A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530