CN1311522C - 图形形成方法和半导体器件的制造方法 - Google Patents

图形形成方法和半导体器件的制造方法 Download PDF

Info

Publication number
CN1311522C
CN1311522C CNB2004100915685A CN200410091568A CN1311522C CN 1311522 C CN1311522 C CN 1311522C CN B2004100915685 A CNB2004100915685 A CN B2004100915685A CN 200410091568 A CN200410091568 A CN 200410091568A CN 1311522 C CN1311522 C CN 1311522C
Authority
CN
China
Prior art keywords
resist
mentioned
pattern forming
film
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100915685A
Other languages
English (en)
Other versions
CN1619770A (zh
Inventor
近藤丈博
盐原英志
竹石知之
千叶谦治
伊藤信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1619770A publication Critical patent/CN1619770A/zh
Application granted granted Critical
Publication of CN1311522C publication Critical patent/CN1311522C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及图形形成方法和半导体器件的制造方法。本发明的目的在于实现用来形成今后所需要的微细的抗蚀剂图形的图形形成方法。本图形形成方法,具有:在衬底上形成第1抗蚀剂图形的工序(步骤S2);向第1抗蚀剂图形上照射光的工序(步骤S3);在第1抗蚀剂图形与抗蚀剂膜之间的界面上形成交联层,形成包括该交联层和第1抗蚀剂图形的第2抗蚀剂图形的工序(步骤S4),在步骤S3中,根据在步骤S11-S13中预先求得的收缩量和照射量之间的对应关系,将要向第1抗蚀剂图形上照射的光的量设定为使得第2抗蚀剂图形的尺寸变成为规定的尺寸。

Description

图形形成方法和半导体器件的制造方法
技术领域
本发明涉及用来形成微细的抗蚀剂图形的图形形成方法和半导体器件的制造方法。
背景技术
近些年来,随着半导体器件的高集成化,布线和隔离宽度已经非常微细化。一般地说,微细图形的形成工艺,包括用光刻技术在被加工衬底上形成抗蚀剂图形的工序,然后以该抗蚀剂图形为掩模刻蚀被加工衬底的工序。为此,在微细图形的形成工艺中,光刻技术是重要的。
抗蚀剂图形的尺寸受曝光波长制约。另一方面,近些年来,微细图形的尺寸已接近曝光波长的程度。其结果是,为了形成这样的微细图形所需要的抗蚀剂图形的形成就变得困难起来。
于是,作为形成超过波长界限的微细的抗蚀剂图形的形成方法,人们提出了采用在被加工衬底和抗蚀剂图形上,形成含有交联剂的抗蚀剂膜,然后,使在抗蚀剂膜与抗蚀剂图形之间的界面上发生交联反应,使得在该界面上生长交联层,由此形成包括抗蚀剂图形和交联层在内的、超过波长界限的微细的抗蚀剂图形的方法(收缩处理)(专利文献1-3)。
借助于上述现有的方法,可以某种程度地实现抗蚀剂图形的微细化。但是,若用现有的方法,形成今后所需要的微细的抗蚀剂图形是困难的。
[专利文献1]日本专利第3071401号
[专利文献2]日本专利第3189773号
[专利文献3]特开2002-134379号公报
发明的内容
如上所述,要用现有的抗蚀剂图形的形成方法,形成今后所需要的微细的抗蚀剂图形的困难的。
本发明,就是考虑到上述事情后完成的,其目的在于提供目的为容易地形成今后所需要的微细的抗蚀剂图形的图形形成方法和半导体器件的制造方法。
简单地说来,在本申请中公开的发明中,代表性的发明概要如下。
即,为了实现上述目的,本发明的图形形成方法,其特征在于,具有:在衬底上形成第1抗蚀剂图形的工序;向上述第1抗蚀剂图形上照射光或能束的工序;在上述衬底和上述第1抗蚀剂图形的上边,形成含有交联剂的抗蚀剂膜的工序;使得在上述第1抗蚀剂图形和上述抗蚀剂膜之间的界面上发生交联反应,在上述第1抗蚀剂图形与上述抗蚀剂膜之间的界面上形成交联层,形成包括该交联层和上述第1抗蚀剂图形的第2抗蚀剂图形的工序;向上述第1抗蚀剂图形上照射光或能束的工序,包括设定要向上述第1抗蚀剂图形照射的光或能束的量的工序,该工序根据预先求得的上述第1抗蚀剂图形与上述第2抗蚀剂图形之间的尺寸差,和向上述第1抗蚀剂图形照射的光或能束的量之间的对应关系,使得上述第2抗蚀剂图形的尺寸变成为规定的尺寸。
本发明的另一图形形成方法,其特征在于,具有:在衬底上形成第1抗蚀剂图形的工序;对上述第1抗蚀剂图形的表面进行亲水化处理的工序;对上述衬底的表面进行疏水化处理的工序;在上述衬底和上述第1抗蚀剂图形的上边,形成含有交联剂的抗蚀剂膜的工序;使得在上述第1抗蚀剂图形和上述抗蚀剂膜之间的界面上发生交联反应,在上述第1抗蚀剂图形与上述抗蚀剂膜之间的界面上形成交联层,形成包括该交联层和上述第1抗蚀剂图形的第2抗蚀剂图形的工序。
本发明的半导体器件的制造方法,其特征在于:具有借助于本发明的图形形成方法,在衬底上形成第2抗蚀剂图形的工序;以上述第2抗蚀剂图形为掩模刻蚀上述衬底的工序。
本发明的上述以及其它的目的和新的特征,借助于本说明书的讲述和附图将更加清楚。
倘采用本发明,则可以实现用来容易地形成今后所需要的微细的抗蚀剂图形的图形形成方法和半导体器件的制造方法。
附图说明
图1是示出步距和收缩量和DOF之间的关系的图。
图2是示出收缩量的步距依赖性的图。
图3是示出本发明的实施形态1的图形形成方法的流程的流程图。
图4是示出本发明的实施形态1的图形形成方法的剖面图。
图5是示出接在图4的工序后边的本发明的实施形态1的图形形成方法的剖面图。
图6是示出接在图5的工序的后边的本发明的实施形态1的图形形成方法的剖面图。
图7是示出本发明的实施形态1的图形形成方法的步骤S4的具体例的剖面图。
图8是示出接在图7的工序后边的本发明的实施形态1的图形形成方法的步骤S4的具体例的剖面图。
图9是示出接在图8的工序后边的本发明的实施形态1的图形形成方法的步骤S4的具体例的剖面图。
图10是示出本发明的实施形态1的图形形成方法的第2曝光时的第1抗蚀剂图形的照射量与收缩量之间的对应关系的图。
图11是示出具备透过率彼此不同的移相膜(移相器)的掩模基板的剖面图。
图12是示出本发明的实施形态2的图形形成方法的流程的流程图。
图13是示出本发明的实施形态2的图形形成方法的第1抗蚀剂图形的照射量与收缩量之间的对应关系的图。
图14是示出本发明的实施形态3的图形形成方法的剖面图。
图15是示出接在图14的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图16是示出接在图15的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图17是示出接在图16的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图18是示出了接在图17的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图19是示出接在图18的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图20是示出接在图19的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图21是示出本发明的实施形态4的图形形成方法的剖面图。
图22是示出接在图21的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图23是示出接在图22的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图24是示出接在图23的工序后边的本发明的实施形态3的图形形成方法的剖面图。
图25是示出接在图24的工序后边的本发明的实施形态3的图形形成方法的剖面图。
符号说明
1...被加工衬底、2...防反射膜、3...抗蚀剂膜(第1抗蚀剂图形)、4...抗蚀剂膜、5...交联层、6...第2抗蚀剂图形、7...玻璃基板、81~86...移相膜(移相器)、11...被加工衬底、12...防反射膜、13...SOG膜、14...化学放大型抗蚀剂膜(第1抗蚀剂图形)、15...臭氧水、16...第1抗蚀剂图形14的亲水化区域、17...六甲基二硅氮烷蒸汽、18...含有交联材料的抗蚀剂膜、19...热板、20,20’...交联层、21,21’...第1抗蚀剂图形。
具体实施方式
以下,边参看附图边说明本发明的实施形态。
实施形态1
图1是示出步距与收缩量与DOF(焦点深度)之间的关系的图。具体地说,是在将ArF光用作光源、NA=0.9、σ=0.95、环带屏蔽率=0.5,且掩模偏移±3nm尺寸的条件下,形成由多个接触孔(形为正方形,尺寸为一边90nm)构成的接触孔图形时将横轴取为接触孔间的步距,将纵轴取为接触孔的收缩量,用光刻仿真计算曝光量偏移2%时DOF的结果。由图1可知:最佳收缩量因步距而不同。
详细地说来,在将必要的DOF定为150nm时,步距从150nm到240nm之间,就没有必要使接触孔图形进行收缩。特别是在步距为150nm的情况下,由于越是增加收缩量,DOF就越减少,故不需要收缩。此外,当步距超过了240nm时,为了确保150nm的DOF,收缩量必须至少为10nm。
图2是示出图形形成方法(收缩处理)中的收缩量对步距的依赖性的图,该图形形成方法包括借助于通常的光刻技术,在被加工衬底上形成第1抗蚀剂图形的工序,和在第1抗蚀剂图形和被加工衬底的上边形成含有交联剂的抗蚀剂膜的工序,和使得在第1抗蚀剂图形和抗蚀剂之间的界面上发生交联反应,在该界面上形成交联层,形成包括第1抗蚀剂图形和交联层的第2抗蚀剂图形(收缩抗蚀剂图形)的工序。由图2可知,收缩量不依赖于步距,是恒定的。
在使用上述图形形成方法(收缩工艺)的情况下,由于收缩量恒定而与步距无关,故虽然步距150nm以外的接触孔图形,DOF会归因于进行收缩而增大,但是,步距150nm的接触孔图形DOF却会归因于收缩而减小。变得不能实现本身为必要DOF的150nm,难于形成必要的微细图形。以下,对可以解决这样的问题的本发明的实施形态的图形形成方法进行说明。
图3是示出了本发明的实施形态1的图形形成方法的流程的流程图。
首先,用光刻仿真估计为了得到收缩抗蚀剂图形(第2抗蚀剂图形)所必要的、要在被加工衬底上形成的抗蚀剂图形(第1抗蚀剂图形)的收缩量(步骤S1)。该收缩量,要考虑到光刻工艺的宽余量地进行估计。
其次,借助于众所周知的光刻技术,在被加工衬底上边,形成具有比目标尺寸(设计尺寸)恰好大一个与上述收缩量对应的尺寸量那么大的尺寸的第1抗蚀剂图形(步骤S2)。形成第1抗蚀剂图形的工序,包括在被加工衬底上形成抗蚀剂膜的工序,使上述抗蚀剂膜曝光的工序(第1曝光),和使曝光后的抗蚀剂显影的工序等。
下面,边参看图4-图6边对步骤S2进行说明。
首先,如图4所示,用旋转涂敷法向被加工衬底1上涂敷防反射膜材料,然后,在温度215℃进行1分钟的烘烤,形成厚度80nm的防反射膜2。在这里,作为上述防反射膜材料,使用的是日产化学社生产的ArF有机防反射膜ARC29A。此外,作为被加工衬底1,使用的是包括硅衬底和在其上边形成的绝缘膜的衬底。
其次,如图5所示,向反射防止膜2上用旋转涂敷法涂敷正型抗蚀剂,然后,在温度130℃进行1分钟的烘烤,形成厚度400nm的抗蚀剂膜3。在这里,作为上述正型抗蚀剂,使用的是JSR社生产的ArF正型抗蚀剂。
其次,如图6所示,进行曝光工序、烘烤工序和显影工序,形成具有接触孔图形的第1抗蚀剂图形3。在这里,在上述曝光工序中,用ArF准分子激光曝光装置(NSR S306C:尼康公司生产),在NA=0.78,2/3环带照明的条件下,用透过率6%的半色调掩模进行曝光。此外,上述烘烤工序,是在温度100℃烘烤1分钟。此外,在上述显影工序中,用2.38重量%的四甲基氢氧化铵(TMAH)水溶液进行显影。借助于该曝光工序、烘烤工序和显影工序,就得到了包括由形状为正方形、一边为150nm的接触孔形成的接触孔图形的第1抗蚀剂图形3。接触孔的形状不限于正方形,正方形或圆形都可以。
在步骤S2后,对第1抗蚀剂图形照射ArF准分子激光,进行第2曝光(步骤S3)以使第2抗蚀剂图形(收缩图形)的尺寸成为固定的尺寸(上述目标尺寸)。
上述ArF准分子激光的照射量(第1抗蚀剂图形的第2曝光时的照射量)可根据预先求得的第1抗蚀剂图形的尺寸与第2抗蚀剂图形的尺寸之差(在这里是收缩量)与照射量(曝光量)之间的对应关系决定。
上述第2曝光,也可以分成多次曝光进行。在该情况下,要将各个曝光时的照射量决定为使得各个曝光时的照射量的总和变成为上述照射量。这样的曝光,如图11所示,要先准备具备在玻璃基板(Qz)7上透过率彼此不同的移相膜(移相器)81~86的掩模基板,然后从移相膜81~86中选择具有可得到规定的照射量的透过率的移相膜,通过所选择的移相膜向第1抗蚀剂图形上照射ArF准分子激光。
在上述掩模基板的情况下,虽然采用改变移相膜81~86的膜厚的办法,改变了移相膜81~86的透过率,但是也可以采用改变材料的办法来改变透过率。
此外,在进行光曝光的情况下,由于可以采用具备图11所示的那样的透过率不同的多个移相膜的掩模基板的办法,在1次的曝光中以规定的曝光量向抗蚀剂内的多个区域上照射光,故可以缩短TAT(周转时间)。上述多个移相膜的配置和厚度(透过率),可与上述抗蚀剂内的多个区域的配置和曝光量相对应地决定。就是说,要将掩模基板中的移相膜(移相器)的透过率和配置决定为使得可以得到要形成的第1抗蚀剂图形。
其次,在被加工衬底和第2抗蚀剂图形的上边,形成含有交联剂的抗蚀剂膜,然后,使在第1抗蚀剂图形与上述含有交联剂的抗蚀剂膜之间的界面上发生交联反应,在第1抗蚀剂图形与上述含有交联剂的抗蚀剂膜的界面上形成交联层,然后,经由冲洗显影工序,就可以形成包括该交联层与第1抗蚀剂图形的第2抗蚀剂图形(步骤S4)。上述交联剂与酸进行反应。
下面,边参看图7-图9边说明步骤S4的具体例。
首先,如图7所示,在防反射膜2和已进行了第2曝光的第1抗蚀剂图形3的上边,用旋转涂敷法涂敷科莱恩·日本(クラリアント·ジヤパン)公司生产的RELACS剂,形成含有由上述RELACS剂构成的厚度300nm的交联剂的抗蚀剂膜4。
其次,如图8所示,通过125℃、90秒的烘烤,使得在第1抗蚀剂图形3与抗蚀剂膜4之间的界面上发生交联反应,在第1抗蚀剂图形3与抗蚀剂膜4之间的界面上形成交联层5。其结果是可以形成包括交联层5和第1抗蚀剂图形3的第2抗蚀剂图形6。
然后,如图9所示,用纯水进行60秒钟的冲洗显影,除去抗蚀剂膜4。
下面对求出上述对应关系的方法(步骤S11-S13)进行说明。
首先,准备多个第1抗蚀剂图形,对每一个第1抗蚀剂图形都改变照射量进行第2曝光(步骤S11)。第1曝光,是在形成第1抗蚀剂图形时进行的曝光。第1抗蚀剂图形,具有以恒定的步距排列起来的多个图形。该多个图形,例如,是与多个接触孔对应的多个开口图形。
其次,对于已进行了第2曝光的各个第1抗蚀剂图形,进行通常(众所周知)的收缩处理,就可以形成多个第2抗蚀剂图形(步骤S12)。
其次,求第1抗蚀剂图形的尺寸与第2抗蚀剂图形的尺寸之差(在这里是收缩量),然后,求收缩量与照射量之间的对应关系(步骤S13)。作为第1和第2抗蚀剂图形的尺寸,例如,是形状为正方形的接触孔的一边的长度,或者形状为长方形的接触孔的长边的长度。
上述步骤S11-S13,也可以对于采用改变含于第1抗蚀剂图形中的上述多个的图形的步距的办法得到的别的抗蚀剂图形进行。在步骤S3中所参照的对应关系,是关于具有与含于要在步骤S1-S4中形成的第1抗蚀剂图形中的多个图形的步距相同的步距的多个图形的抗蚀剂图形的。
其次,对求上述对应关系的方法(步骤S11-S13)的具体例进行说明。在以下的说明中,步骤S11由步骤S11A-S11D构成,步骤S12由步骤S12A-S12D构成。
首先,准备多个半导体衬底(晶片)(步骤S11A)。半导体衬底,例如是硅衬底(硅晶片)。
其次,用旋转涂敷法向上述半导体衬底上涂防反射材料,然后,在温度215℃、进行1分钟的烘烤,在半导体衬底上形成厚度80nm的防反射膜(步骤S11B)。这里,作为上述防反射膜材料,使用的是日产化学公司制的ArF有机防反射膜ARC29A。
其次,用旋转涂敷法向上述防反射膜上涂敷正型抗蚀剂,然后,在温度130℃,进行1分钟的烘烤,形成厚度400nm的抗蚀剂膜(步骤S11C)。在这里,作为上述正型抗蚀剂,使用的是JSR公司生产的ArF正型抗蚀剂。
其次,进行曝光(第1曝光)工序、烘烤工序和显影工序,形成具有接触孔图形的抗蚀剂膜(第1抗蚀剂图形)(步骤S11D)。
在这里,在上述曝光工序中,使用ArF准分子激光曝光装置(NSRS306C,尼康公司生产),在NA=0.78、2/3环带照明的条件下,用透过率6%的半色调掩模进行曝光。此外,上述烘烤工序,是在温度100℃、进行1分钟的烘烤。此外,在上述显影工序中,用2.38重量%的四甲基氢氧化铵(TMAH)水溶液进行显影。借助于这样的曝光工序、烘烤工序和显影工序,得到了含有150nm的接触孔图形的第1抗蚀剂图形。
在步骤S11(S11A-S11D)之后,接着进行收缩处理S12(S12A-S12D)。
首先,使用ArF准分子激光曝光装置(NSR S306C,尼康公司生产),在NA=0.78、2/3环带照明的条件下,采用对每一个半导体衬底改变照射量的办法对第1抗蚀剂图形进行第2曝光(步骤S12A)。
其次,在防反射膜和已进行了第2曝光的第1抗蚀剂图形3的上边,用旋转涂敷法涂敷科莱恩·日本(クラリアント·ジヤパン)公司生产的RELACS剂,形成含有由上述RELACS剂构成的厚度300nm的交联剂的抗蚀剂膜(步骤S12B)。
其次,在125℃、烘烤90秒,使得在第1抗蚀剂图形与含有上述交联剂的抗蚀剂膜之间的界面上发生交联反应,在第1抗蚀剂图形与上述含有交联剂的抗蚀剂膜之间的界面上形成交联层(步骤S12C)。
其次,用纯水进行60秒钟的冲洗显影,就可以得到包括上述交联层和第1抗蚀剂图形3的第2抗蚀剂图形(步骤S12D)。
然后,对于多个半导体衬底(晶片)中的每一者,用日立公司生产的S-9220测长SEM对第2抗蚀剂图形中的接触孔的尺寸进行测长,就可以求得图10所示的那样的第2曝光时的第1抗蚀剂图形的照射量与收缩量之间的对应关系(步骤S13)。
上述步骤S11A-S11D、S12A-S12D和S13,也可以对于采用改变第1抗蚀剂图形中的多个图形的步距的办法得到的其它的抗蚀剂图形进行。
在本实施形态中,在使第1抗蚀剂图形曝光时虽然是照射光(激光),但是也可以照射电子束、I线、G线、软X射线(EUV)等的能束。在该情况下,可以与要照射的能束相对应地适宜变更抗蚀剂图形的材料。
此外,采用以用本实施形态的图形形成方法得到的第2抗蚀剂图形为掩模刻蚀被加工衬底的办法,就可以实现含有超过波长界限的微细的图形,例如,接触孔图形的半导体器件。
实施形态2
图12是示出本发明的实施形态2的图形形成方法的流程的流程图。对于那些与图3对应的部分赋予了同一标号,详细的说明(包括效果、变形例等)则予以省略。
本实施形态与实施形态1不同之处在于,在步骤S11之后,还对于已进行了第2曝光的各个第1抗蚀剂图形进行烘烤(步骤S11’)。步骤S11’要在步骤S12之前进行。
步骤S11’,具体地说,是在温度100℃、烘烤1分钟。本实施形态的步骤S11、S12和S13的具体例,与实施形态1的对应步骤是相同的。步骤S11’是在温度100℃、烘烤1分钟,在步骤S1-S4与实施形态1相同的情况下,就得到了图13所示那样的第1抗蚀剂图形的照射量与收缩量之间的对应关系。
倘采用本实施形态,通过追加步骤S11’,故如图13所示,可以得到在照射量增加的同时收缩量减少的情况下的第1抗蚀剂图形的照射量与收缩量之间的对应关系。相对于此,在实施形态1中,如图10所示,可以得到在照射量增加的同时收缩量也增加的情况下的第1抗蚀剂图形的照射量与收缩量之间的对应关系。
此外,从图10得到的收缩量的控制范围是10nm左右,同样,从图13得到的收缩量的控制范围是10nm左右。但是,采用使用将图10和图13组合起来得到的第2曝光时的第1抗蚀剂图形的照射量与收缩量之间的对应关系的办法,可以使收缩量的控制范围一直扩展到20nm左右(2倍左右)。
此外,采用以用本实施形态的图形形成方法得到的第2抗蚀剂图形为掩模刻蚀被加工衬底的办法,就可以实现含有超过波长界限的微细的图形,例如,接触孔图形的半导体器件。
实施形态3
图14-图20是示出本发明的实施形态3的图形形成方法的剖面图。本实施形态的图形形成方法,是3层的抗蚀剂工艺的图形形成方法。
首先,如图14所示,在被加工衬底11的主面上,依次用旋转涂敷法形成防反射膜12、SOG膜13以及化学放大型抗蚀剂膜14。
被加工衬底11,例如,具备已集成形成了元件的硅衬底等的半导体衬底,在该半导体衬底上设置的布线层(布线+绝缘膜)等。在要形成接触孔图形的情况下,就要对绝缘膜进行加工。以下,将被加工衬底11和在其上形成的各种膜(在本阶段是防反射膜12、SOG膜13和化学放大型抗蚀剂膜14)汇总起来叫做被处理衬底。
此外,在这里,作为防反射膜12使用的是由碳构成的在碳上旋转(Spinon C)的膜,作为SOG膜13使用的是有机硅氧化膜、作为化学放大型抗蚀剂膜14使用的是ArF光(波长193nm)用化学放大型正型抗蚀剂膜。
其次,如图15所示,经过曝光工序、烘烤工序、显影工序、干燥工序等,形成孔径为150nm的第1抗蚀剂图形14。
这里,在上述曝光工序中,ArF准分子激光通过曝光用原版照射在化学放大型抗蚀剂膜14上,曝光用原版内的图形被缩小投影曝光到化学放大型抗蚀剂膜14上。在上述烘烤工序中,在130℃进行60秒的热处理。然后,被处理衬底被搬送至显影装置内。在显影装置内,显影液被供给到被处理衬底上,进行30秒的显影处理。在显影处理后,被处理衬底在被旋转的同时供给纯水,进行反应的停止和洗涤。然后,通过旋转干燥将被处理衬底干燥。
其次,如图16所示,向SOG膜13和第1抗蚀剂图形14的上边,供给臭氧水15。借助于臭氧水15,第1抗蚀剂图形14的表面被亲水化。亲水化后的区域用参照标号16表示。
在这里,将臭氧水15的浓度定为20ppm,供给时间定为60秒。此外,要使得第1抗蚀剂图形14的表面均匀被亲水化那样地,向被处理衬底上供给臭氧水15。
此外,即便是向SOG膜13上供给臭氧水15,SOG膜13的表面也几乎不会被亲水化。因此,在本实施形态的情况下,结果就变成为在被加工衬底11的主面上,第1抗蚀剂图形14选择性地被亲水化。
其次,如图17所示,在已充满了六甲基二硅氮烷蒸气17的未画出来的处理装置内,对于被处理衬底在100℃进行30秒的加热处理,使SOG膜13的表面疏水化。这时,第1抗蚀剂图形14的亲水化的区域16几乎不被疏水化,区域16的亲水化得以维持。因此,在本实施形态的情况下,结果就变成为在被加工衬底11的主面上,SOG膜13的表面选择性地被疏水化。
其次,如图18所示,在SOG膜13和第1抗蚀剂图形14的上边,将由含有交联剂的水溶性树脂构成的抗蚀剂膜18形成为使得其将第1抗蚀剂图形14的表面被覆起来。上述交联剂与酸进行反应。
其次,如图19所示,使抗蚀剂膜18朝上地将被处理衬底载置到热板19上,然后,通过130℃、60秒的加热处理,使得第1抗蚀剂图形14与抗蚀剂膜18之间的界面上发生交联反应,由此就可以在第1抗蚀剂图形14与抗蚀剂膜18之间的界面上形成交联层20。这时,由于SOG膜13的表面已经被疏水化,故可以防止在SOG膜13与抗蚀剂膜18之间形成交联层。
其次,如图20所示,通过向被处理衬底上供给水,除去未与第1抗蚀剂图形14进行交联的抗蚀剂膜18。经这样处理后,就可以得到包括第1抗蚀剂图形14和交联层20的第2抗蚀剂图形21。
对本实施形态的第2抗蚀剂图形21的孔径进行了检测。其结果是孔径为115nm;孔收缩量为35nm(150nm-115nm)。作为比较例,假定在未进行图17的疏水化处理的情况下,由于在SOG与水溶性树脂之间也形成交联层,故第2抗蚀剂图形的底部被埋了起来,图形形状不会变成为矩形,在其次的加工工序中,在以第2抗蚀剂图形为掩模进行刻蚀时就不能进行所希望的加工,由这些结果可知,倘采用本实施形态,则可以实现收缩量大的图形形成方法,借助于此,就可以容易地形成今后所需要的微细的抗蚀剂图形。
在本实施形态中,作为用来对第1抗蚀剂图形14的表面进行亲水化处理的药液使用的是臭氧水。但是,用来对抗蚀剂表面进行亲水化处理的药液,并不限于臭氧水。只要是基本上具有氧化能力的液体,药液使用什么都行。例如,由于过氧化氢水具有氧化能力,故对抗蚀剂表面的亲水化是有效的。
此外,在本实施形态中,使用臭氧水15的亲水化处理的条件,虽然定为臭氧浓度20ppm、供给时间60秒,但是处理条件并不限于此。对臭氧水15的反应性也取决于第1抗蚀剂图形14的种类而不同。为此,处理条件,可根据第1抗蚀剂图形14或要在亲水化处理后进行涂敷的抗蚀剂膜18的种类或被认为需要的收缩量适宜选择最佳的条件。
此外,在本实施形态中,作为用来除去未与第1抗蚀剂图形14交联的抗蚀剂膜18的除去液使用的是水。但是,用来除去抗蚀剂膜18的非交联部分的除去液并不限于水,例如,也可以使用TMAH等的碱性的药液。
此外,在本实施形态中,作为将成为第1抗蚀剂图形14的抗蚀剂,虽然使用的是对ArF具有反应性的化学放大型抗蚀剂,但是并不限于此,例如,即便是使用其它的脂环式树脂(丙烯酸类树脂、环烯烃/马来酸酐树脂(コマ系树脂)、混合型树脂)也可以得到同等的效果。此外,对于即便是对于具有芳香族化合物的树脂也有效的具有酚醛清漆树脂的I线、G线抗蚀剂,或具有聚乙烯基苯酚骨架的树脂构成的KrF抗蚀剂,或电子束曝光用抗蚀剂、软X射线(EUV)曝光用抗蚀剂等,其效果也已得到确认。
在本实施形态中虽然说明的是将本发明应用于3层抗蚀剂工艺中的图形形成方法的情况,但是本发明也可以应用于2层抗蚀剂工艺中的图形形成方法。
此外,由于以用本实施形态的图形形成方法得到的第2抗蚀剂图形为掩模刻蚀被加工衬底,故可以实现包括超过波长界限的微细的图形,例如包括接触孔图形的半导体器件。
实施形态4
图21-图25是示出本发明的实施形态4的图形形成方法的剖面图。另外,对于那些与已出现过的图对应的部分,都赋予与已出现过的图同一标号而省略详细的说明。
首先,如图21所示,与实施形态3同样,在被加工衬底11的主面上,形成防反射膜12、SOG膜13和第1抗蚀剂图形14,然后,在含氧氮气下向第1抗蚀剂图形14照射波长172nm的Xe2准分子灯泡光22。借助于Xe2准分子灯泡光22,第1抗蚀剂图形14的表面被亲水化。亲水化后的区域用参照标号16’表示。
在照射Xe2准分子灯泡光22时,Xe2准分子灯泡光22的光源,配置在距被处理衬底离开1mm的位置上,上述光源的灯泡的功率为5mW/cm2,照射时间被设定为5秒。此外,Xe2准分子灯泡光22对被处理衬底的表面的整个面一样地照射。采用在含氧氮气下向第1抗蚀剂图形14照射波长172nm的Xe2准分子灯泡光22的办法,从上述氧产生臭氧,借助于该臭氧气体,第1抗蚀剂图形14的表面被亲水化。
其次,如图22所示,在已充满了六甲基二硅氮烷蒸气17的未画出来的处理装置内,对于被处理衬底在100℃进行30秒的加热处理,使SOG膜13的表面疏水化。这时,第1抗蚀剂图形14的已亲水化的区域16’几乎不被疏水化,区域16’的亲水化得以维持。因此,在本实施形态的情况下,结果就变成为在被加工衬底11的主面上,SOG膜13的表面被选择性地疏水化。
其次,如图23所示,在SOG膜13和第1抗蚀剂图形14的上边,将由含有交联剂的水溶性树脂构成的抗蚀剂膜18形成为使得其将第1抗蚀剂图形14的表面被覆起来。
其次,如图24所示,使抗蚀剂膜18朝上地将被处理衬底载置到热板19上,然后,通过在130℃、60秒的加热处理,使得第1抗蚀剂图形14与抗蚀剂膜18之间的界面上发生交联反应,由此可以在第1抗蚀剂图形14与抗蚀剂膜18之间的界面上形成交联层20’。这时,由于SOG膜13的表面已经疏水化,故可以防止在SOG膜13与抗蚀剂膜18之间形成交联层。
其次,如图25所示,通过向被处理衬底上供给水,除去未与第1抗蚀剂图形14进行交联的抗蚀剂膜18。经这样地处理后,就可以得到包括第1抗蚀剂图形14和交联层20’的第2抗蚀剂图形21’。
对本实施形态的第2抗蚀剂图形21’的孔径进行了检测。其结果是孔径为110nm;孔收缩量为40nm(150nm-110nm)。
在本实施形态中,作为用来对第1抗蚀剂图形14的表面进行亲水化处理的光照射(激光照射),在含氧氮气下进行波长172nm的Xe2准分子灯泡光照射。但是,用来对第1抗蚀剂图形14的表面进行亲水化处理的光,并不限于172nm的准分子灯泡光。只要是上可以使抗蚀剂的表面亲水化的光用什么光都行,例如作为光源也可以使用Ar2(波长126nm)或Kr2(波长146nm)的准分子灯泡光。此外,取决于第1抗蚀剂图形14的材料,也可以借助于电子束、I线、G线、软X射线(EUV)等的能束的照射,进行亲水化处理。
此外,在本实施形态中,虽然将光源的灯泡的功率为5mW/cm2,将光源配置在距被处理衬底1mm的位置上进行光照射,但是,取决于第1抗蚀剂图形14的种类,对灯泡光的反应性也不同。为此,光源的灯泡功率、灯泡照射时间、和距离从被处理衬底的距离等的处理条件,可根据第1抗蚀剂图形14或要在亲水化处理后进行涂敷的抗蚀剂膜的种类或被认为需要的收缩量,适宜选择最佳的条件。
此外,在本实施形态中,作为将成为第1抗蚀剂图形14的抗蚀剂,虽然使用的是对ArF具有反应性的化学放大型抗蚀剂,但是并不限于此,例如即便是使用其它的脂环式树脂(丙烯酸类树脂、环烯烃/马来酸酐树脂(コマ系树脂)、混合型树脂)也可以得到同等的效果。此外,对于即便是对于具有芳香族化合物的树脂也有效的具有酚醛清漆树脂的I线、G线抗蚀剂,或具有聚乙烯基苯酚骨架的树脂构成的KrF抗蚀剂,或电子束曝光用抗蚀剂、软X射线(EUV)曝光用抗蚀剂等,其效果也已得到确认。
在本实施形态中,虽然说明的是将本发明应用于3层抗蚀剂工艺中的图形形成方法的情况,但是本发明也可以应用于2层抗蚀剂工艺中的图形形成方法。
此外,由于以用本实施形态的图形形成方法得到的第2抗蚀剂图形为掩模刻蚀被加工衬底,故可以实现包括超过波长界限的微细的图形,例如包括接触孔图形的半导体器件。
以上对本发明的实施形态进行了说明,但是,本发明并不限定于这些实施形态。例如,也可以将实施形态1和实施形态3,实施形态1和实施形态4,实施形态2和实施形态3,或实施形态2和实施形态4组合起来实施。
再有,本发明并不原封不动地限定于上述实施形态,在实施阶段中在不脱离其要旨的范围内可采用使构成要素变形的办法进行具体化。此外,也可以用在上述实施形态中公开的多个构成要素的适宜组合形成种种的发明。例如,也可以从实施形态所示的全部构成要素中削除若干个构成要素。此外,也可以将不同的实施形态的构成要素进行适宜组合。
除此之外,在不脱离本发明的要旨的范围内,可进行种种变形来实施。

Claims (5)

1.一种图形形成方法,其特征在于,具有:
在衬底上形成第1抗蚀剂图形的工序;
向上述第1抗蚀剂图形上照射光或能束的工序;
在上述衬底和上述第1抗蚀剂图形的上边,形成含有交联剂的抗蚀剂膜的工序;
使得在上述第1抗蚀剂图形和上述抗蚀剂膜之间的界面上发生交联反应,在上述第1抗蚀剂图形与上述抗蚀剂膜之间的界面上形成交联层,形成包括该交联层和上述第1抗蚀剂图形的第2抗蚀剂图形的工序,
向上述第1抗蚀剂图形上照射光或能束的工序,包括设定要向上述第1抗蚀剂图形照射的光或能束的量的工序,该工序根据预先求得的上述第1抗蚀剂图形的尺寸与上述第2抗蚀剂图形的尺寸之间的差,和向上述第1抗蚀剂图形照射的光或能束的量之间的对应关系,使得上述第2抗蚀剂图形的尺寸变成为规定的尺寸。
2.根据权利要求1所述的图形形成方法,其特征在于:上述第1抗蚀剂图形具有以恒定的步距排列着的多个图形,上述第2抗蚀剂图形具有与上述的多个图形对应的多个图形,上述预先求得的对应关系,是上述第2抗蚀剂图形中的上述图形的尺寸相对于上述第1抗蚀剂图形中的上述图形的尺寸的收缩量,与要向上述第1抗蚀剂图形上照射的光或能束的量之间的对应关系。
3.根据权利要求1或2所述的图形形成方法,其特征在于:在向上述第1抗蚀剂图形照射光或能束的工序中,准备具有透过率不同的多个区域的掩模基板,从该掩模基板的上述多个区域中,选择具有与上述所设定的能束的量对应的透过率的区域,通过该所选择的区域向上述第1抗蚀剂图形照射能束。
4.根据权利要求1或2所述的图形形成方法,其特征在于:在向上述第1抗蚀剂图形照射光或能束的工序中,准备具有透过率不同的多个区域的掩模基板,通过该掩模基板的上述多个区域向上述第1抗蚀剂图形照射光。
5.一种半导体器件的制造方法,其特征在于,具有:
用权利要求1到4中的任何一项权利要求所述的图形形成方法,在衬底上形成第2抗蚀剂图形的工序;
以上述第2抗蚀剂图形为掩模刻蚀上述衬底的工序。
CNB2004100915685A 2003-11-21 2004-11-19 图形形成方法和半导体器件的制造方法 Expired - Fee Related CN1311522C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003393038A JP4143023B2 (ja) 2003-11-21 2003-11-21 パターン形成方法および半導体装置の製造方法
JP393038/2003 2003-11-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101422472A Division CN1924702A (zh) 2003-11-21 2004-11-19 图形形成方法和半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1619770A CN1619770A (zh) 2005-05-25
CN1311522C true CN1311522C (zh) 2007-04-18

Family

ID=34649784

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006101422472A Pending CN1924702A (zh) 2003-11-21 2004-11-19 图形形成方法和半导体器件的制造方法
CNB2004100915685A Expired - Fee Related CN1311522C (zh) 2003-11-21 2004-11-19 图形形成方法和半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2006101422472A Pending CN1924702A (zh) 2003-11-21 2004-11-19 图形形成方法和半导体器件的制造方法

Country Status (4)

Country Link
US (1) US7527918B2 (zh)
JP (1) JP4143023B2 (zh)
CN (2) CN1924702A (zh)
TW (1) TWI251856B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721583A (en) * 2005-08-05 2007-06-01 Mitsubishi Pencil Co Separator for fuel battery and process for producing the same
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8236592B2 (en) * 2007-01-12 2012-08-07 Globalfoundries Inc. Method of forming semiconductor device
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
JP2009105248A (ja) * 2007-10-24 2009-05-14 Toshiba Corp パターン形成方法
US8530147B2 (en) * 2007-11-21 2013-09-10 Macronix International Co., Ltd. Patterning process
US8039195B2 (en) * 2008-02-08 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Si device making method by using a novel material for packing and unpacking process
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
US8409457B2 (en) * 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
JP2010113261A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 半導体装置の製造方法
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
TWI474378B (zh) * 2009-06-26 2015-02-21 羅門哈斯電子材料有限公司 形成電子裝置的方法
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
JP4917652B2 (ja) * 2010-02-12 2012-04-18 東京エレクトロン株式会社 基板処理方法
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
CN102722084B (zh) * 2011-03-31 2014-05-21 京东方科技集团股份有限公司 一种光刻方法和设备
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2015152702A (ja) 2014-02-13 2015-08-24 株式会社東芝 パターン形成方法および半導体装置
JP6145065B2 (ja) * 2014-03-19 2017-06-07 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記録媒体
DE102014105939B4 (de) 2014-04-28 2019-08-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Entspiegelungsschicht auf einer Silikonoberfläche und optisches Element
CN105988284B (zh) * 2015-02-04 2019-10-22 中芯国际集成电路制造(上海)有限公司 双掩膜自对准图案化的方法
JP6236481B2 (ja) * 2016-02-17 2017-11-22 東京エレクトロン株式会社 パターン形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073927A (ja) * 1996-07-05 1998-03-17 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
CN1222756A (zh) * 1998-01-09 1999-07-14 三菱电机株式会社 半导体器件及其制造方法
CN1350205A (zh) * 2000-10-19 2002-05-22 索尼株式会社 曝光方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931351A (en) * 1987-01-12 1990-06-05 Eastman Kodak Company Bilayer lithographic process
JPH0371401U (zh) 1989-11-13 1991-07-19
US5906911A (en) * 1997-03-28 1999-05-25 International Business Machines Corporation Process of forming a dual damascene structure in a single photoresist film
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3323815B2 (ja) 1998-07-21 2002-09-09 キヤノン株式会社 露光方法及び露光装置
US6617096B2 (en) * 1998-05-22 2003-09-09 Siemens Aktiengesellschaft Method of producing an integrated circuit configuration
KR100446306B1 (ko) * 2002-08-28 2004-09-01 삼성전자주식회사 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073927A (ja) * 1996-07-05 1998-03-17 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
CN1222756A (zh) * 1998-01-09 1999-07-14 三菱电机株式会社 半导体器件及其制造方法
JPH11204399A (ja) * 1998-01-09 1999-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN1350205A (zh) * 2000-10-19 2002-05-22 索尼株式会社 曝光方法

Also Published As

Publication number Publication date
TWI251856B (en) 2006-03-21
JP4143023B2 (ja) 2008-09-03
JP2005158900A (ja) 2005-06-16
CN1924702A (zh) 2007-03-07
TW200520038A (en) 2005-06-16
US20050130068A1 (en) 2005-06-16
CN1619770A (zh) 2005-05-25
US7527918B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
CN1311522C (zh) 图形形成方法和半导体器件的制造方法
KR101781246B1 (ko) 인라인 임계 치수 슬리밍을 이용한 이중 패터닝
KR100674967B1 (ko) 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
US8124319B2 (en) Semiconductor lithography process
JP4634822B2 (ja) レジストパターン形成方法および半導体装置の製造方法
CN1453823A (zh) 图案形成方法和半导体器件的制造方法
CN1684229A (zh) 用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法
JP2007180489A (ja) 半導体素子の製造方法
CN1350205A (zh) 曝光方法
CN115362414A (zh) 用于增强euv光刻性能的暴露前光致抗蚀剂固化
US7851136B2 (en) Stabilization of deep ultraviolet photoresist
US20110081618A1 (en) Litho-litho etch (lle) double patterning methods
US8815496B2 (en) Method for patterning a photosensitive layer
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US7318997B2 (en) Exposure apparatus and method for forming fine patterns of semiconductor device using the same
US8138059B2 (en) Semiconductor device manufacturing method
US20030129538A1 (en) Method for eliminating corner round profile of the RELACS process
US6365263B1 (en) Method for forming cross-linking photoresist and structures formed thereby
US6528398B1 (en) Thinning of trench and line or contact spacing by use of dual layer photoresist
JP2013045864A (ja) 半導体装置の製造方法、及び周辺露光装置
KR100329716B1 (ko) 고해상도리소그래피방법
TW520528B (en) Method for eliminating corner round profile of the RELACS process
KR20170076580A (ko) 패턴 형성 방법
JP2005181758A (ja) レジストパターン形成方法
US20060127820A1 (en) Method for forming photoresist pattern and method for triming photoresist pattern

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070418

Termination date: 20141119

EXPY Termination of patent right or utility model