CN1684229A - 用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法 - Google Patents

用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法 Download PDF

Info

Publication number
CN1684229A
CN1684229A CN200510064908.XA CN200510064908A CN1684229A CN 1684229 A CN1684229 A CN 1684229A CN 200510064908 A CN200510064908 A CN 200510064908A CN 1684229 A CN1684229 A CN 1684229A
Authority
CN
China
Prior art keywords
self assembly
assembly molecule
corrosion
layer
individual layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510064908.XA
Other languages
English (en)
Inventor
夏政焕
金贤友
尹辰永
畑光宏
苏布拉马尼安·科拉克·马亚
禹相均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1684229A publication Critical patent/CN1684229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了包括自组装分子层的掩膜图案、形成它的方法和制造半导体器件的方法。掩膜图案包括在半导体衬底上形成的抗蚀图案和在抗蚀图案的至少侧壁上形成的自组装分子层。为形成掩膜图案，首先，在覆盖衬底的底层上形成具有开孔的抗蚀图案以暴露底层至第一宽度。然后，在抗蚀图案的表面上选择性地形成自组装分子层以暴露底层至比第一宽度小的第二宽度。使用抗蚀图案和自组装分子层作为蚀刻掩膜蚀刻底层，从而得到精细图案。

Description

用于半导体器件制造的掩膜图案及其形成方法、 和制造有精细图案的半导体器件的方法
相关申请的交叉参考
本申请按照35U.S.C.§119要求在韩国知识产权局于2004年4月8日提交的韩国专利申请10-2004-0024022的优先权，本文引入其全文内容作为参考。
发明背景
1.发明领域
本发明涉及半导体器件制造。更具体地，本发明涉及用于制造半导体器件的掩膜图案，以及形成它的方法。
2.相关技术描述
在用于半导体器件制造的常规构图方法中，在要被蚀刻用于图案形成的预定薄膜上形成光致抗蚀图案后，例如在硅、介电或导电薄膜上，使用光致抗蚀图案作为蚀刻掩膜蚀刻预定薄膜，从而形成所需图案。
随着半导体器件集成度的提高，需要更小临界尺寸(CD)的设计规则和形成精细图案的新光刻技术，精细图案包括具有更小开孔尺寸的接触孔或具有更小宽度的间距。
在形成较小尺寸接触孔的常规光刻技术中，如在电子束光刻中使用短波长曝光工具，或使用半调相移掩膜。基于短波长曝光工具的光刻有很多困难，因为它与材料有关并且不经济。基于半色调相移掩膜的光刻在掩膜形成技术和分辨率上有局限，因此它非常难于形成尺寸小于150nm的接触孔。
迄今为止，已提出满足更小特征尺寸的各种技术。
例如，日本专利公开公布1989-307228公开了通过热处理抗蚀薄膜以改变抗蚀图案的轮廓形状来形成精细抗蚀图案的技术。但是，根据这种技术，抗蚀图案上部区域和中部区域的抗蚀剂流量是不同的。尤其是当由于热流减小的抗蚀图案的CD为100nm或更多时，抗蚀图案的轮廓由于抗蚀薄膜的快速流动特征而变形。因此，在弯曲轮廓的中部区域附近发生膨胀现象。因此，这种技术在调整抗蚀图案流量上有限制，这使它在保持垂直轮廓形状的同时难于减小抗蚀图案的CD。
日本专利公布1995-45510公开了形成精细图案的方法，该方法包括：形成抗蚀图案和在抗蚀图案的整个或部分表面上涂覆与抗蚀剂不溶混的树脂，然后热处理使抗蚀剂流动。根据这种方法，由于抗蚀剂的热流是在树脂涂覆后发生，因而可防止过量流动。但是，在这种方法中用作树脂的聚乙烯醇具有高的粘度，并且是水不溶性的，因此难于通过去离子水漂洗完全除去树脂。
日本专利公布2001-228616公开了通过增加抗蚀图案的厚度减小抗蚀图案的孔直径和绝缘宽度的技术。根据这种技术，可用作酸供体的抗蚀图案涂有用作酸受体以与酸交联的图框配合(framing)材料。通过加热将酸从抗蚀图案转移到由图象定位材料制成的层，然后交联层就在抗蚀图案和图象定位材料层之间的界面处形成为覆盖抗蚀图案的层。但是，化学交联反应也可能在不需要的位置发生，从而导致图案缺陷。
日本专利公布2003-202679公开了使用涂层剂形成精细图案的方法。涂层剂被涂覆在具有光致抗蚀图案的衬底上，利用涂层剂的热收缩效应减小光致抗蚀图案之间的间距。但是，由于涂层剂的热收缩量主要依赖于衬底的温度分布，因此难于在衬底的整个表面上形成均匀的抗蚀图案。
如上所述，在迄今已提出的CD减小技术中，利用热处理的抗蚀剂流技术不能提供良好的侧壁轮廓。在抗蚀图案上涂覆单独的材料可能引起抗蚀图案中不需要的交联，从而导致图案缺陷。此外，保留在非所需区域上的材料可能导致图案缺陷或孔的“未打开”。当要形成的孔或槽的尺寸减小时，这些问题可能更加严重。
发明概述
本发明提供了用于半导体器件制造的掩膜图案，其具有适于形成超越光刻技术波长限制的精细图案的构造。
本发明还提供了用于形成半导体器件制造的掩膜图案的方法，该方法可用于形成具有小的特征尺寸的精细图案，同时最小化开孔或间距的侧壁轮廓变形。
本发明还提供了制造半导体器件的方法，该方法可形成超越光刻技术波长限制的精细图案，同时最小化开孔或间距的侧壁轮廓变形。
根据本发明的一个方面，提供了用于半导体器件制造的掩膜图案，包括：在半导体衬底上形成的抗蚀图案和在抗蚀图案的至少侧壁上形成的自组装分子层。
自组装分子层可由阳离子聚合物、阴离子聚合物或它们的组合制成。
阳离子聚合物可选自：聚乙烯亚胺衍生物、聚烯丙胺衍生物、聚(二烯丙基二甲基氯化铵)衍生物、含氨基的纤维素、阳离子化纤维素、聚(丙烯酰胺)、聚乙烯基吡啶和聚(丙烯酸胆碱)。
阴离子聚合物可选自：聚(丙烯酸)、聚苯乙烯磺酸酯、含羧基的纤维素、阴离子化纤维素、聚(丙烯酸磺基(sulfon)烷基酯)、聚(丙烯酰胺烷基磺酸酯)和聚(乙烯基硫酸酯)。
自组装分子层可为单一阳离子聚合物层。自组装分子层可具有包括阳离子聚合物的第一自组装分子单层和包括阴离子聚合物的第二自组装分子单层的层叠结构。在这种情况下，自组装分子层可具有包括交替重复层叠的第一自组装分子单层和第二自组装分子单层的层叠结构。
根据本发明的另一个方面，提供了形成用于半导体器件制造的掩膜图案的方法，该方法包括在覆盖衬底的底层上形成具有开孔的抗蚀图案以暴露底层至第一宽度，和在抗蚀图案的表面上形成自组装分子层。
在形成自组装分子层时，可使聚合物电解质溶液与抗蚀图案的表面接触。
聚合物电解质溶液可包括溶剂和以溶剂总重量计约0.001wt％至约10wt％的阳离子聚合物或阴离子聚合物。
溶剂可为去离子水、有机溶剂或它们的混合物。有机溶剂可选自醇、胺、醚、酯、羧酸、硫醇、硫代酸酯、醛、酮、酚、烷烃、烯烃、芳烃和亚芳烃(arylene)。
聚合物电解质溶液还可包括pH控制剂。pH控制剂可为酸性或碱性物质。pH控制剂可为季铵盐、烷基胺、烷氧基胺、硫化物、硫醇、膦、亚磷酸盐、磺酸、磷酸、羧酸、含氟酸或卤化氢。
可通过旋涂、搅炼、浸涂或喷涂进行聚合物电解质溶液与抗蚀图案表面的接触。
形成自组装分子层的操作可包括在抗蚀图案表面上形成自组装分子单层。在这种情况下，可通过使阳离子聚合物电解质溶液与抗蚀图案表面接触形成自组装分子单层。
形成用于半导体器件制造的掩膜图案的方法还可包括用洗涤液漂洗自组装分子单层的表面。
形成自组装分子层的操作可包括形成包括阳离子聚合物的第一自组装分子单层和形成包括阴离子聚合物的第二自组装分子单层。形成自组装分子层的操作还可包括交替和重复地进行形成第一自组装分子单层和形成第二自组装分子单层的子操作。
根据本发明的又一方面，提供了一种制造半导体器件的方法，该方法包括在半导体衬底上形成底层，形成具有供底层暴露至第一宽度的开孔的抗蚀图案，只在抗蚀图案的表面上形成自组装分子层以通过开孔暴露底层至比第一宽度小的第二宽度，和使用抗蚀图案和自组装分子层作为蚀刻掩膜来蚀刻底层。
根据本发明，在形成用作底层的蚀刻掩膜的掩膜图案时，只在抗蚀图案表面上以自组装方式选择性地形成自组装分子单层。因此，掩膜图案可具有超越光刻技术确定的波长限制的小尺寸开孔。此外，由于可在抗蚀图案表面上重复形成自组装分子单层，因此可减小掩膜图案的开孔至所需宽度。还有，可在室温下通过简单的方法取代热处理实现开孔的宽度减小。
附图简述
通过参照附图详细描述本发明的示例性实施方案，本发明的上述和其它特征将变得更显而易见，其中：
图1为根据本发明的示例性实施方案制造半导体器件的方法的示意流程图；
图2A至2C为根据本发明的示例性实施方案形成用于半导体器件制造的掩膜图案的方法的顺序截面图；和
图3A至3C为根据本发明的示例性实施方案制造半导体器件的方法的顺序截面图。
优选实施方案详述
本发明可以以多种不同的形式实施，不应认为本发明限制于本文提出的实施方案。当然，提供这些实施方案以便使本公开更完整，并能充分将本发明的范围传达给本领域的那些技术人员。
现在将参照图1所示的流程图描述根据本发明示例性实施方案制造半导体器件的方法。
在操作10中，首先，在半导体衬底上形成要被蚀刻的底层。底层可由任何薄膜材料制成。例如，底层可为介电薄膜，如硅薄膜、氧化物薄膜、氮化物薄膜、或氧化物-氮化物薄膜、或导电薄膜。为在底层中形成接触孔，将底层形成为介电薄膜。
接下来，在底层上形成抗蚀薄膜。可通过常规光刻法曝光和显影抗蚀薄膜，以得到具有供底层暴露到预定宽度的开孔的抗蚀图案。
在抗蚀图案的形成过程中，通过曝光后烘焙过程扩散在曝光过程中抗蚀薄膜内产生的酸。在形成正抗蚀薄膜的情况下，扩散的酸引起去保护反应，通过该去保护反应，保护基团从在抗蚀薄膜的曝光区域中的受保护聚合物中除去，从而选择性地显影曝光区域。另一方面，在形成负抗蚀薄膜的情况下，扩散的酸在曝光区域中引起聚合物交联，从而选择性地显影未曝光区域。在曝光后烘焙过程中，少量的酸保留在抗蚀薄膜的曝光区域和未曝光区域之间的边界处。因此，在显影后，在抗蚀薄膜的曝光区域和未曝光区域之间的边界即抗蚀图案的侧壁由于残余酸使局部聚合物去保护而为电负性。也就是说，由于存在于曝光区域和未曝光区域之间边界处的聚合物因残余酸而被部分去保护，但一些聚合物在显影过程中保持未溶解，因而抗蚀图案的侧壁为轻微电负性。这种现象发生在相关领域中使用的或市售的大部分抗蚀剂中，不管抗蚀剂的组分或曝光工具的类型如何。
在操作20中，制备聚合物电解质溶液。聚合物电解质溶液可制备成单独的阳离子聚合物电解质溶液、或阳离子聚合物电解质溶液与阴离子聚合物电解质溶液的组合。
例如，可通过在溶剂中溶解选自聚乙烯亚胺衍生物、聚烯丙胺衍生物、聚(二烯丙基二甲基氯化铵)衍生物、含氨基的纤维素、阳离子化纤维素、聚(丙烯酰胺)、聚乙烯基吡啶和聚(丙烯酸胆碱)中的至少一种阳离子聚合物得到阳离子聚合物电解质溶液，以溶剂的总重量计，阳离子聚合物的量为约0.001wt％至约10wt％。
适用于本发明的阳离子聚合物的代表性例子用式1至4表示：
<式1>
Figure A20051006490800121
<式2>
Figure A20051006490800122
<式3>
Figure A20051006490800131
<式4>
例如，可通过在溶剂中溶解选自聚(丙烯酸)、聚苯乙烯磺酸酯、含羧基的纤维素、阴离子化纤维素、聚(丙烯酸磺基烷基酯)、聚(丙烯酰胺烷基磺酸酯)和聚(乙烯基硫酸酯)中的至少一种阴离子聚合物得到阴离子聚合物电解质溶液，以溶剂的总重量计，阴离子聚合物的量为约0.001wt％至约10wt％。
适用于本文的阴离子聚合物的代表性例子用式5至8表示：
<式5>
<式6>
<式7>
Figure A20051006490800142
<式8>
溶剂可为去离子水、有机溶剂或它们的混合物。适用于本发明作为溶剂的有机溶剂可为醇、胺、醚、酯、羧酸、硫醇、硫代酸酯、醛、酮、酚、烷烃、烯烃、芳烃和亚芳烃。
聚合物电解质溶液还可包括pH控制剂以保持聚合物电解质溶液在合适的pH。适合于本发明的聚合物电解质溶液的pH根据聚合物电解质溶液中包含的主要组分的种类而变化。在这点上，根据聚合物电解质溶液中包含的组分选择合适的pH。pH控制剂可为酸性或碱性物质。例如，pH控制剂可选自季铵盐、烷基胺、烷氧基胺、硫化物、硫醇、膦、亚磷酸盐、磺酸、磷酸、羧酸、含氟酸和卤化氢。
由于对操作10和20的执行顺序没有特殊限制，因此可根据工艺设计优先实施这两个操作中的一个，再实施另一个。
在操作30中，自组装分子层只在抗蚀图案的表面上形成。自组装分子层减小了底层通过抗蚀图案限定的开孔而暴露的区域的宽度。下面详细描述图1操作30中自组装分子层的形成。
首先，在子操作32中，用操作20中制备的聚合物电解质溶液覆盖抗蚀图案，以形成自组装分子单层。为此，通过各种方法如旋涂、搅炼、浸涂或喷涂使聚合物电解质溶液与抗蚀图案的表面接触。例如，可设定接触需要的时间为在约10秒和约5分钟之间的任意时间。聚合物电解质溶液保持在约10至约30℃，优选室温。也可在相同的温度下进行接触。
在子操作32的使抗蚀图案表面与聚合物电解质溶液接触的过程中，根据接触方法可旋转或固定半导体衬底。例如，在旋涂情况下，可以以预定的速度使半导体衬底围绕其中心旋转。在搅炼或喷涂情况下，固定半导体衬底而不移动或旋转。
如操作10中所述，由于聚合物被酸部分地去保护而在显影过程中保持未溶解，因此抗蚀图案的侧壁为轻微电负性。在这点上，当使用包含阳离子聚合物的阳离子聚合物电解质溶液作为与抗蚀图案直接接触的聚合物电解质溶液时，阳离子聚合物以自组装方式选择性地仅仅附着到抗蚀图案表面上。因此，在抗蚀图案表面上形成包含阳离子聚合物的自组装分子单层。
在子操作34中，用洗涤液漂洗包含自组装分子单层的所得结构。洗涤液可为去离子水。操作34的漂洗是任选的，因此可根据需要省略。
在子操作36中，确定自组装分子层的总厚度是否达到预定值，所述自组装分子层包括子操作32中形成的自组装分子单层。当自组装分子层的总厚度达到预定值时，就结束形成自组装分子层的操作，并进行操作40。在操作40中，使用自组装分子层和抗蚀图案作为蚀刻掩膜按所需的图案蚀刻底层。
对于子操作36中的确定结果，当包括自组装分子单层的自组装分子层的总厚度未达到预定值时，就进行子操作38。在子操作38中，制备用于后续工艺的聚合物电解质溶液以继续形成自组装分子单层。
当在子操作32中已使用阳离子聚合物电解质溶液用于抗蚀图案的表面涂覆时，在子操作38中就制备阴离子聚合物电解质溶液。相反，当在子操作32中已使用阴离子聚合物电解质溶液用于抗蚀图案的表面涂覆时，在子操作38中就制备阳离子聚合物电解质溶液。
在子操作38后，再次进行子操作32。此时，抗蚀图案涂有子操作38中制备的聚合物电解质溶液。
重复子操作32至38几次，直到在抗蚀图案上形成自组装分子层至所需的厚度。因此，在抗蚀图案上，形成包含阳离子聚合物的第一自组装分子单层和包含阴离子聚合物的第二自组装分子单层的交替层叠结构。与抗蚀图案造成的底层暴露区域相比，在完成自组装分子层后，底层的暴露区域具有较小的宽度。因此，当在操作40中使用抗蚀图案和自组装分子层作为蚀刻掩膜来蚀刻底层时，可实现超越光刻法波长限制的精细图案。
图2A至2C为根据本发明的示例性实施方案形成用于半导体器件制造的掩膜图案的方法的顺序截面图。
参考图2A，在覆盖半导体衬底100的底层110上形成抗蚀图案120。形成具有开孔的抗蚀图案120，以暴露底层110的上表面至第一宽度d1。形成的抗蚀图案120可具有形成孔图案的多个开孔或形成线和间距图案的多条线。当形成的抗蚀图案120具有多条线时，第一宽度d1对应于线之间每个间距的宽度。
本文中，抗蚀图案120可由G线、i线、DUV、ArF、电子束或X射线所用的抗蚀剂材料制成。例如，抗蚀图案120可由包含酚醛清漆树脂和重氮萘醌(DNQ)基化合物的抗蚀剂材料制成。还可使用包含光致酸产生剂(PAG)的常用化学放大抗蚀剂组合物形成抗蚀图案120。例如，可使用KrF准分子激光器(248nm)、ArF准分子激光器(193nm)或F2准分子激光器(157nm)用的抗蚀剂组合物形成抗蚀图案120。还可使用正类型抗蚀剂组合物或负类型抗蚀剂组合物形成抗蚀图案120。
参考图2B，如图1的操作32中所述，使包含阳离子聚合物的阳离子聚合物电解质溶液与抗蚀图案120的表面接触，形成第一自组装分子单层132。利用第一自组装分子单层132，底层110的上表面暴露至比第一宽度d1小的第二宽度d2。如前面参照图1所述，抗蚀图案120的侧壁表面上存在少量的负电荷，在某些情况下，负电荷还存在于抗蚀图案120的上表面上。在这点上，当使用包含阳离子聚合物的阳离子聚合物电解质溶液作为与抗蚀图案120的表面直接接触的聚合物电解质溶液时，阳离子聚合物以自组装方式选择性地附着到抗蚀图案120的至少侧壁表面上。因此，在抗蚀图案120的表面上形成包含阳离子聚合物的第一自组装分子单层132。
接下来，根据需要，可进行漂洗，如图1的操作34中所述。
第一自组装分子单层132的厚度随构成第一自组装分子单层132的聚合物种类变化。当第二宽度d2为所需值时，就结束形成掩膜图案的方法。
参考图2C，当第二宽度d2不是所需值或需要更小的宽度时，使包含阴离子聚合物的阴离子聚合物电解质溶液与第一自组装分子单层132的表面接触，形成第二自组装分子单层134。利用第二自组装分子单层134，底层110的上表面暴露至比第二宽度d2小的第三宽度d3。
根据需要，漂洗包括第二自组装分子单层134的所得结构，如图1的操作34中所述。
第二自组装分子单层134的厚度随构成第二自组装分子单层134的聚合物种类变化。当包括第一自组装分子单层132和第二自组装分子单层134的自组装分子层130具有预定的厚度，从而第三宽度d3达到所需尺寸时，就结束形成自组装分子单层的操作。本文中，底层110的暴露区域由在抗蚀图案120的侧壁表面上形成的自组装分子层130限定。
当自组装分子层130的厚度小于预定值时，就交替重复几次如参照图2B和2C所述的形成第一自组装分子单层132和第二自组装分子单层134的操作，以暴露底层110的上表面至所需宽度。
图3A至3C为根据本发明的示例性实施方案制造半导体器件的方法的顺序截面图。
参考图3A，在半导体衬底200上形成底层210，其将被蚀刻以形成预定图案如接触孔或槽。例如，底层210可为介电薄膜、导电薄膜或半导电薄膜。
接下来，如上面参照图2A所述，在底层210上形成抗蚀图案220。形成的抗蚀图案220具有暴露底层210上表面至第一宽度d1的开孔。
接下来，如上面参照图2B和2C所述，只在抗蚀图案220的表面上选择性地形成自组装分子层230。自组装分子层230可由包含阳离子聚合物的单一自组装分子单层组成。或者，自组装分子层230可由包含阳离子聚合物的一个或多个第一自组装分子单层和包含阴离子聚合物的一个或多个第二自组装分子单层的交替层叠结构组成。利用自组装分子层230，底层210的上表面暴露至比第一宽度h1小的第二宽度h2。
参考图3B，使用由抗蚀图案220和自组装分子层230组成的掩膜图案作为蚀刻掩膜来干蚀刻底层210，形成底层图案210a。然后，除去由抗蚀图案220和自组装分子层230组成的掩膜图案，如图3C所示。
在根据本发明的半导体器件制造方法中，可在抗蚀图案表面上重复形成自组装分子单层，这使减小掩膜图案开孔的宽度至所需尺寸成为可能。在减小开孔宽度时，只在抗蚀图案的表面上以自组装方式选择性地形成自组装分子单层。因此，可保持掩膜图案的垂直侧壁轮廓不变。另外，由于可在室温下通过简单的方法减小开孔宽度，这与常规热处理技术不同，因此确保了方法简单经济。
下文中，将描述根据本发明的用于半导体器件制造的掩膜图案形成方法形成的掩膜图案的说明性实施例。
下文中，将通过实施例更详细地描述本发明。但是，提供下面的实施例只是用于说明，本发明并不限制于它们或被它们限制。
实施例1
在裸硅片上形成有机抗反射薄膜(DUV-30，Nissan ChemicalIndustries，Ltd.)至36nm的厚度，并在其上涂覆光致抗蚀剂(SAIL-G24c，ShinEtsu Chemical Co.Ltd)形成厚度为240nm的抗蚀薄膜。对上面形成抗蚀薄膜的晶片进行软烘焙，然后用指定数值孔径(NA)为0.75(环形照明：0.85-0.55)和24mJ/cm2曝光光能的ArF(193nm)步进机(NikonS306C)曝光，曝光后烘焙(PEB)。然后，用2.38wt％的氢氧化四甲铵(TMAH)溶液显影晶片，以在晶片上形成开孔CD(临界尺寸)为116.8nm的抗蚀图案。
以1000rpm在抗蚀图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm支链聚乙烯亚胺的水溶液约30秒，得到其开孔具有101.0nm的更小CD的掩膜图案。
以1000rpm在晶片上旋涂3ml用作阴离子聚合物电解质溶液的1000ppm藻酸和300ppm TMAH的水溶液约30秒，得到其开孔具有85.5nm的更小CD的掩膜图案。
实施例2
按与实施例1相同的方式形成其开孔CD为103.4nm的掩膜图案，除了使用5000ppm支链聚乙烯亚胺的水溶液作为阳离子聚合物电解质溶液。
实施例3
按与实施例1相同的方式在晶片上形成CD为116.8nm的抗蚀图案。然后，以1000rpm在抗蚀图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm支链聚乙烯亚胺的水溶液约30秒，然后用去离子水漂洗。
以1000rpm旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(苯乙烯-4-磺酸酯)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有106.1nm的更小CD的掩膜图案。
以1000rpm在掩模图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm聚(二烯丙基二甲基氯化铵)的水溶液约30秒，然后用去离子水漂洗。
以1000rpm旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(苯乙烯-4-磺酸酯)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有98.4nm的更小CD的掩膜图案。
以1000rpm在掩模图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm聚(二烯丙基二甲基氯化铵)的水溶液约30秒，然后用去离子水漂洗。
以1000rpm旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(苯乙烯-4-磺酸酯)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有93.0nm的更小CD的掩膜图案。
以1000rpm在掩模图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm聚(二烯丙基二甲基氯化铵)的水溶液约30秒，然后用去离子水漂洗。
以1000rpm旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(苯乙烯-4-磺酸酯)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有89.3nm的更小CD的掩膜图案。
以1000rpm在掩模图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm聚(二烯丙基二甲基氯化铵)的水溶液约30秒，然后用去离子水漂洗。
以1000rpm旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(苯乙烯-4-磺酸酯)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有87.3nm的更小CD的掩膜图案。
以1000rpm在掩模图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm聚(二烯丙基二甲基氯化铵)的水溶液约30秒，然后用去离子水漂洗。
以1000rpm旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(苯乙烯-4-磺酸酯)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有84.6nm的更小CD的掩膜图案。
以1000rpm在掩模图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm聚(二烯丙基二甲基氯化铵)的水溶液约30秒，然后用去离子水漂洗。
以1000rpm旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(苯乙烯-4-磺酸酯)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有81.9nm的更小CD的掩膜图案。
实施例4
在裸硅片上形成有机抗反射薄膜(DUV-30，Nissan ChemicalIndustries，Ltd.)至36nm的厚度，并在其上涂覆光致抗蚀剂(SAIL-G24c，ShinEtsu Chemical Co.Ltd)形成厚度为240nm的抗蚀薄膜。对上面形成抗蚀薄膜的晶片进行软烘焙，然后用指定数值孔径(NA)为0.75(环形照明：0.85-0.55)和25mJ/cm2曝光光能的ArF(193nm)步进机(NikonS306C)曝光，和进行PEB。然后，用2.38wt％的TMAH溶液显影晶片，以在晶片上形成开孔CD为123.7nm的抗蚀图案。
将20ml用作阳离子聚合物电解质溶液的5％聚(盐酸烯丙胺)(Mw＝70000)和0.8％三乙醇胺的水溶液通过搅炼约30秒倒在抗蚀图案上，然后用去离子水漂洗，得到其开孔具有113.2nm的更小CD的掩膜图案。
在晶片上搅炼20ml用作阴离子聚合物电解质溶液的5％聚(丙烯酸)(Mw＝90000)的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有107.6nm的更小CD的掩膜图案。
在掩膜图案上搅炼20ml用作阳离子聚合物电解质溶液的5％聚(盐酸烯丙胺)(Mw＝70000)和0.8％三乙醇胺的水溶液30秒，然后用去离子水漂洗，得到其开孔具有102.8nm的更小CD的掩膜图案。
在晶片上搅炼20ml用作阴离子聚合物电解质溶液的5％聚(丙烯酸)(Mw＝90000)的水溶液约30秒，然后用去离子水漂洗，得到开孔具有88.9nm的更小CD的掩膜图案。
实施例5
在裸硅片上形成有机抗反射薄膜(AR46，Shipley Co.，Ltd.)至29nm的厚度，并在其上涂覆光致抗蚀剂(RHR，ShinEtsu Chemical Co.Ltd)形成厚度为240nm的抗蚀薄膜。对上面形成抗蚀薄膜的晶片进行软烘焙，然后用指定数值孔径(NA)为0.75(环形照明：0.85-0.55)和32mJ/cm2曝光光能的ArF(193nm)步进机(Nikon S306C)曝光，和进行PEB。然后，用2.38wt％的TMAH溶液显影晶片，以在晶片上形成开孔CD为123.8nm的抗蚀图案。
在抗蚀图案上搅炼20ml用作阳离子聚合物电解质溶液的1％聚(烯丙胺)(Mw＝65000)和2％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗，得到掩膜图案。
在晶片上搅炼20ml用作阴离子聚合物电解质溶液的1％聚(丙烯酸)(Mw＝90000)和0.12％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有106.9nm的更小CD的掩膜图案。
在掩膜图案上搅炼20ml用作阳离子聚合物电解质溶液的1％聚(烯丙胺)(Mw＝65000)和2％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗。
在晶片上搅炼20ml用作阴离子聚合物电解质溶液的1％聚(丙烯酸)(Mw＝90000)和0.12％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗，得到其开孔具有75.6nm的更小CD的掩膜图案。
实施例6
在裸硅片上形成有机抗反射薄膜(DUV-40，Nissan ChemicalIndustries，Ltd.)至60nm的厚度，并在其上涂覆光致抗蚀剂(SRK，Tokyo Ohka Kogyo Co.Ltd)形成厚度为550nm的抗蚀薄膜。对上面形成抗蚀薄膜的晶片进行软烘焙，然后用指定NA为0.7(环形照明：0.85-0.55)和52mJ/cm2曝光光能的KrF(248nm)步进机(ASML 700)曝光，和进行PEB。然后，用2.38wt％的TMAH溶液显影晶片，以在晶片上形成开孔CD为177.5nm的抗蚀图案。
在抗蚀图案上搅炼20ml用作阳离子聚合物电解质溶液的1％聚(烯丙胺)(Mw＝65000)和2％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗，得到掩膜图案。
在晶片上搅炼20ml用作阴离子聚合物电解质溶液的1％聚(丙烯酸)(Mw＝90000)和0.12％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗，得到开孔具有155.1nm的更小CD的掩膜图案。
在掩膜图案上搅炼20ml用作阳离子聚合物电解质溶液的1％聚(烯丙胺)(Mw＝65000)和2％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗。
在晶片上搅炼20ml用作阴离子聚合物电解质溶液的1％聚(丙烯酸)(Mw＝90000)和0.12％对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗，得到开孔具有130.8nm的更小CD的掩膜图案。
实施例7
在裸硅片上形成有机抗反射薄膜(DUV-30，Nissan ChemicalIndustries，Ltd.)至36nm的厚度，并在其上涂覆光致抗蚀剂(SAIL-G24c，ShinEtsu Chemical Co.Ltd)形成厚度为240nm的抗蚀薄膜。对上面形成抗蚀薄膜的晶片进行软烘焙，然后用指定NA为0.75(环形照明：0.85-0.55)和25mJ/cm2曝光光能的ArF(193nm)步进机(Nikon S306C)曝光，和进行PEB。然后，用2.38wt％的TMAH溶液显影晶片以在晶片上形成开孔CD为121.2nm的抗蚀图案。
以1000rpm在抗蚀图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm支链聚乙烯胺和200ppm对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗得到掩膜图案。
以1000rpm在晶片上旋涂3ml用作阴离子聚合物电解质溶液的1000ppm聚(丙烯酸-马来酸)(Mw＝3000)和670ppm三乙醇胺的水溶液约30秒，然后用去离子水漂洗，得到开孔具有108.6nm的更小CD的掩膜图案。
以1000rpm在掩膜图案上旋涂3ml用作阳离子聚合物电解质溶液的1000ppm支链聚乙烯胺和200ppm对甲苯磺酸的水溶液约30秒，然后用去离子水漂洗。
以1000rpm在晶片上搅炼3ml用作阴离子聚合物电解质溶液的1000ppm聚(丙烯酸-马来酸)(Mw＝3000)和670ppm三乙醇胺的水溶液约30秒，然后用去离子水漂洗，得到开孔具有98.6nm的更小CD的掩膜图案。
根据本发明，在抗蚀图案上形成自组装分子层，以得到具有超越光刻法所定波长限制的微尺寸开孔的掩膜图案。在本发明中，可在抗蚀图案表面上重复形成自组装分子单层，这使用作蚀刻掩膜的掩膜图案的开孔宽度降低至所需水平成为可能。在减小开孔宽度时，只在抗蚀图案的表面上以自组装方式选择性地形成自组装分子单层。因此，可保持掩膜图案的垂直侧壁轮廓不变。另外，由于可在室温下通过简单的方法减小开孔宽度，这与常规热处理技术不同，因此确保了方法简单经济。
尽管参照示例性实施方案具体显示和描述了本发明，但本领域那些普通技术人员能认识到，只要不脱离如下面的权利要求所限定的本发明的精神和范围，就可在其中进行各种形式和细节上的改变。

Claims (28)

1.一种用于半导体器件制造的掩膜图案，包括：
在半导体衬底上形成的抗蚀图案；和
在抗蚀图案的至少侧壁上形成的自组装分子层。
2.如权利要求1所述的掩膜图案，其中自组装分子层由阳离子聚合物、阴离子聚合物、或它们的组合制成。
3.如权利要求2所述的掩膜图案，其中阳离子聚合物选自：聚乙烯亚胺衍生物、聚烯丙胺衍生物、聚(二烯丙基二甲基氯化铵)衍生物、含氨基的纤维素、阳离子化纤维素、聚(丙烯酰胺)、聚乙烯基吡啶和聚(丙烯酸胆碱)。
4.如权利要求2所述的掩膜图案，其中阴离子聚合物选自：聚(丙烯酸)、聚苯乙烯磺酸酯、含羧基的纤维素、阴离子化纤维素、聚(丙烯酸磺基烷基酯)、聚(丙烯酰胺烷基磺酸酯)和聚(乙烯基硫酸酯)。
5.如权利要求1所述的掩膜图案，其中自组装分子层为单一的阳离子聚合物层。
6.如权利要求1所述的掩膜图案，其中自组装分子层具有包括阳离子聚合物的第一自组装分子单层和包括阴离子聚合物的第二自组装分子单层的层叠结构。
7.如权利要求6所述的掩膜图案，其中自组装分子层具有包括交替重复层叠的第一自组装分子单层和第二自组装分子单层的层叠结构。
8.一种形成用于半导体器件制造的掩膜图案的方法，该方法包括：
在覆盖衬底的底层上形成具有开孔的抗蚀图案以暴露底层至第一宽度；和
在抗蚀图案的表面上形成自组装分子层。
9.如权利要求8所述的方法，其中在形成自组装分子层的操作中包括使聚合物电解质溶液与抗蚀图案的表面接触。
10.如权利要求9所述的方法，其中聚合物电解质溶液为阳离子聚合物电解质溶液或阴离子聚合物电解质溶液。
11.如权利要求10所述的方法，其中聚合物电解质溶液包括溶剂和以溶剂总重量计约0.001wt％至约10wt％的阳离子聚合物或阴离子聚合物。
12.如权利要求10所述的方法，其中聚合物电解质溶液还包括pH控制剂。
13.如权利要求9所述的方法，其中通过旋涂、搅炼、浸涂或喷涂进行聚合物电解质溶液与抗蚀图案表面的接触。
14.如权利要求8所述的方法，其中形成自组装分子层的操作包括在抗蚀图案表面上形成自组装分子单层。
15.如权利要求8所述的方法，其中形成自组装分子层的操作包括：
形成包括阳离子聚合物的第一自组装分子单层；和
形成包括阴离子聚合物的第二自组装分子单层。
16.如权利要求15所述的方法，其中形成自组装分子层的操作还包括交替和重复地进行形成第一自组装分子单层和形成第二自组装分子单层的子操作。
17.如权利要求15所述的方法，还包括用洗涤液漂洗第一自组装分子单层和用洗涤液漂洗第二自组装分子单层中的至少一个。
18.一种制造半导体器件的方法，包括：
在半导体衬底上形成底层；
形成具有供底层暴露至第一宽度的开孔的抗蚀图案；
只在抗蚀图案的表面上形成自组装分子层，以通过开孔暴露底层至比第一宽度小的第二宽度；和
使用抗蚀图案和自组装分子层作为蚀刻掩膜来蚀刻底层。
19.如权利要求18所述的方法，其中在形成自组装分子层的操作中包括使聚合物电解质溶液与抗蚀图案的表面接触。
20.如权利要求19所述的方法，其中聚合物电解质溶液为阳离子聚合物电解质溶液或阴离子聚合物电解质溶液。
21.如权利要求20所述的方法，其中聚合物电解质溶液包括溶剂和以溶剂总重量计约0.001wt％至约10wt％的阳离子聚合物或阴离子聚合物。
22.如权利要求19所述的方法，其中通过旋涂、搅炼、浸涂或喷涂进行聚合物电解质溶液与抗蚀图案表面的接触。
23.如权利要求18所述的方法，其中自组装分子层为覆盖抗蚀图案的至少侧壁的自组装分子单层。
24.如权利要求23所述的方法，其中自组装分子单层通过使阳离子聚合物电解质溶液与抗蚀图案的表面接触而形成。
25.如权利要求24所述的方法，还包括在使阳离子聚合物电解质溶液与抗蚀图案的表面接触后用洗涤液漂洗自组装分子单层的表面。
26.如权利要求18所述的方法，其中形成自组装分子层的操作包括：
形成包括阳离子聚合物的第一自组装分子单层；和
形成包括阴离子聚合物的第二自组装分子单层。
27.如权利要求26所述的方法，其中形成自组装分子层的操作还包括交替和重复地进行形成第一自组装分子单层和形成第二自组装分子单层的子操作。
28.如权利要求26所述的方法，还包括用洗涤液漂洗第一自组装分子单层和用洗涤液漂洗第二自组装分子单层中的至少一个。
CN200510064908.XA 2004-04-08 2005-04-08 用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法 Pending CN1684229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040024022 2004-04-08
KR1020040024022A KR100585138B1 (ko) 2004-04-08 2004-04-08 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN1684229A true CN1684229A (zh) 2005-10-19

Family

ID=35061123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510064908.XA Pending CN1684229A (zh) 2004-04-08 2005-04-08 用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法

Country Status (4)

Country Link
US (1) US20050227492A1 (zh)
JP (1) JP2005301275A (zh)
KR (1) KR100585138B1 (zh)
CN (1) CN1684229A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102213919A (zh) * 2010-04-08 2011-10-12 中国科学院上海微系统与信息技术研究所 一种悬架结构光刻胶的涂胶方法
CN103513510A (zh) * 2012-06-15 2014-01-15 韩国锦湖石油化学株式会社 形成包括含胺盐与胺的聚合物的细微图案的水溶性树脂组成物及使用其形成细微图案的方法
CN103649838A (zh) * 2011-07-14 2014-03-19 Az电子材料Ip(日本)株式会社 微细图案形成用组合物以及使用其的微细化图案形成方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731135B2 (ja) * 2004-07-02 2011-07-20 ルネサスエレクトロニクス株式会社 微細パターン形成材料を用いた電子デバイス装置の製造方法
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100618864B1 (ko) * 2004-09-23 2006-08-31 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
EP1732121A1 (en) * 2005-06-06 2006-12-13 STMicroelectronics S.r.l. Process for manufacturing a high-quality SOI wafer
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP2009042459A (ja) * 2007-08-08 2009-02-26 Tokyo Ohka Kogyo Co Ltd レジストパターン被覆膜形成用材料およびレジストパターン被覆膜形成方法
US20090214985A1 (en) * 2008-02-27 2009-08-27 Tokyo Electron Limited Method for reducing surface defects on patterned resist features
US8765653B2 (en) * 2009-07-07 2014-07-01 Air Products And Chemicals, Inc. Formulations and method for post-CMP cleaning
US8828493B2 (en) * 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US8821978B2 (en) * 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
JP2012069687A (ja) * 2010-09-22 2012-04-05 Toshiba Corp パターンの形成方法、電子デバイスの製造方法、および電子デバイス
JP2011170360A (ja) * 2011-03-18 2011-09-01 Renesas Electronics Corp パターン形成材料およびそれを用いて製造した電子デバイス装置
KR20130017664A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 금속 패턴 형성 방법 및 반도체 소자의 제조 방법
JP6239833B2 (ja) * 2013-02-26 2017-11-29 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 微細レジストパターン形成用組成物およびそれを用いたパターン形成方法
TWI606099B (zh) * 2015-06-03 2017-11-21 羅門哈斯電子材料有限公司 圖案處理方法
TWI617900B (zh) * 2015-06-03 2018-03-11 羅門哈斯電子材料有限公司 圖案處理方法
KR20240014607A (ko) * 2015-06-04 2024-02-01 카티바, 인크. 금속 표면 상에서 에치 레지스트 패턴의 제조 방법
KR20240014578A (ko) 2015-08-13 2024-02-01 카티바, 인크. 금속 표면 상에 에치 레지스트 패턴을 형성하는 방법
US10056265B2 (en) * 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
US10398034B2 (en) 2016-12-12 2019-08-27 Kateeva, Inc. Methods of etching conductive features, and related devices and systems
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0394741B1 (de) * 1989-04-24 1997-06-25 Siemens Aktiengesellschaft Verfahren zur Erzeugung ätzresistenter Strukturen
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
SE521591C2 (sv) * 1998-11-30 2003-11-18 Sca Res Ab Metod att framställa en partikel uppvisande beläggning av med varandra växelverkande polymerer och pappers -eller nonwovenprodukt innehållande partiklarna
US6630404B1 (en) * 2001-03-14 2003-10-07 Advanced Micro Devices, Inc. Reducing feature dimension using self-assembled monolayer
US7189783B2 (en) * 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP2004093832A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
US20050023156A1 (en) * 2003-07-30 2005-02-03 Ramsey J. Michael Nanostructured material transport devices and their fabrication by application of molecular coatings to nanoscale channels
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102213919A (zh) * 2010-04-08 2011-10-12 中国科学院上海微系统与信息技术研究所 一种悬架结构光刻胶的涂胶方法
CN102213919B (zh) * 2010-04-08 2012-08-22 中国科学院上海微系统与信息技术研究所 一种悬架结构光刻胶的涂胶方法
CN103649838A (zh) * 2011-07-14 2014-03-19 Az电子材料Ip(日本)株式会社 微细图案形成用组合物以及使用其的微细化图案形成方法
CN103649838B (zh) * 2011-07-14 2016-08-24 默克专利有限公司 微细图案形成用组合物以及使用其的微细化图案形成方法
CN103513510A (zh) * 2012-06-15 2014-01-15 韩国锦湖石油化学株式会社 形成包括含胺盐与胺的聚合物的细微图案的水溶性树脂组成物及使用其形成细微图案的方法
CN103513510B (zh) * 2012-06-15 2016-08-10 韩国锦湖石油化学株式会社 形成包括含铵盐与胺的聚合物的细微图案的水溶性树脂组成物及使用其形成细微图案的方法

Also Published As

Publication number Publication date
US20050227492A1 (en) 2005-10-13
JP2005301275A (ja) 2005-10-27
KR20050098599A (ko) 2005-10-12
KR100585138B1 (ko) 2006-05-30

Similar Documents

Publication Publication Date Title
CN1684229A (zh) 用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法
US7361609B2 (en) Mask patterns for semiconductor device fabrication and related methods
CN1320602C (zh) 图形形成方法
JP4754288B2 (ja) 半導体素子製造用のマスクパターンとその形成方法、及び微細パターンを有する半導体素子の製造方法
KR100913005B1 (ko) 마스크 패턴 형성 방법
ITMI982032A1 (it) Procedimento per la fabbricazione di un dispositivo a semiconduttore impiegando una minuta configurazione di resist e dispositivo a
US20100221672A1 (en) Pattern forming method
US20040009436A1 (en) Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer
JP2002006512A (ja) 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
CN1619415A (zh) 用于旋涂抗反射涂层/硬掩膜材料的含硅组合物
CN1309416A (zh) 微细图形形成材料及用该材料制造半导体装置的方法
CN1521803A (zh) 半导体器件的制造方法
CN1495525A (zh) 微细图形形成材料、微细图形形成法及半导体装置的制法
JP4294154B2 (ja) 微細パターン形成材料を用いた半導体装置の製造方法
US8906598B2 (en) Pattern forming method, method for manufacturing semiconductor device, and material for forming coating layer of resist pattern
CN1752846A (zh) 用于半导体器件制造的、包括凝胶层的掩模图形及其形成方法
CN100595670C (zh) 掩膜图案及其形成方法、涂料组合物的制备方法、和制造半导体器件的方法
CN1118866C (zh) 制造半导体器件的方法
US20120160801A1 (en) Superfine Pattern Mask, Method for Production Thereof, and Method Employing the Same for forming Superfine Pattern
CN1873537A (zh) 图案形成方法
CN1604275A (zh) 图案形成方法
US7816070B2 (en) Substrate used for immersion lithography process, method of manufacturing substrate used for immersion lithography process, and immersion lithography
JP2009085989A (ja) 微細パターン形成用樹脂組成物および微細パターン形成方法
US20050084793A1 (en) Methods and compositions for reducing line wide roughness
CN1932645A (zh) 包括阻剂流动工艺及膜涂布工艺的半导体装置制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication