KR20050098599A - 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 - Google Patents

반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20050098599A
KR20050098599A KR1020040024022A KR20040024022A KR20050098599A KR 20050098599 A KR20050098599 A KR 20050098599A KR 1020040024022 A KR1020040024022 A KR 1020040024022A KR 20040024022 A KR20040024022 A KR 20040024022A KR 20050098599 A KR20050098599 A KR 20050098599A
Authority
KR
South Korea
Prior art keywords
self
resist pattern
semiconductor device
forming
manufacturing
Prior art date
Application number
KR1020040024022A
Other languages
English (en)
Other versions
KR100585138B1 (ko
Inventor
하정환
김현우
윤진영
하타미쯔히로
콜라케마야수바라마냐
우상균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040024022A priority Critical patent/KR100585138B1/ko
Priority to US11/092,003 priority patent/US20050227492A1/en
Priority to JP2005111234A priority patent/JP2005301275A/ja
Priority to CN200510064908.XA priority patent/CN1684229A/zh
Publication of KR20050098599A publication Critical patent/KR20050098599A/ko
Application granted granted Critical
Publication of KR100585138B1 publication Critical patent/KR100585138B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

자기조립 분자층을 포함하는 마스크 패턴 및 그 형성 방법과, 반도체 소자의 제조 방법에 관하여 개시한다. 본 발명에 따른 마스크 패턴은 반도체 기판상에 형성된 레지스트 패턴과, 레지스트 패턴의 적어도 측벽에 코팅되어 있는 자기조립 분자층을 포함한다. 마스크 패턴을 형성하기 위하여, 먼저 기판상의 하지막 위에 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 이어서, 상기 레지스트 패턴의 표면에 자기조립 분자층을 형성한다. 반도체 기판상에 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한 후, 상기 레지스트 패턴의 표면에만 선택적으로 자기조립 분자층을 형성하여 하지막이 제1 폭 보다 작은 제2 폭 만큼 노출되도록 한다. 레지스트 패턴 및 자기조립 분자층을 식각 마스크로 하여 하지막을 식각하여 미세 패턴을 구현한다.

Description

반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세 패턴을 가지는 반도체 소자의 제조 방법 {Mask pattern for manufacturing semiconductor device and method of forming the same and method of manufacturing semiconductor device having fine patterns}
본 발명은 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과, 반도체 소자의 제조 방법에 관한 것으로, 특히 리소그래피 기술의 파장 한계를 초월하는 미세 패턴으로 이루어지는 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과, 상기 식각 마스크를 이용하여 형성되는 미세 패턴을 가지는 반도체 소자의 제조 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막, 예를 들면 실리콘막, 절연막, 또는 도전막 위에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로하여 상기 피식각막을 식각하여 원하는 패턴을 형성한다.
반도체 소자의 고집적화에 따라 보다 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고, 리소그래피 공정시 보다 작은 개구 사이즈(opening size)를 가지는 콘택홀 또는 보다 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다.
통상적인 리소그래피 기술을 이용하여 미세 콘택홀을 형성하기 위한 기술로서, 단파장의 노광원(exposure tool)을 이용하는 방법인 E-빔 리소그래피와, 하프톤 위상 반전 마스크(half-tone phase shift mask)를 이용하는 방법이 있다. 이들 중, 단파장의 노광원을 사용하는 방법에서는 재료 의존성 및 경제적 측면에 있어서 많은 어려움이 있다. 또한, 하프톤 위상 반전 마스크를 이용하는 방법에서는 마스크 제작 기술 및 해상도에 있어서의 한계가 있어서 현실적으로 150nm 이하의 사이즈를 가지는 콘택홀을 형성하기는 매우 어렵다.
지금까지, 보다 작은 피쳐 사이즈에 대한 요구에 부응하기 위하여 다양한 기술이 제안되었다.
예를 들면, 일본 공개특허공보 제1989-307228호에는 레지스트막을 노광, 현상하여 레지스트 패턴을 형성한 후, 열처리를 행하여 상기 레지스트 패턴의 단면 형상을 변형시켜 레지스트 패턴의 사이즈를 변화시키는 기술이 개시되어 있다. 그러나, 이 방법에서는 상기 레지스트 패턴의 상부에서의 레지스트 유속 및 중간 높이 부분에서의 레지스트 유속이 일정하지 않게 된다. 특히, 레지스트 패턴의 열적 플로우에 의하여 감소되는 CD가 100nm 이상인 경우, 상기 레지스트막의 급격한 플로우 특성에 의하여 포토레지스트 패턴의 프로파일이 변형되어 중간 높이 부분에서 스웰링(swelling) 현상이 나타나는 보우잉 프로파일(bowing profile)이 얻어지게 된다. 따라서, 이 방법을 이용하는 경우에는 포토레지스트 패턴의 유속을 조절하기 매우 곤란하므로, 패턴의 프로파일을 버티컬하게 유지하면서 CD를 줄이는 것이 곤란하다.
일본 공개특허공보 제1995-45510호에는 레지스트 패턴 형성 후 전면 또는 일부에 레지스트와 섞이지 않는 수지(resin)를 도포하고 열처리에 의해 레지스트를 유동시켜 패턴을 미세화하는 기술이 개시되어 있다. 이 기술에서는 수지 도포후에 레지스트의 열유동을 일으키기 때문에 지나친 유동을 방지할 수 있다. 이 기술에서는 상기 수지로서 폴리비닐알콜을 사용한다. 그러나, 폴리비닐알콜은 점도가 높고 물에는 잘 용해되지 않으므로 상기 수지를 제거하기 위하여 순수(deionized water)를 사용하여 린스 공정을 행할 때 상기 수지를 완전히 제거하기는 어렵다.
일본 공개특허공보 제2001-228616호에는 산을 공급할 수 있는 레지스트 패턴의 표면에 산을 공급받아 가교하는 프레임 형성 재료를 피복하고, 가열에 의해 레지스트 패턴으로부터 프레임 형성 재료로 산을 이동시키고, 계면에 발생한 가교층을 레지스트 패턴의 피복층으로서 형성하여 레지스트 패턴을 두껍게 함으로써 레지스트의 홀 직경 및 분리폭(isolation width)을 축소하는 기술이 개시되어 있다. 이 기술에서는 원하지 않는 위치에서도 화학적 가교 반응이 유발되어 결함이 발생될 수 있다.
일본 공개특허공보 제2003-202679호에는 피복형성제를 사용하여 미세 패턴을 형성하는 방법에 있어서 피복형성제를 포토레지스트 패턴을 가지는 기판상에 피복하고 피복형성제의 열수축 작용을 이용하여 포토레지스트 패턴 간격을 협소하게 하여 미세 패턴을 형성하는 기술이 개시되어 있다. 이 방법에서는 피복형성제의 열수축량이 웨이퍼의 온도 분포에 주로 의존하게 되어 웨이퍼상의 전체 영역에서 균일한 레지스트 패턴을 얻는 것이 어렵다.
상기한 바와 같이, 지금까지 제안된 종래 기술에 따른 CD 축소 기술에서는 열에 의한 레지스트 플로우 기술을 이용함으로써 양호한 측벽 프로파일을 얻는 것이 어렵게 되거나, 레지스트 패턴 위에 별도의 재료를 도포함으로써 레지스트 패턴 중 원하지 않는 영역에서 가교 반응이 유발되어 결함의 원인으로 될 수 있고, 또한 원하지 않는 영역에 상기 재료가 잔류하여 현상 후 결함을 야기하거나 홀의 "낫오픈(not open)" 현상을 야기할 수 있다. 이와 같은 종래 기술에서의 문제점들은 구현하고자 하는 홀 또는 트렌치의 사이즈가 감소함에 따라 더욱 심각한 문제를 야기하게 된다.
본 발명의 목적은 상기한 종래 기술에 따른 문제점을 극복하고자 하는 것으로서, 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 형성하는 데 사용하기 적합한 구성을 가지는 반도체 소자 제조용 마스크 패턴을 제공하는 것이다.
본 발명의 다른 목적은 개구 또는 스페이스의 측벽 프로파일의 변형을 최소화하면서 보다 작은 피쳐 사이즈의 미세 패턴을 구현하는 데 적용될 수 있는 반도체 소자 제조용 마스크 패턴 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 개구 또는 스페이스의 측벽 프로파일의 변형을 최소화하면서 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 구현할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조용 마스크 패턴은 반도체 기판상에 형성된 레지스트 패턴과, 상기 레지스트 패턴의 적어도 측벽에 코팅되어 있는 자기조립 분자층을 포함한다.
상기 자기조립 분자층은 양이온성 고분자, 음이온성 고분자, 또는 이들의 조합으로 이루어질 수 있다.
상기 양이온성 고분자는 예를 들면 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다.
상기 음이온성 고분자는 예를 들면 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다.
상기 자기조립 분자층은 양이온성 고분자를 포함하는 단일층으로 이루어질 수 있다. 또는, 상기 자기조립 분자층은 양이온성 고분자를 포함하는 제1 자기조립 단분자층과, 음이온성 고분자를 포함하는 제2 자기조립 단분자층의 적층 구조를 포함할 수 있다. 이 경우, 상기 자기조립 분자층은 상기 제1 자기조립 단분자층 및 제2 자기조립 단분자층이 교대로 복수 회 적층된 적층 구조를 가진다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조용 마스크 패턴 형성 방법에서는 먼저 기판상의 하지막 위에 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 이어서, 상기 레지스트 패턴의 표면에 자기조립 분자층을 형성한다.
상기 레지스트 패턴의 표면에 자기조립 분자층을 형성하기 위하여 상기 레지스트 패턴의 표면을 고분자 전해질 용액과 접촉시키는 단계를 더 포함한다.
상기 고분자 전해질 용액은 용매와, 상기 용매의 총 중량을 기준으로 10ppm ∼ 10 중량%의 농도로 용해되어 있는 양이온성 고분자 또는 음이온성 고분자를 포함한다.
상기 용매는 순수(deionized water), 유기 용매, 또는 순수와 유기 용매와의 혼합물로 이루어진다. 바람직하게는, 상기 유기 용매는 알콜, 아민, 에테르, 에스테르, 카르복실산, 티올, 티오에스테르(thioester), 알데히드, 케톤, 페놀, 알칸, 알켄, 아렌(arene) 및 아릴렌(arylene) 계열 중에서 선택되는 물질로 이루어진다.
상기 고분자 전해질 용액은 pH 조절제를 더 포함할 수 있다. 상기 pH 조절제는 산성 또는 염기성 물질로 이루어질 수 있으며, 예를 들면 상기 pH 조절제는 4차 암모늄염 (ammonium salt), 알킬아민 (alkylamine), 알콕시아민 (alkoxyamine), 황화물 (sulfide), 티올 (thiol), 포스핀 (phosphine) 아인산염 (phosphite), 술폰산 (sulfonic acid), 인산 (phosphoric acid), 카르복시산 (carboxylic acid), 플루오르 함유 산, 또는 할로겐화수소 (hydrogen halide) 계열의 물질로 이루어진다.
본 발명에 따른 반도체 소자 제조용 마스크 패턴 형성 방법에서는 상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키기 위하여 스핀 코팅 (spin coating), 퍼들링 (puddling), 딥핑 (dipping) 또는 스프레이 (spray) 방법을 이용할 수 있다.
상기 자기조립 분자층을 형성하는 단계는 상기 레지스트 패턴 위에 하나의 자기조립 단분자층을 형성하는 단계로 이루어질 수 있다. 이 경우, 상기 자기조립 단분자층을 형성하기 위하여 상기 레지스트 패턴의 표면을 양이온성 고분자 전해질 용액과 접촉시킨다.
또한, 본 발명에 따른 반도체 소자 제조용 마스크 패턴 형성 방법에서는 상기 자기조립 단분자층의 표면을 세정액으로 린스하는 단계를 더 포함할 수 있다.
상기 자기조립 분자층을 형성하는 단계는 양이온성 고분자를 포함하는 제1 자기조립 단분자층을 형성하는 단계와, 음이온성 고분자를 포함하는 제2 자기조립 단분자층을 형성하는 단계를 포함할 수 있다. 그리고, 상기 자기조립 분자층을 형성하는 단계는 상기 제1 자기조립 단분자층 형성 단계 및 제2 자기조립 단분자층 형성 단계를 교대로 복수 회 반복하는 단계를 더 포함할 수 있다.
상기 또 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 반도체 기판상에 하지막을 형성한다. 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 상기 개구부에서 상기 하지막이 상기 제1 폭 보다 작은 제2 폭 만큼 노출되도록 상기 레지스트 패턴의 표면에만 선택적으로 자기조립 분자층을 형성한다. 상기 레지스트 패턴 및 자기조립 분자층을 식각 마스크로 하여 상기 하지막을 식각한다.
본 발명에 의하면, 하지막의 식각 마스크로 사용될 마스크 패턴을 형성하는 데 있어서 자기조립 방식으로 단일 분자층을 레지스트 패턴의 표면에만 선택적으로 형성함으로써 포토리소그래피 기술에서의 파장 한계를 초월한 미세한 사이즈의 개구부가 형성된 마스크 패턴을 구현할 수 있다. 마스크 패턴의 개구부를 축소시키는 데 있어서 레지스트 패턴의 표면에 자기조립 단분자층을 원하는 휫수 만큼 반복하여 형성함으로써 마스크 패턴에 형성되는 개구부의 사이즈를 원하는 사이즈로 축소시키는 것이 가능하다. 개구부의 폭을 축소시키는 데 있어서 열을 이용하지 않고 상온에서 간단한 방법으로 행해질 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1의 플로차트를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 설명한다.
단계 10에서, 먼저 반도체 기판상에 식각 대상의 하지막을 형성한다. 상기 하지막은 예를 들면 실리콘막, 산화막, 질화막, 또는 산화질화막과 같은 절연막, 도전막 등 어떠한 막질로도 형성이 가능하다. 상기 하지막에 콘택홀을 형성하기 위한 공정의 경우에는 상기 하지막으로서 절연막을 형성한다.
상기 하지막 위에 레지스트막을 형성한 후, 통상의 포토리소그래피 공정에 따라 상기 레지스트막의 노광 및 현상 공정을 거쳐 상기 하지막을 소정의 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다.
상기 레지스트 패턴을 형성하는 과정에 있어서, 노광 공정 중 레지스트막에서 발생된 산(acid)은 노광 후 베이크(post-exposure bake) 과정을 통해 확산된다. 포지티브형 레지스트막을 형성한 경우에는 상기와 같이 확산된 산에 의하여 상기 레지스트막의 노광부에서 보호기를 가지는 폴리머에서 상기 보호기가 떨어져 나가는 탈보호(deprotection) 현상을 유발하여 노광부가 선택적으로 현상 가능하게 되며, 네가티브형 레지스트막을 형성한 경우에는 상기와 같이 확산된 산에 의하여 노광부에서 폴리머의 가교 반응이 유발되어 비노광부가 선택적으로 현상 가능하게 된다. 이 과정에서 상기 레지스트막의 노광부와 비노광부와의 경계면에는 소량의 산이 남아 있게 된다. 그 결과, 현상 공정 후 상기 경계면 즉 상기 레지스트 패턴의 측벽에서는 그 부분에 남아 있는 소량의 산으로 인하여 부분적으로 폴리머가 탈보호되어 상기 레지스트 패턴의 측벽은 음이온성 전하를 가지는 상태를 유지하게 된다. 즉, 상기 노광부와 비노광부와의 경계면에서는 산으로 인하여 부분적으로 탈보호가 진행되었지만 현상 단계에서는 용해되지 않고 남아 있는 부분으로 인하여 상기 레지스트 패턴의 측벽은 미량의 음이온성 전하를 갖게 된다. 이와 같은 현상은 당 업계에서 사용되고 있거나 시판되고 있는 레지스트이면 그 성분 또는 노광원의 종류에 상관 없이 동일하게 나타나는 현상이다.
단계 20에서, 고분자 전해질 용액을 준비한다. 상기 고분자 전해질 용액으로서 양이온성 고분자 전해질 용액 만 단독으로 준비할 수도 있고, 양이온성 고분자 전해질 용액 및 음이온성 고분자 전해질 용액을 함께 준비할 수도 있다.
상기 양이온성 고분자 전해질 용액은 예를 들면 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 양이온성 고분자를 용매에 상기 용매의 총 중량을 기준으로 약 10ppm ∼ 10 중량%의 농도로 상기 용매에 용해시켜 얻어질 수 있다.
본 발명에서 사용하기 적합한 양이온성 고분자의 대표적인 예를 화학식 1 내지 화학식 4에 나타내었다.
상기 음이온성 고분자 전해질 용액은 예를 들면 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 음이온성 고분자를 용매에 상기 용매의 총 중량을 기준으로 약 10ppm ∼ 10 중량%의 농도로 용해시켜 얻어질 수 있다.
본 발명에서 사용하기 적합한 음이온성 고분자의 대표적인 예를 화학식 5 내지 화학식 8에 나타내었다.
상기 용매로서 순수(deionized water), 유기 용매, 또는 순수와 유기 용매와의 혼합물을 사용할 수 있다. 상기 용매로서 사용하기에 적합한 유기 용매는 예를 들면 알콜, 아민, 에테르, 에스테르, 카르복실산, 티올, 티오에스테르(thioester), 알데히드, 케톤, 페놀, 알칸, 알켄, 아렌(arene) 및 아릴렌(arylene) 계열 중에서 선택되는 물질로 이루어질 수 있다.
상기 고분자 전해질 용액의 적절한 pH를 유지하기 위하여 상에 고분자 전해질 용액은 pH 조절제를 더 포함할 수 있다. 본 발명에서 적용하기에 적합한 고분자 전해질 용액의 pH 범위는 상기 고분자 전해질 용액을 구성하는 주요 성분의 종류에 따라 각각 다르다. 따라서, 사용하고자 하는 고분자 전해질 용액의 구체적인 성분에 따라 적절한 pH를 조절한다. 상기 pH 조절제는 산성 또는 염기성 물질로 이루어질 수 있다. 상기 pH 조절제로서 예를 들면 4차 암모늄염 (ammonium salt), 알킬아민 (alkylamine), 알콕시아민 (alkoxyamine), 황화물 (sulfide), 티올 (thiol), 포스핀 (phosphine) 아인산염 (phosphite), 술폰산 (sulfonic acid), 인산 (phosphoric acid), 카르복시산 (carboxylic acid), 플루오르 함유 산, 또는 할로겐화수소 (hydrogen halide) 계열의 물질을 사용할 수 있다.
상기 단계 10 및 단계 20 중 어느 단계를 우선적으로 행하는가는 공정의 설계 변경 사항에 관한 것으로, 특별한 제한은 없다.
단계 30에서, 상기 레지스트 패턴의 표면에만 선택적으로 자기조립 분자층을 형성한다. 상기 자기조립 분자층에 의하여 상기 레지스트 패턴의 개구부를 통하여 노출되는 하지막의 폭이 줄어들게 된다. 단계 30에서 자기조립 분자층을 형성하는 과정을 보다 상세히 설명하면 다음과 같다.
먼저 단계 32에서, 단계 20에서 준비된 고분자 전해질 용액으로 상기 레지스트 패턴의 표면을 코팅하여 자기조립 단분자층을 형성한다. 이를 위하여, 스핀 코팅 (spin coating), 퍼들링 (puddling), 딥핑 (dipping), 스프레이 (spray) 방법 등과 같은 다양한 방법을 이용하여 상기 고분자 전해질 용액을 상기 레지스트 패턴의 표면에 접촉시킨다. 상기 접촉 시간은 예를 들면 약 10초 ∼ 5분으로 설정할 수 있다. 그리고, 상기 고분자 전해질 용액은 약 10 ∼ 30℃의 온도, 바람직하게는 상온으로 유지시키고, 상기 접촉 단계도 이 온도 범위에서 행한다.
단계 32에서 상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키는 데 있어서, 접촉 방법에 따라 상기 반도체 기판을 회전시키거나 또는 고정시킨 상태로 유지시킨다. 예를 들면, 스핀 코팅 방법으로 접촉시키는 경우에는 상기 반도체 기판을 그 중심점을 중심으로 소정 속도로 회전시키고, 퍼들링 또는 스프레이 방법을 이용하는 경우에는 상기 반도체 기판을 이동 또는 회전시키지 않고 고정된 상태로 유지시킨다.
여기서, 상기 레지스트 패턴의 측벽 표면은 단계 10에서 설명한 바와 같이 산으로 인하여 부분적으로 탈보호가 진행되어 었지만 현상 단계에서는 용해되지 않고 남아 있는 부분으로 인하여 미량의 음이온성 전하를 갖고 있다. 따라서, 상기 레지스트 패턴의 표면에 직접 접촉되는 고분자 전해질 용액으로서 양이온성 고분자를 포함하는 고분자 전해질 용액을 사용하면, 양이온성 고분자 전해질이 상기 레지스트 패턴의 표면에만 선택적으로 자기조립 방식으로 결합된다. 그 결과, 상기 레지스트 패턴의 표면에는 양이온성 고분자를 포함하는 자기조립 단분자층이 형성된다.
단계 34에서, 상기 자기조립 단분자층이 형성된 결과물을 세정액을 사용하여 린스한다. 여기서 상기 세정액으로서 순수(deionized water)를 사용할 수 있다. 상기 단계 34의 린스 단계는 필수적인 것은 아니며 경우에 따라 생략 가능하다.
단계 36에서, 단계 32에서 형성된 자기조립 단분자층을 포함하는 자기조립 분자층의 총 두께가 소정치에 이르면 자기조립 분자층 형성 공정을 종료하고, 단계 40에서 상기 자기조립 분자층 및 레지스트 패턴을 식각 마스크로 하여 상기 하지막을 식각하여 원하는 패턴을 형성한다.
단계 36에서. 자기조립 단분자층을 포함하는 자기조립 분자층의 총 두께가 소정치에 이르지 않았으면, 단계 38에서 자기조립 분자층을 형성하는 단계를 계속하기 위하여 다음에 사용될 고분자 전해질 용액을 준비한다.
단계 38에서는, 이전의 단계 32에서 상기 레지스트 패턴의 표면 코팅을 위하여 양이온성 고분자 전해질 용액을 사용하였다면 이번에는 음이온성 고분자 전해질 용액을 준비한다. 반대로 이전의 단계 32에서 상기 레지스트 패턴의 표면 코팅을 위하여 음이온성 고분자 전해질 용액을 사용하였다면 이번에는 양이온성 고분자 전해질 용액을 준비한다.
그 후, 단계 32로 다시 진행하여 단계 38에서 준비된 고분자 전해질 용액으로 상기 레지스트 패턴의 표면을 코팅한다.
상기와 같이 단계 32 내지 단계 38의 일련의 공정을 복수 회 반복하여 원하는 두께의 자기조립 분자층을 상기 레지스트 패턴의 표면에 형성한다. 그 결과, 상기 레지스트 패턴의 표면에는 양이온성 고분자를 포함하는 제1 자기조립 단분자층 및 음이온성 고분자를 포함하는 제2 자기조립 단분자층이 교대로 하나씩 적층되어 있는 적층 구조를 가지게 되며, 상기 지기조립 분자층이 완성된 후에는 상기 하지막은 상기 레지스트 패턴에 의하여 노출되었던 폭 보다 작은 폭으로 노출된다. 따라서, 단계 40에서 상기 레지스트 패턴 및 가지조립 분자층을 식각 마스크로 하여 식각하면 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 구현할 수 있게 된다.
도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 반도체 소자용 마스크 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 위에 형성된 하지막(110) 위에 레지스트 패턴(120)을 형성한다. 상기 레지스트 패턴(120)에는 상기 하지막(110)의 상면을 제1 폭(d1) 만큼 노출시키는 개구부가 형성되어 있다. 상기 레지스트 패턴은 홀 패턴을 한정하도록 복수의 개구부가 형성된 것일 수도 있고, 또는 라인 앤드 스페이스 패턴을 한정하도록 복수의 라인 패턴으로 구성된 것일 수도 있다. 상기 레지스트 패턴(120)이 복수의 라인 패턴으로 구성된 경우, 상기 제1 폭(d1)은 복수의 라인 사이의 스페이스 폭에 해당한다.
여기서, 상기 레지스트 패턴(120)은 예를 들면 G, i-라인용, DUV용, ArF용, E-빔용 또는 X-레이용 레지스트 재료로 구성될 수 있다. 예를 들면, 상기 레지스트 패턴은 노볼락(Novolak) 수지와 DNQ(diazonaphthoquinone)계 화합물을 포함하는 재료로 구성될 수 있다. 또는, 상기 레지스트 패턴은 PAG(Photo Acid Generator)를 함유하는 일반적인 화학증폭형 레지스트 조성물로 구성될 수 있다. 예를 들면, 상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어질 수 있으며, 포지티브형 레지스트 조성물 또는 네가티브형 레지스트 조성물로 이루어질 수 있다.
도 2b를 참조하면, 도 1의 단계 33를 참조하여 설명한 바에 따라 상기 레지스트 패턴(120)의 표면에 양이온성 고분자를 포함하는 양이온성 고분자 전해질 용액을 접촉시켜 제1 자기조립 단분자층(132)을 형성한다. 상기 제1 자기조립 단분자층(132)에 의하여 상기 하지막(110)의 상면이 상기 제1 폭(d1) 보다 작은 제2 폭(d2) 만큼 노출된다. 여기서, 도 1을 참조하여 이미 설명한 바와 같이, 상기 레지스트 패턴(120)의 측벽 표면은 미량의 음이온성 전하를 갖고 있으며, 경우에 따라 상기 레지스트 패턴(120)의 상면도 미량의 음이온성 전하는 갖게 된다. 따라서, 상기 레지스트 패턴의 표면에 직접 접촉되는 고분자 전해질 용액으로서 양이온성 고분자를 포함하는 고분자 전해질 용액을 사용하면, 양이온성 고분자 전해질이 상기 레지스트 패턴의 적어도 측벽 표면에 선택적으로 자기조립 방식으로 결합된다. 그 결과, 상기 레지스트 패턴의 표면에는 양이온성 고분자를 포함하는 상기 제1 자기조립 단분자층(132)이 형성된다.
그 후, 필요에 따라 도 1의 단계 34에서 설명한 바와 같은 린스 공정을 행한다.
상기 제1 자기조립 단분자층(132)의 두께는 상기 제1 자기조립 단분자층(132)을 구성하는 고분자 성분에 따라 다르게 된다. 상기 제2 폭(d2)이 원하는 치수로 되었으면 이 단계에서 마스크 패턴 형성 공정을 종료할 수 있다.
도 2c를 참조하면, 상기 제2 폭(d2)이 원하는 치수로 되지 않고 도 작은 폭을 원하는 경우, 상기 제1 자기조립 단분자층(132) 표면에 음이온성 고분자를 포함하는 음이온성 고분자 전해질을 접촉시켜 제2 자기조립 단분자층(134)을 형성한다. 상기 제2 자기조립 단분자층(134)에 의하여 상기 하지막(110)의 상면이 상기 제2 폭(d2) 보다 작은 제3 폭(d3) 만큼 노출된다.
필요에 따라 상기 제2 자기조립 단분자층(134)이 형성된 결과물을 도 1의 단계 34에서 설명한 바와 같은 방법으로 린스한다.
상기 제2 자기조립 단분자층(134)의 두께는 상기 제2 자기조립 단분자층(134)을 구성하는 고분자 성분에 따라 다르게 된다. 상기 제3 폭(d3)이 원하는 치수로 되도록 상기 제1 자기조립 단분자층(132) 및 제2 자기조립 단분자층(134)으로 구성되는 자기조립 분자층(130)의 두께가 원하는 값인 소정치에 이르면 자기조립 단분자층 형성 단계를 종료한다. 여기서, 상기 하지막(110)의 노출 영역은 상기 레지스트 패턴(120)의 측벽에 코팅된 상기 자기조립 분자층(130)에 의하여 한정된다.
상기 자기조립 분자층(130)의 두께가 소정치에 이르지 않았으면 도 2b 및 도 2c를 참조하여 설명한 바와 같은 상기 제1 자기조립 단분자층(132) 및 제2 자기조립 단분자층(134) 형성 공정을 교대로 복수 회 반복하여 상기 하지막(110)의 상면을 원하는 폭 만큼 노출시킨다.
도 3a 내지 도 3c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a를 참조하면, 반도체 기판(200)상에 소정의 패턴, 예를 들면 콘택홀 또는 트렌치를 형성하기 위한 피식각막인 하지막(210)을 형성한다. 상기 하지막(210)은 예를 들면 절연막, 도전막 또는 반도체막으로 이루어질 수 있다.
그 후, 도 2a를 참조하여 설명한 바와 같은 방법으로 상기 하지막(210) 위에 레지스트 패턴(220)을 형성한다. 상기 레지스트 패턴(220)에는 상기 하지막(210)의 상면을 제1 폭(h1) 만큼 노출시키는 개구부가 형성되어 있다.
그 후, 도 2b 및 도 2c를 참조하여 설명한 바와 같은 방법으로 상기 레지스트 패턴(220)의 표면에만 선택적으로 자기조립 분자층(230)을 형성한다. 상기 자기조립 분자층(230)은 양이온성 고분자를 포함하는 하나의 자기조립 단분자층으로반 구성될 수 있다. 또는, 상기 자기조립 분자층(230)은 양이온성 고분자를 포함하는 제1 자기조립 단분자층과 음이온성 고분자를 포함하는 제2 자기조립 단분자층이 각각 1개씩 교대로 적층되어 있거나, 각각 교대로 복수 회 적층되어 있는 적층 구조를 가질 수 있다. 상기 자기조립 분자층(230)에 의하여 상기 하지막(210)의 상면이 상기 제1 폭(h1) 보다 작은 제2 폭(h2) 만큼 노출된다.
도 3b를 참조하면, 상기 레지스트 패턴(220) 및 자기조립 분자층(230)으로 이루어지는 마스크 패턴을 식각 마스크로 하여 상기 하지막(210)을 건식 식각하여 하지막 패턴(210a)을 형성한다. 그 후, 상기 레지스트 패턴(220) 및 자기조립 분자층(230)으로 이루어지는 마스크 패턴을 제거한다.
본 발명에 따른 반도체 소자의 제조 방법에서는 마스크 패턴의 개구부를 축소시키는 데 있어서 레지스트 패턴의 표면에 자기조립 단분자층을 원하는 횟수 만큼 형성함으로써 상기 개구부의 사이즈를 원하는 사이즈로 축소시키는 것이 가능하다. 개구부의 폭을 축소시키는 데 있어서 자기조립 방식으로 단일 분자층을 레지스트 패턴의 표면에만 선택적으로 형성하므로 결과적으로 얻어지는 마스크 패턴의 측벽 프로파일의 변형 없이 버티컬한 측벽 프로파일을 유지할 수 있다. 또한, 개구부의 폭을 축소시키는 데 있어서 종래 기술에서와 같이 열을 이용하지 않고 상온에서 간단한 방법으로 행해질 수 있으므로 공정이 단순하고 공정 단가를 낮출 수 있다.
다음에, 본 발명에 따른 반도체 소자 제조용 마스크 패턴 형성 방법에 따라 마스크 패턴을 형성한 구체적인 예들을 설명한다.
다음에 제시한 예들은 단지 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것으로, 본 발명의 범위가 다음에 상술하는 예들에 한정되는 것은 아니다.
예 1
베어(bare) 실리콘 웨이퍼상에 유기 반사방지막 (DUV-30, Nissan Chemical Industries, Ltd.)을 36nm 두께로 형성하고, 그 위에 포토레지스트 (SAIL-G24c, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.75 (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (Nikon S306C)을 이용하여 24mJ/cm2의 노광 에너지로 노광을 행하고, PEB(post-exposure bake) 공정을 행하였다. 그 후, 2.38중량% 테트라메틸암모늄 히드록사이드(TMAH) 용액을 이용하여 현상하여 웨이퍼상에 116.8nm의 CD(critical dimension)를 가지는 개구부가 형성된 레지스트 패턴을 얻었다.
상기 레지스트 패턴 위에 1000ppm의 분기상 폴리에틸렌이민 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하여, 116.8nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
상기 웨이퍼상에 1000ppm의 알긴산(alginic acid) 및 300ppm의 테트라메틸암모늄 히드록사이드 (TMAH) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하여, 85.5nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
예 2
양이온성 고분자 전해질 용액으로서 5000ppm의 분기상 폴리에틸렌이민 수용액을 사용한 것을 제외하고 예 1에서와 동일한 방법에 따라 공정을 진행하여, 103.4nm의 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
예 3
예 1에서와 동일한 방법으로 웨이퍼상에 116.8nm의 CD를 가지는 레지스트 패턴을 형성한 후, 상기 레지스트 패턴 위에 1000ppm의 분기상 폴리에틸렌이민 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅한 후, 상기 웨이퍼를 순수로 린스하였다.
이어서, 1000ppm의 폴리(스티렌-4-술포네이트) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하고 순수로 린스하여, 106.1nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 상기 마스크 패턴 위에 1000ppm의 폴리(디알릴디메틸 암모늄 클로라이드) 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅한 후, 순수로 린스하였다.
이어서, 1000ppm의 폴리(스티렌-4-술포네이트) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하고 순수로 린스하여, 98.4nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 다시 상기 마스크 패턴 위에 1000ppm의 폴리(디알릴디메틸 암모늄 클로라이드) 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅한 후, 순수로 린스하였다.
이어서, 1000ppm의 폴리(스티렌-4-술포네이트) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하고 순수로 린스하여, 93.0nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 다시 상기 마스크 패턴 위에 1000ppm의 폴리(디알릴디메틸 암모늄 클로라이드) 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅한 후, 순수로 린스하였다.
이어서, 1000ppm의 폴리(스티렌-4-술포네이트) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하고 순수로 린스하여, 89.3nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 다시 상기 마스크 패턴 위에 1000ppm의 폴리(디알릴디메틸 암모늄 클로라이드) 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅한 후, 순수로 린스하였다.
이어서, 1000ppm의 폴리(스티렌-4-술포네이트) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하고 순수로 린스하여, 87.3nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 다시 상기 마스크 패턴 위에 1000ppm의 폴리(디알릴디메틸 암모늄 클로라이드) 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅한 후, 순수로 린스하였다.
이어서, 1000ppm의 폴리(스티렌-4-술포네이트) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하고 순수로 린스하여, 84.6nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 다시 상기 마스크 패턴 위에 1000ppm의 폴리(디알릴디메틸 암모늄 클로라이드) 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅한 후, 순수로 린스하였다.
이어서, 1000ppm의 폴리(스티렌-4-술포네이트) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 약 30초 동안 1000rpm으로 스핀 코팅하고 순수로 린스하여, 81.9nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
예 4
베어 실리콘 웨이퍼상에 유기 반사방지막 (DUV-30, Nissan Chemical Industries, Ltd.)을 36nm 두께로 형성하고, 그 위에 포토레지스트 (SAIL-G24c, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.75, (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (Nikon S306C)을 이용하여 25mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% TMAH 용액을 이용하여 현상하여 웨이퍼상에 123.7nm의 CD를 가지는 개구부가 형성된 레지스트 패턴을 얻었다.
5%의 폴리(알릴아민 히드로클로라이드) (Mw = 70,000) 및 0.8%의 트리에탄올 아민 수용액으로 이루어지는 양이온성 고분자 전해질 용액 20ml를 약 30초 동안 상기 레지스트 패턴 위에 퍼들링(puddling) 방법에 의하여 붓고 난 후 순수로 린스하여, 113.2nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
상기 웨이퍼상에 5%의 폴리(아크릴산) (Mw = 90,000) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하여, 107.6nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 상기 마스크 패턴 위에 5%의 폴리(알릴아민 히드로클로라이드) (Mw = 70,000) 및 0.8%의 트리에탄올 아민 수용액으로 이루어지는 양이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하여, 102.8nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
상기 웨이퍼상에 5%의 폴리(아크릴산) (Mw = 90,000) 수용액으로 이루어지는 음이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하여, 88.9nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
예 5
베어 실리콘 웨이퍼상에 유기 반사방지막 (AR46, Shipley Co. Ltd)을 29nm 두께로 형성하고, 그 위에 포토레지스트 (RHR, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.75, (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (Nikon S306C)을 이용하여 32mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% TMAH 용액을 이용하여 현상하여 웨이퍼상에 123.8nm의 CD를 가지는 개구부가 형성된 레지스트 패턴을 얻었다.
1%의 폴리(알릴아민) (Mw = 65,000) 및 2%의 p-톨루엔술폰산 수용액으로 이루어지는 양이온성 고분자 전해질 용액 20ml를 약 30초 동안 상기 레지스트 패턴 위에 퍼들링하고 난 후 순수로 린스하여 마스크 패턴을 구현하였다.
이어서, 상기 웨이퍼상에 1%의 폴리(아크릴산) (Mw = 90,000) 및 0.12%의 p-톨루엔술폰산 수용액으로 이루어지는 음이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하여, 106.9nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 상기 마스크 패턴 위에 1%의 폴리(알릴아민) (Mw = 65,000) 및 2%의 p-톨루엔술폰산 수용액으로 이루어지는 양이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하였다.
이어서, 상기 웨이퍼상에 1%의 폴리(아크릴산) (Mw = 90,000) 및 0.12%의 p-톨루엔술폰산 수용액으로 이루어지는 음이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하여, 75.6nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
예 6
베어 실리콘 웨이퍼상에 유기 반사방지막 (DUV 44, Nissan Chemical Industries, Ltd)을 60nm 두께로 형성하고, 그 위에 포토레지스트 (SRK, Tokyo Ohka Kogyo Co. Ltd)를 코팅하여 550nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.7 (annular illumination: 0.85 ∼ 0.55)인 KrF(248nm) 스테퍼 (ASML 700)를 이용하여 52mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% TMAH 용액을 이용하여 현상하여 웨이퍼상에 177.5nm의 CD를 가지는 개구부가 형성된 레지스트 패턴을 얻었다.
1%의 폴리(알릴아민) (Mw = 65,000) 및 2%의 p-톨루엔술폰산 수용액으로 이루어지는 양이온성 고분자 전해질 용액 20ml를 약 30초 동안 상기 레지스트 패턴 위에 퍼들링하고 난 후 순수로 린스하여 마스크 패턴을 구현하였다.
이어서, 상기 웨이퍼상에 1%의 폴리(아크릴산) (Mw = 90,000) 및 0.12%의 p-톨루엔술폰산 수용액으로 이루어지는 음이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하여, 155.1nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 상기 마스크 패턴 위에 1%의 폴리(알릴아민) (Mw = 65,000) 및 2%의 p-톨루엔술폰산 수용액으로 이루어지는 양이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하였다.
이어서, 상기 웨이퍼상에 1%의 폴리(아크릴산) (Mw = 90,000) 및 0.12%의 p-톨루엔술폰산 수용액으로 이루어지는 음이온성 고분자 전해질 용액 20ml를 약 30초 동안 퍼들링한 후 순수로 린스하여, 130.8nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
예 7
베어 실리콘 웨이퍼상에 유기 반사방지막 (DUV-30, Nissan Chemical Industries, Ltd.)을 36nm 두께로 형성하고, 그 위에 포토레지스트 (SAIL-G24c, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행한 후, 개구수 0.75, (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (Nikon S306C)을 이용하여 25mJ/cm2의 노광 에너지로 노광을 행하고, PEB 공정을 행하였다. 그 후, 2.38중량% TMAH 용액을 이용하여 현상하여 웨이퍼상에 121.2nm의 CD를 가지는 개구부가 형성된 레지스트 패턴을 얻었다.
1000ppm의 분기상 폴리에틸렌아민 및 200ppm의 p-톨루엔술폰산 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 1000rpm으로 약 30초 동안 상기 레지스트 패턴 위에 스핀 코팅한 후 순수로 린스하여 마스크 패턴을 구현하였다.
상기 웨이퍼상에 1000ppm의 폴리(아크릴산-말레인산) (Mw = 3,000) 및 670ppm의 트리에탄올아민 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 100rpm으로 약 30초 동안 스핀 코팅한 후 순수로 린스하여, 108.6nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
그 후, 상기 마스크 패턴 위에 1000ppm의 분기상 폴리에틸렌아민 및 200ppm의 p-톨루엔술폰산 수용액으로 이루어지는 양이온성 고분자 전해질 용액 3ml를 1000rpm으로 약 30초 동안 스핀 코팅한 후 순수로 린스하였다.
이어서, 상기 웨이퍼상에 1000ppm의 폴리(아크릴산-말레인산) (Mw = 3,000) 및 670ppm의 트리에탄올아민 수용액으로 이루어지는 음이온성 고분자 전해질 용액 3ml를 1000rpm으로 약 30초 동안 퍼들링한 후 순수로 린스하여, 98.6nm의 보다 미세한 CD를 가지는 개구부가 형성된 마스크 패턴을 구현하였다.
본 발명에서는 포토리소그래피 기술에서의 파장 한계를 초월한 미세한 사이즈의 개구부가 형성된 마스크 패턴을 형성하기 위하여 레지스트 패턴 위에 자기조립 분자층을 형성한다. 본 발명에서는 식각 마스크로 사용될 마스크 패턴의 개구부를 축소시키는 데 있어서 레지스트 패턴의 표면에 자기조립 단분자층을 원하는 휫수 만큼 반복하여 형성함으로써 마스크 패턴에 형성되는 개구부의 사이즈를 원하는 사이즈로 축소시키는 것이 가능하다. 개구부의 폭을 축소시키는 데 있어서 자기조립 방식으로 단일 분자층을 레지스트 패턴의 표면에만 선택적으로 형성하므로 결과적으로 얻어지는 마스크 패턴의 측벽 프로파일의 변형 없이 버티컬한 측벽 프로파일을 유지할 수 있다. 또한, 개구부의 폭을 축소시키는 데 있어서 종래 기술에서와 같이 열을 이용하지 않고 상온에서 간단한 방법으로 행해질 수 있으므로 공정이 단순하고 공정 단가를 낮출 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 설명하기 위한 플로차트이다.
도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 반도체 소자용 마스크 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판, 110: 하지막, 120: 레지스트 패턴, 130: 자기조립 분자층, 132: 제1 자기조립 단분자층, 134: 제2 자기조립 단분자층, 200: 반도체 기판, 210: 하지막, 210a: 하지막 패턴, 220: 레지스트 패턴, 230: 자기조립 분자층.

Claims (70)

  1. 반도체 기판상에 형성된 레지스트 패턴과,
    상기 레지스트 패턴의 적어도 측벽에 코팅되어 있는 자기조립 분자층을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  2. 제1항에 있어서,
    상기 자기조립 분자층은 양이온성 고분자, 음이온성 고분자, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  3. 제2항에 있어서,
    상기 양이온성 고분자는 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  4. 제2항에 있어서,
    상기 음이온성 고분자는 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  5. 제1항에 있어서,
    상기 자기조립 분자층은 양이온성 고분자를 포함하는 단일층으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  6. 제1항에 있어서,
    상기 자기조립 분자층은 양이온성 고분자를 포함하는 제1 자기조립 단분자층과, 음이온성 고분자를 포함하는 제2 자기조립 단분자층의 적층 구조를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  7. 제6항에 있어서,
    상기 자기조립 분자층은 상기 제1 자기조립 단분자층 및 제2 자기조립 단분자층이 교대로 복수 회 적층된 적층 구조를 가지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  8. 제1항에 있어서,
    상기 레지스트 패턴은 노볼락(Novolak) 수지와 DNQ(diazonaphthoquinone)계 화합물을 포함하는 재료로 구성된 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  9. 제1항에 있어서,
    상기 레지스트 패턴은 PAG(Photo Acid Generator)를 포함하는 화학증폭형 레지스트 조성물로 구성된 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  10. 제1항에 있어서,
    상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  11. 제1항에 있어서,
    상기 레지스트 패턴은 포지티브형 레지스트 조성물 또는 네가티브형 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  12. 제1항에 있어서,
    상기 레지스트 패턴은 상기 반도체 기판상의 하지막 위에 형성되어 있고,
    상기 레지스트 패턴의 측벽에 코팅된 상기 자기조립 분자층에 의하여 상기 하지막의 노출 영역이 한정되는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  13. 제12항에 있어서,
    상기 하지막은 절연막, 도전막, 또는 반도체막으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  14. 제1항에 있어서,
    상기 레지스트 패턴에는 홀 패턴을 한정하도록 복수의 개구부가 형성되어 있는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  15. 제1항에 있어서,
    상기 레지스트 패턴은 라인 앤드 스페이스 (line and space) 패턴을 한정하도록 복수의 라인 패턴으로 구성되어 있는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  16. 기판상의 하지막 위에 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성하는 단계와,
    상기 레지스트 패턴의 표면에 자기조립 분자층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  17. 제16항에 있어서,
    상기 레지스트 패턴의 표면에 자기조립 분자층을 형성하기 위하여 상기 레지스트 패턴의 표면을 고분자 전해질 용액과 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  18. 제17항에 있어서,
    상기 고분자 전해질 용액은 양이온성 고분자 전해질 용액 또는 음이온성 고분자 전해질 용액으로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  19. 제18항에 있어서,
    상기 양이온성 고분자 전해질 용액은 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  20. 제18항에 있어서,
    상기 음이온성 고분자 전해질 용액은 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  21. 제18항에 있어서,
    상기 고분자 전해질 용액은 용매와, 상기 용매의 총 중량을 기준으로 10ppm ∼ 10 중량%의 농도로 용해되어 있는 양이온성 고분자 또는 음이온성 고분자를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  22. 제21항에 있어서,
    상기 용매는 순수(deionized water), 유기 용매, 또는 순수와 유기 용매와의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  23. 제22항에 있어서,
    상기 유기 용매는 알콜, 아민, 에테르, 에스테르, 카르복실산, 티올, 티오에스테르(thioester), 알데히드, 케톤, 페놀, 알칸, 알켄, 아렌(arene) 및 아릴렌(arylene) 계열 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  24. 제18항에 있어서,
    상기 고분자 전해질 용액은 pH 조절제를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  25. 제24항에 있어서,
    상기 pH 조절제는 산성 또는 염기성 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  26. 제24항에 있어서,
    상기 pH 조절제는 4차 암모늄염 (ammonium salt), 알킬아민 (alkylamine), 알콕시아민 (alkoxyamine), 황화물 (sulfide), 티올 (thiol), 포스핀 (phosphine) 아인산염 (phosphite), 술폰산 (sulfonic acid), 인산 (phosphoric acid), 카르복시산 (carboxylic acid), 플루오르 함유 산, 또는 할로겐화수소 (hydrogen halide) 계열의 물질로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  27. 제17항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키기 위하여 스핀 코팅 (spin coating), 퍼들링 (puddling), 딥핑 (dipping) 또는 스프레이 (spray) 방법을 이용하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  28. 제16항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는 상기 레지스트 패턴 위에 하나의 자기조립 단분자층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  29. 제28항에 있어서,
    상기 자기조립 단분자층을 형성하기 위하여 상기 레지스트 패턴의 표면을 양이온성 고분자 전해질 용액과 접촉시키는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  30. 제28항에 있어서,
    상기 자기조립 단분자층의 표면을 세정액으로 린스하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  31. 제30항에 있어서,
    상기 세정액은 순수로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  32. 제16항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    양이온성 고분자를 포함하는 제1 자기조립 단분자층을 형성하는 단계와,
    음이온성 고분자를 포함하는 제2 자기조립 단분자층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  33. 제32항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는 상기 제1 자기조립 단분자층 형성 단계 및 제2 자기조립 단분자층 형성 단계를 교대로 복수 회 반복하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  34. 제32항에 있어서,
    상기 제1 자기조립 단분자층 표면을 세정액으로 린스하는 단계 및 상기 제2 자기조립 단분자층 표면을 세정액으로 린스하는 단계 중 적어도 하나의 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  35. 제34항에 있어서,
    상기 세정액은 순수로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  36. 제17항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키는 단계는 10초 ∼ 5분 동안 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  37. 제17항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키는 단계는 상기 기판이 그 중심점을 중심으로 회전하고 있는 상태에서 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  38. 제17항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키는 단계는 상기 기판이 이동 또는 회전되지 않고 고정된 상태에서 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  39. 제16항에 있어서,
    상기 자기조립 분자층이 형성된 후 상기 개구부에서 상기 하지막은 자기조립 분자층을 통하여 상기 제1 폭 보다 작은 제2 폭 만큼 노출되는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  40. 제16항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는 10 ∼ 30℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  41. 반도체 기판상에 하지막을 형성하는 단계와,
    상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성하는 단계와,
    상기 개구부에서 상기 하지막이 상기 제1 폭 보다 작은 제2 폭 만큼 노출되도록 상기 레지스트 패턴의 표면에만 선택적으로 자기조립 분자층을 형성하는 단계와,
    상기 레지스트 패턴 및 자기조립 분자층을 식각 마스크로 하여 상기 하지막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  42. 제41항에 있어서,
    상기 자기조립 분자층을 형성하기 위하여 상기 레지스트 패턴의 표면을 고분자 전해질 용액과 접촉시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  43. 제42항에 있어서,
    상기 고분자 전해질 용액은 양이온성 고분자 전해질 용액 또는 음이온성 고분자 전해질 용액으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  44. 제43항에 있어서,
    상기 양이온성 고분자 전해질 용액은 폴리에틸렌이민 유도체 (polyethyleneimine derivatives), 폴리알릴아민 유도체 (polyallylamine derivatives), 폴리(디알릴디메틸암모늄 클로라이드) 유도체 (poly(diallyldimethylammonium chloride) derivatives), 아미노기를 함유하는 셀룰로오스, 양이온화된 셀룰로오스 (cationized cellulose), 폴리(아크릴아미드) (poly(acryl amide)), 폴리비닐피리딘 (polyvinylpyridine), 및 폴리(콜린 아크릴레이트) (poly(choline acrylate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  45. 제43항에 있어서,
    상기 음이온성 고분자 전해질 용액은 폴리(아크릴산) (poly(acrylic acid)), 폴리스티렌술포네이트 (polystyrenesulfonate), 카르복실기를 함유하는 셀룰로오스, 음이온화된 셀룰로오스, 폴리(술폰알킬 아크릴레이트) (poly(sulfonalkyl acrylate)), 폴리(아크릴아미도 알킬 술포네이트 (poly(acrylamido alkyl sulfonate)), 및 폴리(비닐 술포네이트) (poly(vinyl sulfate))로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  46. 제43항에 있어서,
    상기 고분자 전해질 용액은 용매와, 상기 용매의 총 중량을 기준으로 10ppm ∼ 10 중량%의 농도로 용해되어 있는 양이온성 고분자 또는 음이온성 고분자를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  47. 제46항에 있어서,
    상기 용매는 순수(deionized water), 유기 용매, 또는 순수와 유기 용매와의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  48. 제47항에 있어서,
    상기 유기 용매는 알콜, 아민, 에테르, 에스테르, 카르복실산, 티올, 티오에스테르(thioester), 알데히드, 케톤, 페놀, 알칸, 알켄, 아렌(arene) 및 아릴렌(arylene) 계열 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  49. 제43항에 있어서,
    상기 고분자 전해질 용액은 pH 조절제를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  50. 제49항에 있어서,
    상기 pH 조절제는 산성 또는 염기성 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  51. 제49항에 있어서,
    상기 pH 조절제는 4차 암모늄염 (ammonium salt), 알킬아민 (alkylamine), 알콕시아민 (alkoxyamine), 황화물 (sulfide), 티올 (thiol), 포스핀 (phosphine) 아인산염 (phosphite), 술폰산 (sulfonic acid), 인산 (phosphoric acid), 카르복시산 (carboxylic acid), 플루오르 함유 산, 또는 할로겐화수소 (hydrogen halide) 계열의 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  52. 제42항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키기 위하여 스핀 코팅 (spin coating), 퍼들링 (puddling), 딥핑 (dipping) 또는 스프레이 (spray) 방법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  53. 제41항에 있어서,
    상기 자기조립 분자층은 상기 레지스트 패턴의 적어도 측벽을 덮는 하나의 자기조립 단분자층으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  54. 제53항에 있어서,
    상기 자기조립 단분자층을 형성하기 위하여 상기 레지스트 패턴의 표면을 양이온성 고분자 전해질 용액과 접촉시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  55. 제54항에 있어서,
    상기 레지스트 패턴의 표면을 양이온성 고분자 전해질 용액과 접촉시킨 후 상기 자기조립 단분자층의 표면을 세정액으로 린스하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  56. 제55항에 있어서,
    상기 세정액은 순수로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  57. 제41항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는
    양이온성 고분자를 포함하는 제1 자기조립 단분자층을 형성하는 단계와,
    음이온성 고분자를 포함하는 제2 자기조립 단분자층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  58. 제57항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는 상기 제1 자기조립 단분자층 형성 단계 및 제2 자기조립 단분자층 형성 단계를 교대로 복수 회 반복하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  59. 제57항에 있어서,
    상기 제1 자기조립 단분자층 표면을 세정액으로 린스하는 단계 및 상기 제2 자기조립 단분자층 표면을 세정액으로 린스하는 단계 중 적어도 하나의 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  60. 제59항에 있어서,
    상기 세정액은 순수로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  61. 제42항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키는 단계는 10초 ∼ 5분 동안 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  62. 제42항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키는 단계는 상기 기판이 그 중심점을 중심으로 회전하고 있는 상태에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  63. 제42항에 있어서,
    상기 레지스트 패턴의 표면을 상기 고분자 전해질 용액과 접촉시키는 단계는 상기 기판이 이동 또는 회전되지 않고 고정된 상태에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  64. 제41항에 있어서,
    상기 자기조립 분자층을 형성하는 단계는 10 ∼ 30℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  65. 제41항에 있어서,
    상기 레지스트 패턴은 PAG(Photo Acid Generator)를 포함하는 화학증폭형 레지스트 조성물로 구성된 것을 특징으로 하는 반도체 소자의 제조 방법.
  66. 제41항에 있어서,
    상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  67. 제41항에 있어서,
    상기 레지스트 패턴은 포지티브형 레지스트 조성물 또는 네가티브형 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  68. 제41항에 있어서,
    상기 하지막은 절연막, 도전막, 또는 반도체막으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  69. 제41항에 있어서,
    상기 레지스트 패턴에는 홀 패턴을 한정하도록 복수의 개구부가 형성되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
  70. 제41항에 있어서,
    상기 레지스트 패턴은 라인 앤드 스페이스 패턴을 한정하도록 복수의 라인 패턴으로 구성되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020040024022A 2004-04-08 2004-04-08 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 KR100585138B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040024022A KR100585138B1 (ko) 2004-04-08 2004-04-08 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
US11/092,003 US20050227492A1 (en) 2004-04-08 2005-03-29 Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device
JP2005111234A JP2005301275A (ja) 2004-04-08 2005-04-07 半導体素子の製造用のマスクパターンとその形成方法、及び微細パターンを有する半導体素子の製造方法
CN200510064908.XA CN1684229A (zh) 2004-04-08 2005-04-08 用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024022A KR100585138B1 (ko) 2004-04-08 2004-04-08 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050098599A true KR20050098599A (ko) 2005-10-12
KR100585138B1 KR100585138B1 (ko) 2006-05-30

Family

ID=35061123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024022A KR100585138B1 (ko) 2004-04-08 2004-04-08 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (1) US20050227492A1 (ko)
JP (1) JP2005301275A (ko)
KR (1) KR100585138B1 (ko)
CN (1) CN1684229A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879173B1 (ko) * 2011-07-14 2018-07-18 메르크 파텐트 게엠베하 미세 패턴 형성용 조성물 및 이를 이용한 미세화된 패턴 형성 방법
KR20180132586A (ko) * 2015-06-03 2018-12-12 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 패턴 처리 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731135B2 (ja) * 2004-07-02 2011-07-20 ルネサスエレクトロニクス株式会社 微細パターン形成材料を用いた電子デバイス装置の製造方法
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100618864B1 (ko) * 2004-09-23 2006-08-31 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
EP1732121A1 (en) * 2005-06-06 2006-12-13 STMicroelectronics S.r.l. Process for manufacturing a high-quality SOI wafer
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP2009042459A (ja) * 2007-08-08 2009-02-26 Tokyo Ohka Kogyo Co Ltd レジストパターン被覆膜形成用材料およびレジストパターン被覆膜形成方法
US20090214985A1 (en) * 2008-02-27 2009-08-27 Tokyo Electron Limited Method for reducing surface defects on patterned resist features
US8765653B2 (en) * 2009-07-07 2014-07-01 Air Products And Chemicals, Inc. Formulations and method for post-CMP cleaning
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
US8821978B2 (en) * 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US8828493B2 (en) * 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
CN102213919B (zh) * 2010-04-08 2012-08-22 中国科学院上海微系统与信息技术研究所 一种悬架结构光刻胶的涂胶方法
JP2012069687A (ja) * 2010-09-22 2012-04-05 Toshiba Corp パターンの形成方法、電子デバイスの製造方法、および電子デバイス
JP2011170360A (ja) * 2011-03-18 2011-09-01 Renesas Electronics Corp パターン形成材料およびそれを用いて製造した電子デバイス装置
KR20130017664A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 금속 패턴 형성 방법 및 반도체 소자의 제조 방법
KR101311447B1 (ko) * 2012-06-15 2013-09-25 금호석유화학 주식회사 아민 염 및 아민을 함유하는 중합체를 함유하는 미세패턴 형성용 수용성 수지 조성물 및 이를 이용한 미세패턴의 형성방법
JP6239833B2 (ja) * 2013-02-26 2017-11-29 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 微細レジストパターン形成用組成物およびそれを用いたパターン形成方法
TWI617900B (zh) * 2015-06-03 2018-03-11 羅門哈斯電子材料有限公司 圖案處理方法
KR102628632B1 (ko) * 2015-06-04 2024-01-23 카티바, 인크. 금속 표면 상에서 에치 레지스트 패턴의 제조 방법
KR20240014578A (ko) 2015-08-13 2024-02-01 카티바, 인크. 금속 표면 상에 에치 레지스트 패턴을 형성하는 방법
US10056265B2 (en) * 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
US10398034B2 (en) 2016-12-12 2019-08-27 Kateeva, Inc. Methods of etching conductive features, and related devices and systems
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2103261T3 (es) * 1989-04-24 1997-09-16 Siemens Ag Procedimiento para la generacion de estructuras resistentes a la corrosion.
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
SE521591C2 (sv) * 1998-11-30 2003-11-18 Sca Res Ab Metod att framställa en partikel uppvisande beläggning av med varandra växelverkande polymerer och pappers -eller nonwovenprodukt innehållande partiklarna
US6630404B1 (en) * 2001-03-14 2003-10-07 Advanced Micro Devices, Inc. Reducing feature dimension using self-assembled monolayer
US7189783B2 (en) * 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP2004093832A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
US20050023156A1 (en) * 2003-07-30 2005-02-03 Ramsey J. Michael Nanostructured material transport devices and their fabrication by application of molecular coatings to nanoscale channels
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879173B1 (ko) * 2011-07-14 2018-07-18 메르크 파텐트 게엠베하 미세 패턴 형성용 조성물 및 이를 이용한 미세화된 패턴 형성 방법
KR20180132586A (ko) * 2015-06-03 2018-12-12 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 패턴 처리 방법

Also Published As

Publication number Publication date
CN1684229A (zh) 2005-10-19
US20050227492A1 (en) 2005-10-13
JP2005301275A (ja) 2005-10-27
KR100585138B1 (ko) 2006-05-30

Similar Documents

Publication Publication Date Title
KR100585138B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100618850B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR101967189B1 (ko) 자기 정렬 스페이서를 포함하는 기판
JP5698924B2 (ja) 電子デバイスを形成する方法
US6486058B1 (en) Method of forming a photoresist pattern using WASOOM
KR101746017B1 (ko) 전자 장치의 형성 방법
CN1752844B (zh) 用于半导体器件制造的掩模图形及其相关方法和结构
JP2000031025A (ja) レジストパターンの形成方法
KR100618851B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴 형성용 코팅 조성물 제조 방법 및 반도체 소자의제조 방법
KR100682184B1 (ko) 감광막 패턴 수축용 조성물
US7214474B2 (en) Wash composition with polymeric surfactant
US11682559B2 (en) Method to form narrow slot contacts
JPH06348036A (ja) レジストパターン形成方法
JP2615530B2 (ja) パターン形成方法
JP2647065B2 (ja) パターン形成方法
KR20060074585A (ko) 감광막 패턴 수축용 조성물
KR20060074586A (ko) 감광막 패턴 수축용 조성물
KR20060074746A (ko) 감광막 패턴 수축용 조성물
JP2006018095A (ja) 微細パターン形成材料、これを用いた電子デバイス装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee