CN1350205A - 曝光方法 - Google Patents

曝光方法 Download PDF

Info

Publication number
CN1350205A
CN1350205A CN01137027A CN01137027A CN1350205A CN 1350205 A CN1350205 A CN 1350205A CN 01137027 A CN01137027 A CN 01137027A CN 01137027 A CN01137027 A CN 01137027A CN 1350205 A CN1350205 A CN 1350205A
Authority
CN
China
Prior art keywords
photoresist
substrate
film
cross
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01137027A
Other languages
English (en)
Inventor
竹内幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1350205A publication Critical patent/CN1350205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种图形形成方法,能在衬底平面中形成有均匀尺寸精度的微细光刻胶图形,而不增大生产成本和不延长生产周期。该方法中,用光刻法在衬底上形成含光酸发生剂的第1光刻胶图形后,衬底上涂敷覆盖第1光刻胶图形的含有与酸反应的交联剂的光刻胶膜。第1光刻胶图形与光刻胶膜之间的界面处发生交联反应,生长交联层,形成交联层和第1光刻胶图形构成的第2光刻胶图形,在衬底上涂光刻胶层之前进行第1光刻胶层的光辐射步骤。

Description

曝光方法
技术领域
本发明涉及图形形成方法，具体涉及在半导体器件、微型机械等制造中成为工艺掩模的微细光刻胶图形的图形形成方法。
背景技术
随着半导体器件的集成度增高，已经提高了栅极、布线和连接孔图形的精细程度。用光刻法形成的光刻胶图形作掩模，腐蚀各个底膜，形成这些图形。光刻法包括源光刻胶，图形曝光和显影处理等步骤。用下式(1)表示这样制成的光刻胶图形的最小线宽R：
R＝K1×λ/NA         (1)式中K1是工艺常数，λ是曝光用的光的波长，NA是投影透镜的数字孔径。
从式(1)看到，缩短曝光光波长λ和增大投影透镜的数字式孔径能有效提高光刻胶图形的精细程度(即使最小线宽变细的程度)。因此，近年来已开发出诸如有高数字式孔径的曝光设备的投影透镜，因此，光刻图形曝光中用的光的波长已缩到水银灯的g线(波长λ为436nm)，i线(波长λ为356nm)，KrF准分子激光(波长λ为248nm)，和ArF准分子激光(波长λ为193nm)。
此外，为了进一步提高光刻胶图形的精细程度，不仅是分辨率而且曝光的焦深的增大均很重要。即，对应衬底的散焦范围，透镜相差，光刻胶厚度和曝光设备的聚焦调整等都是必需的。焦深d用下式表示(2)表示，
d＝K2×λ/(NA)2                 (2)式中K2是工艺常数，λ是曝光用光的波长，NA是投影透镜的数字式孔径。
从式(2)看到，缩短曝光光的波长能有效增大焦深d。另一方面，看到增大投影透镜的数字式孔径NA能提高分辨率，减小焦深。
因此，为了补偿因投影透镜的数字式孔径增大造成的焦深减小，必须用其它方式来增大焦深。其中一种方式是，把光刻胶形成薄膜，增大式(2)中的工艺常数K2。此外，使光刻胶膜变薄还能有效抑制显影时由于表面张力造成的图形缺陷。
但是，光刻胶做薄时，会担心要处理的膜作为底层腐蚀时光刻胶膜的厚度不够。因此，用光刻胶材料的耐腐蚀性来确定光刻胶层的薄度极限。此外，光刻胶做薄时，用底层反射光与入射光之间的干扰，即增大所谓的驻波效应，来调整光刻胶中的光吸收量。为了抑制底层反射光的影响，通常设置用CVD(化学汽相淀积)法形成的有机抗反射膜或抗反射膜作为光刻胶膜的下层。但是，用抗反射膜来防止由于光刻胶膜变薄造成的驻波效应的方法中，由于抗反射膜也需要腐蚀，所以光刻胶也必须加厚，因而由此来确定光刻胶的薄度极限。
因此，正如T.Azuma et al all″resist design for resolution limit ofKrF imaging towards 130nm lithography″J.Vac.Sci.Technol.B16，3734(1998)中所公开的方法中，在要处理的膜上使用CVD法形成的氮化硅膜、多晶硅膜、或非晶硅膜作为层间膜，经过该层间膜腐蚀要处理的膜。即，用光刻胶图形作掩模腐蚀要处理的膜，而且用该层间膜作掩模腐蚀要处理的膜。用对要处理的膜有高腐蚀选择率的膜作层间膜。按该方法，光刻胶图形的厚度只是需要腐蚀的层间膜的厚度，因而光刻胶膜的厚度与没有层间膜的情况相比明显地变薄。
此外，日本特许公开73922/1998公开了一种方法，在衬底上形成含光-酸发生剂的光刻胶图形后，在衬底上涂敷覆盖该光刻胶图形的含与光酸反应的交联剂的光刻胶膜、在光刻胶图形与光刻胶之间的界面处发生交联反应，以生长交联层。这时，涂敷光刻胶膜后用光辐射，在光刻胶图形中产生足够的酸。按该方法，由于形成覆盖光刻胶图形的交联层，交联层的厚度加到光刻胶图形上，因此，用光刻法形成的光刻胶图形的厚度能减薄添加的厚度量。
但是，所述图形形成方法有以下缺点：
即，中间膜形成方法中必须进行膜形成步骤，如CVD法，需要有膜形成时间，清洗步骤和设层间膜的时间。而且，若层间膜留下，还会损坏器件的电性能，因此，必须在腐蚀要处理的膜后进行除去层间膜的步骤。因此增大了生产成本和加长了工艺时间。
光刻胶图形界面处形成交联层的方法中，不需要进行膜形成步骤，如不需进行CVD法，与设层间膜的方法相比，不会增大生产成本和延长工艺时间。但是，光经过含交联剂的光刻胶膜辐射光刻胶图形，在光刻胶膜中会出现光的多重干扰，因而不能使衬底整个表面上的光刻胶图形受到均匀的光辐射。因此光刻胶图形中产生的酸量出现波动，因而不能在衬底平面中的光刻胶图形界面处均匀形成交联层的膜厚。而且不能达到交联层构成的第2光刻胶图形的尺寸精度。引起衬底平面中的光刻胶图形波动。用该第2光刻胶图形处的底层也不能达到尺寸精度。
发明内容
因此，本发明的目的是提供能在衬底平面中形成尺寸精度的微细光刻胶图形的图形形成方法。而且不会增大生产成本和延长生产周期。
为达到发明目的，本发明的图形形成方法的特征有以下工艺步骤：
首先，衬底上形成含光酸发生剂的第1光刻胶图形，用光辐射该第1光刻胶图形。之后，衬底上涂敷覆盖第1光刻胶图形的含有与光酸反应的交联剂的光刻胶膜，在第1光刻胶图形界面发生交联反应生长交联层，形成交联层和第1光刻胶图形构成的第2光刻胶图形。
这种图形形成方法中，用光刻胶膜覆盖第1光刻胶图形之间用光辐射第1光刻胶图形。因此，能防止光辐射第1光刻胶图形时光在光刻胶膜中的多重干扰。使辐射到衬底整个表面上的光有效量均匀。因此，在衬底的整个表面上在第1光刻胶图形中产生的酸量均匀，能在第1光刻胶图形的露出界面处形成厚度均匀的交联层。
附图简述
图1A至1E是显示本发明图形形成方法的剖视图；
图2是实施本发明图形形成方法用的半导体制造设备的结构示意图；
图3是图2所示半导体制造设备用的光辐射单元的结构示意图；
图4A至4D是用于半导体器件制造方法中的本发明例的结构剖视示意图(No.1)；
图5A至5E是用于半导体器件制造方法中的本发明例的结构剖视示意图(No.2)；
图6是与发明例对比的对比例的结构剖视图。
优选实施例详述
以下将参见附图详细说明本发明的图形形成方法。这里将说明用于半导体器件制造方法中的本发明的图形形成方法的一个实施例。本发明的图形形成方法不限于用于半导体器件的制造方法中。它也能广泛用于微型机械的制造方法中，或其它要求制造精细图形的制造方法中。
首先，如图1A所示，在半导体晶片制成的衬底1上用光刻法形成第1光刻胶图形2。这里进行用化学放大的光刻胶的光刻。化学放大光刻胶是指含光酸发生剂的光刻胶，在光刻中用图形曝光产生的酸的催化反应形成图形。
此外，该光刻中的图形曝光中，按第1光刻胶图形2的线宽和图形间隔，所用的光刻胶材料、从KrF准分子激光曝光设备，i线曝光设备，ArF准分子激光曝光设备，F2激光曝光设备，电子束绘图设备，X-射线绘图设备和X-射线曝光设备中选取合适的曝光设备，进行曝光。
这时，按曝光方式选择合适的光刻胶材料。例如，用汞I线作曝光用光时，用酚醛清漆为光刻胶材料的基本树脂。对光刻胶材料中的光酸发生剂无具体限制，可用锍盐和尿素。
之后，如图1B所示，进行第2次曝光，其中，用光3辐射第1光刻胶图形2。这时，光3均匀辐射到衬底1的整个表面上，在第2光刻胶图形2内产生足够的酸4。为了进行该曝光，要求用下述的曝光单元，它能同时用光3辐射衬底1的整个表面。此外，对光3的波长无具体限制，只要它能够被第1光刻胶图形2中的光酸发生剂吸收即可。
之后，如图1C所示，衬底1上涂敷并形成覆盖光刻胶图形2的含有与酸反应的交联剂的光刻胶膜5。这时，含交联剂的没硬化的光刻胶材料旋涂到衬底1上。
这里用的光刻胶材料是由聚乙烯醇系，聚丙烯酸系，聚乙烯醇缩醛系等构成的基础树脂，尿素系和三聚氰胺系构成的可溶性交联剂，作为溶剂的水，提供涂敷性能的可溶性溶剂和诸如表面活化剂的添加剂的混合物。
以后，例如，衬底1放在加热板6上加热，使第1光刻胶图形2中的酸4扩散进光刻胶膜5中。如图1D所示，由此在第1光刻胶图形2的界面附近，光刻胶膜5中的交联剂与酸4反应，在第1光刻胶图形2的界面形成交联层7。选择衬底1的最佳加热温度和加热时间来控制要生长的交联层7的膜厚。这时，尽管随着加热温度变高交联层7的厚度增长变大，但加热温度设定在低于第1光刻胶图形2软化开始的温度范围内。
以后，如图1E所示，衬底1回到室温后，用树脂溶剂洗去光刻胶膜5的没反应的部分。由此制成用第1光刻胶图形2和覆盖它的交联层7构成的第2光刻胶图形10。第2光刻胶图形10的厚度是光刻形成的第1光刻胶图形2的厚度与交联层7的厚度之和。
上述方法中，用光刻胶膜5覆盖第1光刻胶图形2之前，光3辐射第1光刻胶图形2。因此能防止光辐射中光3对光刻胶膜5的多重干扰，能对衬底1上的第1光刻胶图形2进行光辐射，并使辐射到衬底1的整个表面上的有效光量均匀。而且，在衬底1的整个表面上在第1光刻胶图形2中能产生均匀量的酸，因而能在衬底1的整个表面上的第1光刻胶图形2的界面生长均匀的有足够厚度的交联层7。结果，在衬底1上能形成厚度均匀和尺寸精确的第2光刻胶图形10。
而且，由于该第2光刻胶图形的厚度是第1光刻胶图形2的厚度加交联层7的厚度，所以第1光刻胶图形2的厚度可以减薄交联层的厚度。因此，形成第1光刻胶图形2的光刻中，进行图形曝光中有更高的分辨率。结果，不要用CVD法形成导间膜，即，不会增大生产成本，不会延长生产周期。能形成有更微细的线宽和开口宽度的光刻胶图形。
特别是，在该情况下，由于第1光刻胶图形2的侧壁上也形成有交联层7，所以扩大了第2光刻胶图形10的保留部分图形的线宽。而且，在要加速提高物体的精细程度的情况下，要求物体形成去掉图形10a如孔图形或槽图形。第2次曝光中，光3辐射第1光刻胶图形2时，与第1光刻胶图形2的侧壁相比，光3更多地辐射到第1光刻胶图形2的顶表面上。因此，顶表面处的交联层7的厚度比第1光刻胶图形2侧壁处的厚度厚。
以下要说明作为半导体制造设备构件的实施与此相同的图形形成方法用的制造设备。图2是半导体制造设备的实例的结构示意图。图2所示半导体制造设备包括载体盒安置部分21、21，其中放有装要处理的晶片W(即，衬底)的载体盒(没画)，和设在载体盒安置部分21附近的晶片输送部件23。
而且，晶片输送部件23的周围安置有以下各个单元。设有用光辐射晶片W的光辐射单元24，给晶片W旋涂光刻胶膜用的旋涂单元25，给涂有光刻胶膜的晶片W加热用的加热单元26，干燥和冷却加热晶片W用的晶片干燥和冷却单元，用于除去晶片W表面上的光刻胶膜的晶片清洗单元28。
装在载体盒安置部分21的载体盒中的晶片用输送部件23输送到各个单元，随后在各个单元中进行处理。
这些单元中，构成用光辐射晶片W用的光辐射单元24，如图3所示。图3所示光辐射单元包括例如高压汞灯构成的光源31，镜子32，凹透镜33，光栅34，复眼透镜35，狭缝36，镜子37，凸透镜38，载物架39，照度计40，从光源31开始顺序安置在光3辐射通道中。
从光源31辐射的光被镜子32反射，通过光栅34，入射到复眼透镜35。该复眼透镜35用多个小凸透镜捆扎在一起构成，它有限定的方向性，和均匀的光漫射特性，能均分和均匀漫射入射光3。该复眼透镜35变成二次光源，光通过狭缝36。该狭缝36遮蔽光束的周边部分，以防止光在透镜周边散射。通过了狭缝36的光3通过凸透镜38变成平行光3，并均匀地辐射到放在载物架39上的晶片W的整个表面上。用光栅34的打开时间控制光3的辐射量，通过照度计40预先校正光照度。
用显影液涂敷机的光刻胶旋涂单元作为旋涂单元25。该旋涂单元25包括晶片旋转卡盘，供料喷嘴，含有交联剂的光刻胶溶液从供料喷嘴供给由晶片旋转卡盘旋转固定的晶片W上，由此把光刻胶膜旋涂在晶片W表面上。
加热单元26包括用于蒸发晶片W上涂敷的光刻胶膜的溶剂，例如水的加热块，和加热晶片W以形成交联层用的加热块，各个加热块按两级垂直安置。每个加热块包括加热板，其结构应使加热板的温度使晶片W的平面温度精度能控制在±0.5℃。而且，使晶片W的平面中的温度分布均匀。并设有排气部分，用它调节晶片W周围的气流。
之后，包括干燥晶片W的加热板的加热块，包括把晶片W冷却到室温的冷却板的冷却块，各个块按两级垂直安放，构成晶片干燥和冷却单元27。
显影液涂敷机的显影单元用作晶片清洗单元28。清洗单元28中设晶片旋转卡盘和两个供料喷嘴，用晶片旋转卡盘旋转地固定晶片W，一个供料喷嘴供给异丙烯醇，另一供料喷嘴供给纯水。由此，用异丙烯醇和纯水处理晶片W表面，晶片W进行旋转干燥。
用有该结构的半导体制造设备，能连续而顺序地进行图1所示各个步骤。
此外，由于设有用光均匀辐射晶片W的整个表面的光辐射单元24，能使辐射到晶片W(衬底1)的整个表面上的光的有效量进一步均匀，因此，可以在衬底1的整个表面上的光刻胶图形2的界面处均匀生长有足够厚度的交联层7。
另外，有该结构的半导体制造设备也可以用普通的显影液涂敷机构成。显影液涂敷机包括载体盒安置部分，晶片输送部件，周边曝光辐射单元。旋涂单元，显影单元，加热单元，晶片干燥和冷却单元。这里，周边曝光单元用光辐射晶片边缘，在显影时去掉晶片边缘的光刻胶(正型光刻胶)。因此，周边曝光单元更换进所述的光辐射单元24中，从旋涂单元的供料喷嘴加含交联剂的光刻胶材料溶液，并从显影单元的供料喷嘴供给异丙烯醇，所以，它能用作有所述结构的半导体制造设备。
之后，将用图4和图5说明本发明的图形形成方法的具体例用于半导体器件的制造方法。
首先，如图4A所示，在硅衬底101的表面侧形成元件隔离区102，之后，硅衬底101上形成线宽为0.1μm的栅极103，硅衬底101的表面层上形成源/漏扩散层101a。之后，用CVD法在硅衬底101上形成要变成层间绝缘膜的氧化硅膜104后，用CMP(化学机械抛光)法整平氧化硅膜表面。由此，使氧化硅膜104的厚度为500±50nm。这时，用CMP步骤磨薄量波动引起的氧化硅膜104的厚度波动范围在±50nm内。
之后，如图4B所示，在氧化硅膜104上旋涂厚度为135nm用有机材料构成的抗波动膜105。这时，为在以后的图形曝光步骤中充分抑制从底层的反射光，形成135nm厚的抗波动膜105。抗波动膜105的厚度不够时，氧化硅膜104的厚度波动会改变光的干扰状态，它还会使从底层反射的光强度变化。因此，在以后的图形曝光和显影而形成光刻胶图形的步骤中，它的尺寸会波动。
之后，抗波动膜105上旋涂390nm厚的正型化学扩大光刻胶106。主要含锍盐光酸发生剂的光刻胶和有乙缩醛基作保护基的聚羟基不锈树脂用作化学扩大光刻胶106。
之后，用缩小率为1/4的投影透镜用KrF准分子激光扫描仪(曝光波长λ为248nm)实施到化学扩大光刻胶106的通孔图形的曝光，衬底在1300℃加热90秒钟后，用2.0wt％的TMAH(氢氧化四甲铵)稀释溶液显影，最好用纯水清洁。由此，如图4C所示，形成有孔径为220nm的孔图形107的第1光刻胶图形106a。
之后，如图4D所示，用汞灯108辐射的光3均匀辐射衬底101，总的曝光量为80J/m2，在第1光刻胶图形106a的表面中产生酸109。这时，用图3所述结构的光辐射单元24。
之后，如图5A所示，在衬底101上旋涂厚度为800nm含有交联剂的光刻胶膜110。这时，用聚乙烯酸系可溶性树脂，尿素系交联剂，作为溶剂的水，和诸如表面活性剂的添加剂制成要涂敷的光刻胶材料溶液。之后，衬底101放在加热板111上加热。这时，首先在850℃加热70秒钟，蒸发掉溶液中的溶剂。之后，在110℃加热70秒钟，第1光刻胶图形106a表面上的酸扩散进光刻胶膜110中。由此，扩散进光刻胶膜110中的酸109与光刻胶膜110中的交联剂相互反应，形成覆盖第1光刻胶图形106a的不溶于水的交联层112。
之后，如图5B所示，衬底101上喷淋异丙烯醇溶液，溶解除去没被交联的光刻胶膜(110)的部分，最后，用纯水洗衬底101，衬底101加热干燥。由此形成用交联层112覆盖其表面106a的第2光刻胶图形113。第2光刻胶图形113的高度变成交联层112的厚度110nm加光刻胶图形106a的高度390nm之和500nm。通孔图形的直径从220nm减小至100nm。
之后，如图5C所示，用第2光刻胶图形113作掩模腐蚀底层抗波动膜105，腐蚀条件如下：
<抗波动膜105的腐蚀条件>：
腐蚀设备：气体类感应耦合等离子腐蚀机。
流量：O2(10sccm)/He(100sccm)。
第2光刻胶图形113对抗波动膜105的选择比：1
过腐蚀量：30％
之后，如图5D所示，用第2光刻胶图形作掩模，再次腐蚀氧化硅膜104，这时的腐蚀条件如下：
<氧化硅膜104的腐蚀条件>：
腐蚀设备：气体类平行平板型等离子腐蚀机。
气体种类和流量：八氟环丁烷C4F8(2sccm)/O2(10sccm)/Ar(300sccm)。
第2光刻胶图形113对氧化硅膜104的选择比：3。
过腐蚀量：30％
气体流速单位“sccm”是指标准的cm3/分钟，指示气体在标准状态的流速。
按上述方式，在氧化硅膜104中形成达到衬底101的表面层的扩散层101a的连接孔104a。
此后，如图5E所示，对氧化硅膜104进行氧灰化抛光，除去残留在硅衬底101和有机抗波动膜(105)上的第2光刻胶图形(113)，用硫酸和过氧化氢混合液进行后期处理。
通过以上的一系列步骤，在衬底101的平面中有均匀尺寸精度的衬底101的上部的氧化硅膜104中形成直径为100nm的连接孔104a。
并按下述方式设定形成连接孔104a所需的第2光刻胶图形113的厚度。首先，计算经两次腐蚀第2光刻胶图形113减去的厚度。
第2光刻胶图形113减去的厚度＝(抗波动膜的厚度/腐蚀选择比)×(1+过腐蚀量)+(层间膜厚/腐蚀选择比)×(1+过腐蚀量)＝(135nm/1)×(1+0.3)+(500nm/3)×(1+0.3)＝175.5nm+216.7nm＝392nm。
这里，尽管抗波动膜也有腐蚀掩模的功能。如果腐蚀到抗波动膜105而使膜减薄，则严重损坏腐蚀后的连接孔104a的直径均匀性。此外，由于腐蚀时第2光刻胶图形113的通孔图形107的开口部分扩大，为了防止到通孔图形107的底部扩大，必须使腐蚀后的第2光刻胶图形113的残留膜至少厚60nm。因此，第2光刻胶图形113要求的厚度变成392nm+60nm≌450nm。
之后，上述实施例中，第2光刻胶图形113的厚度为500nm，由此能保证连接孔104a的直径均匀和保持它的形状。
只用第1光刻胶图形106a作掩模而不形成交联层112在氧化硅膜104中形成连接孔时，如图6所示，氧化硅膜104中的连接孔104a的上开口扩大。这种情况下，连接孔104a与其上部之间的部分上形成的布线之间会发生电短路，不能制成半导体器件。
如上所述，按本发明的图形形成方法，用含有能与酸反应的交联剂的光刻胶膜覆盖第1光刻胶图形之前，用光辐射第1光刻胶图形。所以，能在衬底平面中形成有均匀厚度和尺寸精确的第2光刻胶图形。由于不必用CVD法形成层间膜，因此可以在衬底平面中形成有均匀尺寸精度的更微细的第2光刻胶图形，不会增大生产成本和延长生产周期。结果，用第2光刻胶图形作掩模，能在衬底平面中形成形状精度提高了的微细图形。

Claims (4)

1.一种图形形成方法，包括以下步骤：
衬底上形成含有光酸发生剂的第1光刻胶图形；
光辐射第1光刻胶图形的曝光表面；
光辐射后，衬底上涂敷覆盖第1光刻胶图形的含有能与酸反应的交联剂的光刻胶膜；
在第1光刻胶图形与光刻胶层之间的界面处引起交联反应，生长交联层；和
形成交联层和第1光刻胶图形构成的第2光刻胶图形。
2.按权利要求1的图形形成方法，其中，光是选自ArF准分子激光和KrF准分子激光的光之一。
3.按权利要求1的图形形成方法，其中，形成第1光刻胶图形的含有光酸发生剂的基础树脂是选自甲基丙烯酸树脂和环烯基树脂中的一种树脂。
4.按权利要求1的图形形成方法，其中，含有能与酸反应的交联剂的光刻胶膜的基础树脂是选自聚乙烯醇系树脂，聚丙烯酸系树脂和聚乙烯醇缩醛系树脂的一种树脂。
CN01137027A 2000-10-19 2001-10-19 曝光方法 Pending CN1350205A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000318901A JP2002134379A (ja) 2000-10-19 2000-10-19 パターン形成方法
JP318901/2000 2000-10-19

Publications (1)

Publication Number Publication Date
CN1350205A true CN1350205A (zh) 2002-05-22

Family

ID=18797451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01137027A Pending CN1350205A (zh) 2000-10-19 2001-10-19 曝光方法

Country Status (6)

Country Link
US (1) US20020064958A1 (zh)
JP (1) JP2002134379A (zh)
KR (1) KR20020033429A (zh)
CN (1) CN1350205A (zh)
SG (1) SG101494A1 (zh)
TW (1) TW556052B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311304C (zh) * 2002-08-21 2007-04-18 富士通株式会社 光刻胶图案增厚材料、包含它的光刻胶图案及其应用
CN1311522C (zh) * 2003-11-21 2007-04-18 株式会社东芝 图形形成方法和半导体器件的制造方法
CN105308767A (zh) * 2013-02-25 2016-02-03 伊斯曼柯达公司 透明导电涂层的图形化
CN105655249A (zh) * 2016-03-21 2016-06-08 京东方科技集团股份有限公司 一种刻蚀方法
CN112885898A (zh) * 2019-11-29 2021-06-01 吴俊鹏 缩短线宽的半导体器件及半导体制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552326B2 (ja) * 2001-01-17 2010-09-29 ソニー株式会社 微細パターン形成方法
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
JP2004093832A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
JP4287383B2 (ja) 2003-05-09 2009-07-01 富士通株式会社 レジストの加工方法及び半導体装置の製造方法
KR101020164B1 (ko) 2003-07-17 2011-03-08 허니웰 인터내셔날 인코포레이티드 진보된 마이크로전자적 응용을 위한 평탄화 막, 및 이를제조하기 위한 장치 및 방법
KR100640587B1 (ko) * 2004-09-23 2006-11-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
JP2007094058A (ja) * 2005-09-29 2007-04-12 Elpida Memory Inc パターン形成方法
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern
JP5014734B2 (ja) * 2006-10-25 2012-08-29 三菱電機株式会社 半導体装置の製造方法
RU2450384C1 (ru) * 2011-01-25 2012-05-10 Мойше Самуилович Китай Способ создания маски на поверхности подложки
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
JP2016192522A (ja) * 2015-03-31 2016-11-10 大日本印刷株式会社 インプリントモールドの製造方法
US10643858B2 (en) * 2017-10-11 2020-05-05 Samsung Electronics Co., Ltd. Method of etching substrate
KR20230099015A (ko) 2021-12-27 2023-07-04 신예나 썬팅 우산

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952150A (en) * 1995-06-08 1999-09-14 Jsr Corporation Radiation sensitive resin composition
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
TW383416B (en) * 1997-06-26 2000-03-01 Matsushita Electric Ind Co Ltd Pattern forming method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311304C (zh) * 2002-08-21 2007-04-18 富士通株式会社 光刻胶图案增厚材料、包含它的光刻胶图案及其应用
US7364829B2 (en) 2002-08-21 2008-04-29 Fujitsu Limited Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
CN1311522C (zh) * 2003-11-21 2007-04-18 株式会社东芝 图形形成方法和半导体器件的制造方法
US7527918B2 (en) 2003-11-21 2009-05-05 Kabushiki Kaisha Toshiba Pattern forming method and method for manufacturing a semiconductor device
CN105308767A (zh) * 2013-02-25 2016-02-03 伊斯曼柯达公司 透明导电涂层的图形化
CN105308767B (zh) * 2013-02-25 2018-04-27 伊斯曼柯达公司 透明导电涂层的图形化
CN105655249A (zh) * 2016-03-21 2016-06-08 京东方科技集团股份有限公司 一种刻蚀方法
CN112885898A (zh) * 2019-11-29 2021-06-01 吴俊鹏 缩短线宽的半导体器件及半导体制造方法

Also Published As

Publication number Publication date
JP2002134379A (ja) 2002-05-10
KR20020033429A (ko) 2002-05-06
SG101494A1 (en) 2004-01-30
TW556052B (en) 2003-10-01
US20020064958A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
CN1350205A (zh) 曝光方法
US9829805B2 (en) Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor
TWI387998B (zh) 微影方法
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
CN1311522C (zh) 图形形成方法和半导体器件的制造方法
JP3835545B2 (ja) フォトレジストパターンの形成方法及び半導体素子の製造方法
US20240036483A1 (en) Process tool for dry removal of photoresist
US20230185196A1 (en) Pre-exposure photoresist curing to enhance euv lithographic performance
CN1453823A (zh) 图案形成方法和半导体器件的制造方法
JP2013135066A (ja) パターン形成方法
US6258514B1 (en) Top surface imaging technique using a topcoat delivery system
US20090107519A1 (en) Method and system for chemically enhanced laser trimming of substrate edges
CN100483261C (zh) 光刻图形的形成方法
CN1818791A (zh) 半导体制程中的微影系统及其方法和用于其中的光罩
KR20180004827A (ko) 스핀-온-카본 평탄화 기술
JP3342856B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
CN101211778A (zh) 防止有机底部防反射层上缺陷形成的方法
TW202205374A (zh) 在光阻層中形成圖案的方法及半導體裝置的製造方法
TW202201131A (zh) 半導體裝置的製造方法及防止含金屬光阻釋氣的方法
CN112585721B (zh) 基片处理方法和基片处理系统
US20240045336A1 (en) Method for forming resist pattern by using extreme ultraviolet light and method for forming pattern by using the resist pattern as mask
JP2007123897A (ja) 半導体製造のフォトリソグラフィシステム及びその方法
CN115524944A (zh) 用于制造半导体装置的方法和系统
CN114678260A (zh) 一种抗反射层及图案化方法
US8323876B1 (en) Methods of forming integrated circuit devices using anti-penetration films to block acid transfer into anti-reflective coatings

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned