JP2015152702A - パターン形成方法および半導体装置 - Google Patents

パターン形成方法および半導体装置 Download PDF

Info

Publication number
JP2015152702A
JP2015152702A JP2014025137A JP2014025137A JP2015152702A JP 2015152702 A JP2015152702 A JP 2015152702A JP 2014025137 A JP2014025137 A JP 2014025137A JP 2014025137 A JP2014025137 A JP 2014025137A JP 2015152702 A JP2015152702 A JP 2015152702A
Authority
JP
Japan
Prior art keywords
pattern
film
self
resist film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014025137A
Other languages
English (en)
Inventor
丈博 近藤
Takehiro Kondo
丈博 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014025137A priority Critical patent/JP2015152702A/ja
Priority to US14/457,260 priority patent/US9280049B2/en
Publication of JP2015152702A publication Critical patent/JP2015152702A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】同一基板上の密状態のパターンと粗状態のパターンとのそれぞれにおいてシュリンク量を制御することができるパターン形成方法および半導体装置を提供する。
【解決手段】本実施形態によるパターン形成方法は、被処理材料上にレジスト膜を形成する。レジスト膜がレジストパターンに加工される。レジスト膜上に該レジスト膜を保護する架橋膜またはコーティング剤が塗膜される。架橋膜を塗膜したレジスト膜上に自己組織化材料が塗布される。自己組織化材料は熱処理され相分離させる。相分離した自己組織化材料の一部は除去される。
【選択図】図１

Description

本実施形態は、パターン形成方法および半導体装置に関する。
半導体装置の製造工程のフォトリソグラフィ技術において、ＤＯＦ（Depth Of Focus）を大きく維持するための最適なシュリンク量は、パターニングされたレジストパターンの粗密（パターンのピッチ）によって異なる。例えば、レジストパターンが密状態であり、ピッチが非常に小さい場合、ＤＯＦを維持するためにシュリンク量は小さくするか、あるいは、ゼロにする必要がある。逆に、レジストパターンが粗状態であり、ピッチが比較的大きい場合、ＤＯＦを大きくするためにシュリンク量は大きい方が好ましい。
しかし、同一の半導体基板上において、密状態のパターンと粗状態のパターンとの両方を形成する場合、ＤＯＦを維持するためにシュリンク量を最適化することが困難となる。
そこで、レジストパターンにおいてシュリンク量を変化させるために、ポリマブレンド型ＤＳＡ（Directed Self-Assembly）材料を用いることが考えられる。ポリマブレンド型ＤＳＡ材料は、レジストパターンをガイドパターンとして誘導され、レジストパターンよりも微細なパターンを形成することができる。しかし、ポリマブレンド型ＤＳＡ材料の溶媒（例えば、酢酸ブチル）は、ポジ型レジストを溶解する性質を有する。従って、ポジ型レジストでレジストパターンを形成した場合、ポリマブレンド型ＤＳＡ材料を用いたときに、溶媒がレジストを溶解してしまうという問題が生じる。
特開２０１３−２４７１５９号公報 特開２０１３−２２８４９２号公報 特開２０１３−２０１３５６号公報
同一基板上の密状態のパターンと粗状態のパターンとのそれぞれにおいてシュリンク量を制御することができるパターン形成方法および半導体装置を提供することである。
本実施形態によるパターン形成方法は、被処理材料上にレジスト膜を形成する。レジスト膜がレジストパターンに加工される。レジスト膜上に該レジスト膜を保護する架橋膜またはコーティング剤が塗膜される。架橋膜を塗膜したレジスト膜上に自己組織化材料が塗布される。自己組織化材料は熱処理され相分離させる。相分離した自己組織化材料の一部は除去される。
第１の実施形態によるパターン形成方法の一例を示す概略的な斜視図。 コンタクトホールのパターンＰ１を示す平面図。 架橋膜４０を塗膜した後のコンタクトホールのパターンＰ２を示す平面図。 ＤＳＡ処理後のコンタクトホールのパターンＰ３を示す平面図。 第２の実施形態によるパターン形成方法の一例を示す概略的な斜視図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
（第１の実施形態）
図１（Ａ）〜図１（Ｆ）は、第１の実施形態によるパターン形成方法の一例を示す概略的な斜視図である。本実施形態によるパターン形成方法は、例えば、ＮＡＮＤ型フラッシュメモリのビアコンタクトのパターンを形成するために用いることができる。ＮＡＮＤ型フラッシュメモリのビアコンタクトは、メモリセルアレイおよび周辺回路領域に形成される。このビアコンタクトのパターンの密度は、メモリセルアレイにおいて比較的密な状態であり、周辺回路において比較的粗な状態である。一方、ビアコンタクトのコンタクトホールの径はメモリセルアレイと周辺回路領域とにおいて等しく形成することが求められる。即ち、メモリセルアレイおよび周辺回路領域に均一の径を有するビアコンタクトを形成することが求められる。以下、メモリセルアレイおよび周辺回路領域にビアコンタクトのパターンを形成する方法を説明する。勿論、本実施形態によるパターン形成方法は、他のパターンまたは他の半導体装置にも適用できることは言うまでもない。
まず、図１（Ａ）に示すように、基板１０の上方に被処理材料２０を形成する。基板１０は、例えば、シリコン基板等の半導体基板でよい。被処理材料２０は、例えば、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜等のパターニングされる材料である。
次に、被処理材料２０上にＡｒＦ有機反射防止膜（図示せず）を塗布する。ＡｒＦ有機反射防止膜を約２１５℃の温度で約１分間ベークする。これにより、約８０ｎｍの膜厚を有するＡｒＦ有機反射防止膜が形成される。
次に、図１（Ｂ）に示すように、ＡｒＦ有機反射防止膜上にフォトレジスト膜３０を塗布する。フォトレジスト膜３０は、例えば、ポジ型（極性変換型）レジストであり、酢酸ブチルに溶解する性質を有する材料である。レジスト膜３０を約１３０℃で約１分間ベークする。これにより、約２００ｎｍの膜厚を有するレジスト膜３０が形成される。
次に、ＡｒＦエキシマレーザ露光装置を用いてレジスト膜３０を露光する。レジスト膜３０を約１００℃の温度で約１分間ベークする。次に、レジスト膜３０をＴＭＡＨ (テトラメチルアンモニウムハイドロオキサイド)水溶液で現像する。これにより、図１（Ｂ）に示すように、レジスト膜３０がコンタクトホールのパターンＰ１に加工される。
ここで、図２（Ａ）および図２（Ｂ）を参照して、コンタクトホールのパターンＰ１について説明する。図２（Ａ）は、メモリセルアレイにおけるコンタクトホールのパターンＰ１を示す平面図である。図２（Ｂ）は、周辺回路領域におけるコンタクトホールのパターンＰ１を示す平面図である。図２（Ａ）に示すように、メモリセルアレイにおいてコンタクトホールのパターンＰ１のピッチは、比較的狭く、例えば、約２００ｎｍである。また、メモリセルアレイにおいてコンタクトホールのパターンＰ１の径は、比較的小さく、例えば、約１００ｎｍに形成される。一方、図２（Ｂ）に示すように、周辺回路においてコンタクトホールのパターンＰ１のピッチは、比較的広く、例えば、約１０００ｎｍである。また、周辺回路においてコンタクトホールのパターンＰ１の径は、比較的大きく、例えば、約１２０ｎｍに形成される。周辺回路におけるパターンＰ１の径がメモリセルアレイにおけるパターンＰ１の径よりも大きい理由は、ピッチの広い周辺回路においてシュリンク量を大きくし、ＤＯＦを大きくするためである。尚、ＤＯＦは、露光時におけるベストフォーカスからのずれの許容量を示す。従って、ＤＯＦが大きいほど、設計値に近いパターンが形成され得る。
次に、図１（Ｃ）に示すように、レジスト膜３０上に該レジスト膜３０を保護するための架橋膜４０を塗膜する。これにより、レジスト膜３０のパターンＰ１の表面上に架橋膜４０の膜が形成される。
図３（Ａ）および図３（Ｂ）は、架橋膜４０を塗膜した後のコンタクトホールのパターンＰ２を示す平面図である。架橋膜４０がコンタクトホールの内面に塗膜されることによって、コンタクトホールは、パターンＰ１からパターンＰ２へ若干小さくなる。例えば、図３（Ａ）に示すように、メモリセルアレイにおいてコンタクトホールのパターンＰ２の径は、例えば、約９８ｎｍに形成される。図３（Ｂ）に示すように、周辺回路においてコンタクトホールのパターンＰ２の径は、例えば、約１１８ｎｍに形成される。即ち、約１ｎｍの厚みを有する架橋膜４０がレジスト膜３０上に形成され、それにより、メモリセルアレイおよび周辺回路領域においてコンタクトホールのパターンは約２ｎｍずつシュリンクされている。
架橋膜４０は、レジスト膜３０を保護するためにレジスト膜３０と結合する材料であることが好ましい。また、架橋膜４０は、レジスト膜３０を保護するために、後述する自己組織化材料（以下、ＤＳＡ材料ともいう）とは結合しない性質を有することが好ましい。架橋膜４０がＤＳＡ材料と結合してしまうと、ＤＳＡ材料の層分離を妨げる可能性があるからである。さらに、架橋膜４０は、ＤＳＡ材料の溶媒に溶解しない性質を有することが好ましい。架橋膜４０がＤＳＡ材料の溶媒に溶解してしまうと、レジスト膜３０が露出してしまうので、レジスト膜３０の保護膜として機能し得ないからである。
架橋膜４０は、架橋剤を含有する樹脂であり、例えば、ＲＥＬＡＣＳＴＭ（Resolution Enhancement Lithography Assisted by Chemical Shrink）処理に用いられる材料（以下、ＲＥＬＡＣＳ材ともいう）でよい。より詳細には、レジスト膜３０のコンタクトホールのパターンＰ１にＲＥＬＡＣＳ材を塗布する。このとき、ＲＥＬＡＣＳ材の膜厚は、例えば、約３００ｎｍである。次に、ＲＥＬＡＣＳ材を約１００℃の温度で約９０秒ベークする。その後、ＲＥＬＡＣＳ材を純水でリンスする。これにより、ＲＥＬＡＣＳ材のうち架橋膜４０として機能しない部分（レジスト３０と結合していない部分）は除去される。さらに、ＲＥＬＡＣＳ材をスピン乾燥により乾燥させる。その結果、架橋膜４０がレジスト膜３０の表面上に塗膜され、上述のように、メモリセルアレイおよび周辺回路領域の各コンタクトホールのパターンは約２ｎｍずつシュリンクされた。
次に、図１（Ｄ）に示すように、架橋膜４０を塗膜したレジスト膜３０上にＤＳＡ材料５０を塗布する。これにより、ＤＳＡ材料５０がレジスト膜３０に形成されたコンタクトホールのパターンＰ２内に満たされる。
ＤＳＡ材料５０は、例えば、第１の有機溶媒に親水性ポリマおよび疎水性ポリマを混合した材料である。より詳細には、ＤＳＡ材料５０は、第１の有機溶媒としての酢酸ブチルに親水性ポリマとしてのアクリル樹脂および疎水性ポリマとしてのスチレン樹脂を混合した材料である。即ち、ＤＳＡ材料５０は、所謂、ポリマブレンド型ＤＳＡ材料である。このようなＤＳＡ材料５０をレジスト膜３０上に塗布した後、ＤＳＡ材料５０を約１３０℃の温度で約６０秒間ベークする。これにより、図１（Ｅ）に示すように、ＤＳＡ材料５０は、疎水性ポリマ層（スチレン樹脂）５１と親水性ポリマ層（アクリル樹脂）５２とに相分離する。
次に、図１（Ｆ）に示すように、さらに第２の有機溶媒を用いて、相分離したＤＳＡ材料５０のうち疎水性ポリマ層５１の部分を除去する。例えば、第２の有機溶媒として酢酸ブチルをレジスト膜３０上に供給し、スピン乾燥を行う。即ち、第２の有機溶媒は、第１の有機溶媒と同じ酢酸ブチルでよい。これにより、疎水性ポリマ層５１の部分が除去される。
図４（Ａ）および図４（Ｂ）は、ＤＳＡ処理後のコンタクトホールのパターンＰ３を示す平面図である。親水性ポリマ層（アクリル樹脂）５２がコンタクトホールの内面にさらに形成されることによって、コンタクトホールは、パターンＰ２からパターンＰ３へ若干小さくなる。例えば、図４（Ａ）に示すように、メモリセルアレイにおいてコンタクトホールのパターンＰ３の径は、例えば、約９５ｎｍに形成される。図４（Ｂ）に示すように、周辺回路においてコンタクトホールのパターンＰ３の径は、例えば、約９５ｎｍに形成される。即ち、メモリセルアレイにおいて約１．５ｎｍの厚みを有する親水性ポリマ層５２が架橋膜４０の表面上に形成されたことになる。その結果、メモリセルアレイのコンタクトホールのパターンの径は、約３ｎｍほどシュリンクされて約９５ｎｍとなる。また、周辺回路領域において約１１．５ｎｍの厚みを有する親水性ポリマ層５２が架橋膜４０上に形成されたことになる。その結果、周辺回路領域のコンタクトホールのパターンの径は、約２３ｎｍほどシュリンクされて約９５ｎｍとなる。これにより、メモリセルアレイおよび周辺回路領域のコンタクトホールのパターンは、密度（即ち、ピッチ）において異なるものの、ほぼ同一の径を有することができる。
その後、レジスト膜３０、架橋膜４０および親水性ポリマ層５２をマスクとして用いて被処理材料２０を加工する。これにより、被処理材料２０には、均一の径を有する複数のコンタクトホールが形成される。即ち、高密度パターンを有するメモリセルアレイおよび低密度パターンを有する周辺回路領域の両方において、互いにシュリンク量を相違させながら、同一の径を有するコンタクトホールが形成され得る。さらに、導電性材料をコンタクトホール内に埋め込むことによってコンタクトプラグ（図示せず）が形成される。
本実施形態によれば、ポリマブレンド型ＤＳＡ材料５０がポジ型レジスト膜３０上に塗布される前に、架橋膜４０がポジ型レジスト膜３０上に塗膜される。これにより、レジスト膜３０は、ポリマブレンド型ＤＳＡ材料５０の有機溶媒（例えば、酢酸ブチル）に直接触れない。従って、架橋膜４０は、レジスト膜３０をポリマブレンド型ＤＳＡ材料５０の有機溶媒から保護することができる。即ち、レジスト膜３０はポリマブレンド型ＤＳＡ材料５０の有機溶媒に晒されないので、ポリマブレンド型ＤＳＡ材料５０の有機溶媒に溶解せず、レジスト膜３０がポジ型レジストであっても、ポリマブレンド型ＤＳＡ材料５０を用いてマスクパターンを形成することができる。
ポリマブレンド型ＤＳＡ材料５０を用いてマスクパターンを形成可能であるので、高密度パターンを有するメモリセルアレイにおいてはシュリンク量を小さくし、かつ、低密度パターンを有する周辺回路領域においてはシュリンク量を大きくすることができる。即ち、本実施形態によるパターン形成方法は、密度の異なる（ピッチの異なる）パターンのそれぞれに対して、シュリンク量を相違させることができる。これにより、同一基板上の密状態のパターンと粗状態のパターンとのそれぞれにおいて、ＤＯＦを維持しながらシュリンク量を制御することが可能となる。
（第２の実施形態）
図５（Ａ）〜図５（Ｄ）は、第２の実施形態によるパターン形成方法の一例を示す概略的な斜視図である。第２の実施形態は、架橋膜４０に代えてレジストコーティング膜４１を用いている点で第１の実施形態と異なる。第２の実施形態の他の材料および工程は、図１（Ａ）〜図４（Ｂ）を参照して説明した材料および工程と同様でよい。
図１（Ａ）および図１（Ｂ）を参照して説明した工程を経た後、図５（Ａ）に示すように、レジストコーティング膜４１がレジスト膜３０上に形成される。レジストコーティング膜４１は、架橋膜４０と同様にレジスト膜３０を保護するためにレジスト膜３０と結合する材料であることが好ましい。また、レジストコーティング膜４１は、レジスト膜３０を保護するために、ＤＳＡ材料５０とは結合しない性質を有することが好ましい。レジストコーティング膜４１がＤＳＡ材料と結合してしまうと、ＤＳＡ材料５０の層分離を妨げる可能性があるからである。さらに、レジストコーティング膜は、ＤＳＡ材料５０の溶媒に溶解しない性質を有することが好ましい。レジストコーティング膜がＤＳＡ材料５０の溶媒に溶解してしまうと、レジスト膜３０が露出してしまうので、レジスト膜３０の保護膜として機能し得ないからである。より詳細には、レジストコーティング膜４１は、例えば、ヒドロキシアクリルアリニドおよびヒドロキシメタクリルアリニドの少なくともいずれかに由来する構造単位を含む樹脂と、ラジカル発生剤とを含有する樹脂でよい。
レジストコーティング膜４１の塗布後、メモリセルアレイおよび周辺回路領域の各コンタクトホールのパターンは略均一にシュリンクされる。従って、レジストコーティング膜４１は、架橋膜４０と同様に機能することができる。
その後、図５（Ｂ）に示すようにＤＳＡ処理を実行する。ＤＳＡ処理は、図１（Ｄ）を参照して説明した通りである。さらに、図５（Ｃ）の相分離工程および図５（Ｄ）の疎水性ポリマ層５１の除去工程は、それぞれ図１（Ｅ）および図１（Ｆ）を参照して説明した通りである。
第２の実施形態において、ポリマブレンド型ＤＳＡ材料５０がポジ型レジスト膜３０上に塗布される前に、レジストコーティング膜４１がポジ型レジスト膜３０上に塗膜される。これにより、レジスト膜３０は、ポリマブレンド型ＤＳＡ材料５０の有機溶媒（例えば、酢酸ブチル）に直接触れない。従って、レジストコーティング膜４１は、レジスト膜３０をポリマブレンド型ＤＳＡ材料５０の有機溶媒から保護することができるので、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。
上記実施形態によるパターン形成方法は、半導体装置またはマイクロマシン等の製造に用いることができる。これにより、フォトリソグラフィ技術による最小加工寸法よりも微細なマスクパターンが形成され得る。従って、上記実施形態によるパターン形成方法を用いて製造された半導体装置またはマイクロマシンは、フォトリソグラフィ技術による最小加工寸法よりも微細なパターンを有することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０…基板、２０…被処理材料、３０…フォトレジスト膜、４０…架橋膜、４１…レジストコーティング膜、５０…ＤＳＡ材料

Claims (7)

  1. 被処理材料上にレジスト膜を形成し、
    前記レジスト膜をレジストパターンに加工し、
    前記レジスト膜上に該レジスト膜を保護する架橋膜またはコーティング剤を塗膜し、
    前記架橋膜を塗膜した前記レジスト膜上に自己組織化材料を塗布し、
    前記自己組織化材料を相分離させるために熱処理し、
    相分離した前記自己組織化材料の一部を除去することを具備するパターン形成方法。
  2. 前記架橋膜または前記コーティング剤は、前記レジスト膜と結合し、前記自己組織化材料とは結合せず、かつ、前記自己組織化材料の溶媒に溶解しない性質を有することを特徴とする請求項１に記載のパターン形成方法。
  3. 前記自己組織化材料は、第１の有機溶媒に親水性ポリマおよび疎水性ポリマを混合した材料であることを特徴とする請求項１または請求項２に記載のパターン形成方法。
  4. 前記自己組織化材料は、酢酸ブチルにアクリル樹脂およびスチレン樹脂を混合した材料であることを特徴とする請求項１から請求項３のいずれか一項に記載のパターン形成方法。
  5. 前記自己組織化材料の一部を除去するときに、第２の有機溶剤を前記自己組織化材料に供給することによって前記自己組織化材料の一部を除去することを特徴とする請求項１に記載のパターン形成方法。
  6. 前記コーティング剤は、ヒドロキシアクリルアリニドおよびヒドロキシメタクリルアリニドの少なくともいずれかに由来する構造単位を含む樹脂と、ラジカル発生剤とを含有することを特徴とする請求項１に記載のパターン形成方法。
  7. 請求項１から請求項６のいずれか一項に記載のパターン形成方法を用いて形成された半導体装置。
JP2014025137A 2014-02-13 2014-02-13 パターン形成方法および半導体装置 Abandoned JP2015152702A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014025137A JP2015152702A (ja) 2014-02-13 2014-02-13 パターン形成方法および半導体装置
US14/457,260 US9280049B2 (en) 2014-02-13 2014-08-12 Pattern formation method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014025137A JP2015152702A (ja) 2014-02-13 2014-02-13 パターン形成方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2015152702A true JP2015152702A (ja) 2015-08-24

Family

ID=53774842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014025137A Abandoned JP2015152702A (ja) 2014-02-13 2014-02-13 パターン形成方法および半導体装置

Country Status (2)

Country Link
US (1) US9280049B2 (ja)
JP (1) JP2015152702A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018066716A1 (ja) * 2016-10-07 2019-09-05 Jsr株式会社 パターン形成方法及び組成物

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
TW329539B (en) 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP4287383B2 (ja) * 2003-05-09 2009-07-01 富士通株式会社 レジストの加工方法及び半導体装置の製造方法
JP4143023B2 (ja) 2003-11-21 2008-09-03 株式会社東芝 パターン形成方法および半導体装置の製造方法
US7288478B2 (en) * 2005-07-05 2007-10-30 International Business Machines Corporation Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
US7906031B2 (en) * 2008-02-22 2011-03-15 International Business Machines Corporation Aligning polymer films
JP5206508B2 (ja) 2009-03-09 2013-06-12 Ｊｓｒ株式会社 レジストパターンコーティング剤及びそれを用いたレジストパターン形成方法
JP2013201356A (ja) 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
JP5726807B2 (ja) 2012-04-24 2015-06-03 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP5758846B2 (ja) 2012-05-23 2015-08-05 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP2015115599A (ja) * 2013-12-13 2015-06-22 株式会社東芝 パターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018066716A1 (ja) * 2016-10-07 2019-09-05 Jsr株式会社 パターン形成方法及び組成物
JP7044976B2 (ja) 2016-10-07 2022-03-31 Jsr株式会社 パターン形成方法

Also Published As

Publication number Publication date
US9280049B2 (en) 2016-03-08
US20150227045A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
KR102327570B1 (ko) 유도 자기-조립 및 패턴 경화를 위한 방법
JP6022469B2 (ja) 基板のダブルパターニング方法
US9406526B2 (en) Method for patterning contact openings on a substrate
KR20160063318A (ko) Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa
US9040123B2 (en) Pattern formation method
TWI595556B (zh) 用於基板圖案化之遮罩的形成方法
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
KR20110008247A (ko) 반도체 기판들에 의해 지지되는 구조체들을 형성하는 방법
TW201413373A (zh) 圖案形成方法
US9082718B2 (en) Fine pattern structures having block co-polymer materials
JP2004247399A (ja) 半導体装置の製造方法
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US7955985B2 (en) Method of forming micro pattern of semiconductor device
US9081274B2 (en) Pattern forming method
JP2015152702A (ja) パターン形成方法および半導体装置
US9857688B2 (en) Method of forming fine patterns
US10720336B2 (en) Method for manufacturing a mask
US9613807B2 (en) Methods for fabricating integrated circuits using directed self-assembly chemoepitaxy
JP6371745B2 (ja) パターン形成方法
JP2009139695A (ja) 半導体装置の製造方法
US20180275519A1 (en) Pattern Formation Method
TWI597578B (zh) 保形中間層的製作方法
KR20130006736A (ko) 반도체 소자의 콘택홀 형성용 마스크 제조방법
JP2006186020A (ja) 半導体装置の製造方法
KR100578229B1 (ko) 반도체 소자의 미세 콘택 홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160104

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160801