TW201413373A - 圖案形成方法 - Google Patents

圖案形成方法 Download PDF

Info

Publication number
TW201413373A
TW201413373A TW102107534A TW102107534A TW201413373A TW 201413373 A TW201413373 A TW 201413373A TW 102107534 A TW102107534 A TW 102107534A TW 102107534 A TW102107534 A TW 102107534A TW 201413373 A TW201413373 A TW 201413373A
Authority
TW
Taiwan
Prior art keywords
film
resist pattern
pattern
layer
forming
Prior art date
Application number
TW102107534A
Other languages
English (en)
Inventor
Hirokazu Kato
Ayako Kawanishi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201413373A publication Critical patent/TW201413373A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭示一種圖案形成方法，該方法包括：形成具有一開口之一抗蝕劑圖案之一程序，該開口曝露透過一基膜配置於一基板上之一玻璃膜之一第一區；在該玻璃膜上面形成一中和膜之一程序；在該玻璃膜上面形成含有一第一段及一第二段之一定向自組裝材料層之一程序；微相分離該定向自組裝材料層以形成一定向自組裝圖案之一程序，該定向自組裝圖案含有包含該第一段之一第一部分及包含該第二段之一第二部分；及移除該第一部分或該第二部分且使用另一者作為用以處理該基膜之一遮罩之一程序。

Description

圖案形成方法
本文中所闡述之實施例一般而言係關於一種圖案形成方法。
半導體裝置之製造程序中所使用之習用微影技術包含藉由ArF浸漬曝光之雙圖案化技術、EUV微影術及奈米壓印術。習用微影技術具有各種問題，諸如由圖案之細化引起之增加之成本及減小之生產量。
在此等條件下，預期將DSA(定向自組裝)應用於微影技術。由於定向自組裝藉由自發能量穩定性產生，因此此能夠形成具有高尺寸精確性之圖案。尤其對於使用大分子嵌段共聚物之微相分離之技術，可藉助一簡單塗覆及退火程序形成多達數百奈米(nm)之各種形狀之週期性結構。取決於大分子嵌段共聚物之組成比，可藉由基於分子量改變大小來形成球形形狀、圓柱形形狀或片狀形狀，且可在一基板上形成各種尺寸之一點圖案、孔或柱圖案或一線圖案。
為了使用DSA形成一寬廣範圍中之一所要圖案，需要提供用以控制DSA聚合物相之產生位置之一導引件。一物理導引件(圖形磊晶)具有帶有形成於表面上之一相分離圖案之一浮凸結構。一化學導引件(化學磊晶)形成於DSA材料之下部層上。基於表面能量差，達成對微相分離圖案之形成位置之控制。
已知數個化學導引件形成方法；然而，此等導引件中之諸多者含有大小多達10 nm之實體階。此實體階使得難以將一微相分離圖案 轉錄於經處理膜之下部層上，此致使對相分離之規則性之不利效應。
根據一項實施例，一種圖案形成方法包含：形成具有一開口之一抗蝕劑圖案之一程序，該開口將透過用於進一步處理之一膜配置於一基板上之一玻璃膜之一第一區曝露至該玻璃膜上；在移除該抗蝕劑圖案之後在該玻璃膜上面形成一中和膜之一程序；在移除該中和膜之後在該玻璃膜上面形成含有一第一段及一第二段之一定向自組裝材料層之一程序；微相分離該定向自組裝材料層以形成一定向自組裝圖案之一程序，該定向自組裝圖案含有包含該第一段之一第一部分及包含該第二段之一第二部分；及移除該第一部分或該第二部分且使用另一者作為用以處理該膜之一遮罩之一程序。
在實施例中，定向自組裝材料形成於具有高表面平坦度之化學導引件上。因此，可將一微相分離圖案容易地轉錄至膜上。
101‧‧‧基板
102‧‧‧第一膜/經處理膜/下部膜
103‧‧‧旋塗式玻璃膜
104‧‧‧抗蝕劑圖案
105‧‧‧中和膜
106‧‧‧定向自組裝材料層/定向自組裝材料
107‧‧‧片狀定向自組裝圖案/定向自組裝圖案
107a‧‧‧第一聚合物部分
107b‧‧‧第二聚合物部分
201‧‧‧基板
202‧‧‧第一膜/下部膜
203‧‧‧旋塗式玻璃膜
204‧‧‧抗蝕劑圖案
205‧‧‧中和膜
206‧‧‧定向自組裝材料層/定向自組裝材料
207‧‧‧片狀定向自組裝圖案/定向自組裝圖案
207a‧‧‧第一聚合物部分
207b‧‧‧第二聚合物部分
301‧‧‧基板
302‧‧‧第一膜/下部膜
303‧‧‧旋塗式玻璃膜
304‧‧‧抗蝕劑圖案
306‧‧‧定向自組裝材料層/定向自組裝材料
307‧‧‧片狀定向自組裝圖案/定向自組裝圖案
307a‧‧‧第一聚合物部分
307b‧‧‧第二聚合物部分
A1‧‧‧區/親水區
A2‧‧‧區/疏水性區
圖1至圖7係圖解說明根據一第一實施例之一圖案形成方法之一步驟序列之剖面圖。
圖8至圖13係圖解說明根據一第二實施例之一圖案形成方法之一步驟序列之剖面圖。
圖14至圖17係圖解說明根據一第三實施例之一圖案形成方法之一步驟序列之剖面圖。
實施例提供一種達成一化學導引件之平坦度之一增加且將一微相分離圖案容易地轉錄至一下部膜上之圖案形成方法。
一般而言，下文基於圖中呈現之圖式闡釋實施例。
(第一實施例)
將參考圖1至圖7闡述基於第一實施例之圖案形成方法。
首先，如圖1中所展示，藉由(例如)使用旋轉塗佈形成膜厚度100 nm之一SOC(旋塗式碳)膜來在一基板101上面形成一下部或第一膜(待處理膜)102。接下來，在經處理膜102上面形成一SOG(旋塗式玻璃膜)膜103(第二膜)。SOG膜103係一含矽材料。然後，藉由(例如)以下步驟來在SOG膜103上面形成一抗蝕劑圖案104：旋轉塗佈一抗蝕劑以具有一膜厚度100 nm、藉由一氬氟(ArF)準分子雷射曝光、使其顯影且將其處理成具有120奈米(nm)之一間距及60 nm之一線寬度之一線及空間(line-and-space)圖案。
此處，期望SOG膜103之表面係疏水性的且一純水(去離子水(DIW))接觸角大於或等於76度(°)。此處大於或等於76°之接觸角係當膜具有介於聚苯乙烯(PS)膜之一純嵌段共聚物之表面能量與一純聚甲基丙烯酸甲酯(PMMA)膜之表面能量之間的一中等表面能量時該膜上DIW之一接觸角。在本實施例中，使用具有83.0°之一DIW接觸角之一SOG膜。在圖1中所展示之程序中，可使用一普通三層抗蝕劑程序來提供低反射率。
接下來，如圖2中所展示，對抗蝕劑圖案104及SOG膜103之表面執行一氧氣(O2)電漿處理。SOG膜103之表面之透過抗蝕劑圖案104之一開口曝露之一區A1藉助O2電漿處理氧化且變得親水。SOG膜103之表面之塗覆有抗蝕劑圖案104之一部分保留疏水性。現在，SOG膜103之區A1未藉由O2電漿處理移除。此處，抗蝕劑圖案104之線寬度變窄至45 nm。
接下來，如圖3中所展示，使用有機溶劑來移除抗蝕劑。在SOG膜103上，其中抗蝕劑經移除之一區(係抗蝕劑圖案104之一線部分之區)A2保持疏水性。例如，相對於區A1之純水接觸角係20.3°，且相對於區A2之純水接觸角係80.0°。
接下來，如圖4中所展示，將一中和膜材料施加於SOG膜103上， 且將其烘乾以形成一中和膜105。中和膜材料可包含(例如)末端鍵合有OH基團之聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之一無規共聚物(P(Sr-MMA)-OH)。中和膜105與SOG膜103之親水區A1起反應。
然後，如圖5中所展示，移除中和膜105。SOG膜103之區A1藉由與中和膜105起反應而被中和。儘管SOG膜103之區A2藉由與中和膜105起反應而變得微親水，但其相比於區A1具有一較大疏水性。例如，相對於區A1之純水接觸角係76.1°，且相對於區A2之純水接觸角係78.8°。當形成於稍後程序中之定向自組裝材料經微相分離時，含有區A1(中性區)及區A2(疏水區)之SOG膜103充當控制微相分離圖案之形成位置及展現一高表面平坦度之一化學導引件層。
接下來，如圖6中所展示，將定向自組裝材料施加於SOG膜103上面以形成一定向自組裝材料層106。欲施加之定向自組裝材料可係(例如)鍵合有一第一聚合物嵌段鏈(第一段)及一第二聚合物嵌段鏈(第二段)之一雙嵌段共聚物。就雙嵌段共聚物而言，例如，可使用聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之嵌段共聚物。舉例而言，含有1.0重量百分比(wt%)濃度之此雙嵌段共聚物之一PGMEA溶液以1,500 rpm之一速率旋轉塗佈於SOG膜103上。
然後，如圖7中所展示，藉助一熱板(圖中未展示)加熱基板101。隨著加熱，定向自組裝材料層106中發生微相分離，此導致形成(舉例而言)具有30 nm間距之一片狀定向自組裝圖案107，片狀定向自組裝圖案107包含：包含第一聚合物嵌段鏈之一第一聚合物部分107a及包含第二聚合物嵌段鏈之一第二聚合物部分107b。
此後，執行蝕刻且藉由使用PS與PMMA之蝕刻率差來藉由(例如)氧氣電漿處理選擇性地消除定向自組裝圖案107中之第一聚合物部分107a或第二聚合物部分107b而獲得一線圖案。然後，將剩餘第一聚合物部分107a或第二聚合物部分107b用作用以處理第一膜102之一遮 罩。因此，將線圖案轉錄至第一膜102上。
在本實施例中，定向自組裝材料106形成於具有一高表面平坦度之一化學導引件(SOG膜103)上面。因此，可將一微相分離圖案容易地轉錄至進一步經處理之第一膜(下部膜)102上。
在此實施例中，抗蝕劑藉由圖2中所展示之O2電漿處理變窄。藉由使抗蝕劑變窄，區A2之寬度變得更窄，如圖3中所展示，此將控制定向自組裝圖案107之一形成位置間隙。若(舉例而言)將聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之嵌段共聚物用作定向自組裝材料，則PS相將藉由微相分離形成於區A2中。藉由使區A2之寬度變窄，可控制PS相之形成位置間隙。因此，期望欲使抗蝕劑變窄以使得區A2之寬度係定向自組裝圖案之寬度之一整數倍的約一半。
在圖2中所展示之程序中，代替O2電漿處理，可執行一臭氧水處理或真空紫外線照射以使得SOG膜103之區A1係親水的。
(第二實施例)
將參考圖8至圖13闡述基於第二實施例之圖案形成方法。
首先，如圖8中所展示，藉由(例如)使用旋轉塗佈形成膜厚度100 nm之SOC膜來在一基板201上面形成一第一膜(進一步經處理之下部膜)202。接下來，在第一膜202上面形成一SOG(旋塗式玻璃)膜203。然後，藉由(例如)以下步驟來在SOG膜203上面形成一抗蝕劑圖案204：旋轉塗佈具有膜厚度100 nm之一抗蝕劑、藉由一ArF準分子雷射使其曝光、使其顯影且將其處理成具有120 nm之一間距及45 nm之一線寬度之一線及空間圖案。
此處，期望SOG膜203之表面係疏水性的且純水接觸角大於或等於76°。在圖8中所展示之程序中，可使用一普通3層抗蝕劑程序，此使得易於形成一抗反射塗層設計。
接下來，如圖9中所展示，使用一有機溶劑來移除抗蝕劑。在 SOG膜203之表面上，透過抗蝕劑圖案204之開口曝露之區A1展示微小親水性；其中抗蝕劑經移除之區(係抗蝕劑圖案204之線部分之區)A2保持疏水性。認為此歸因於保持在SOG膜203上之未受保護之抗蝕劑樹脂。例如，相對於區A1之純水接觸角係76.3°，且相對於區A2之純水接觸角係81.9°。
然後，如圖10中所展示，將一中和膜材料施加於SOG膜203上，且將其烘乾以形成一中和膜205。中和膜材料可包含(例如)末端鍵合有OH基團之聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之一無規共聚物(P(S-r-MMA)-OH)。中和膜205與SOG膜203之區A1(親水區)起反應。
接下來，如圖11中所展示，移除中和膜205。SOG膜203之區A1藉由與中和膜205起反應而被中和。儘管SOG膜203之區A2藉由與中和膜205起反應而變得稍微親水，但其相比於區A1展示較大疏水性。例如，相對於區A1之純水接觸角係76.1°，且相對於區A2之純水接觸角係78.8°。當形成於稍後程序中之定向自組裝材料經微相分離時，含有區A1(中性區)及區A2(疏水區)之SOG膜203充當控制微相分離圖案之形成位置及具有高表面平坦度之一化學導引件層。
然後，如圖12中所展示，將一定向自組裝材料施加於SOG膜203上面以形成一定向自組裝材料層206。欲施加之定向自組裝材料可係(例如)鍵合有第一聚合物嵌段鏈(第一段)及第二聚合物嵌段鏈(第二段)之一雙嵌段共聚物。就雙嵌段共聚物而言，例如，可使用聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之嵌段共聚物。舉例而言，含有1.0 wt%濃度之此雙嵌段共聚物之一PGMEA溶液係以1,500 rpm之一速率旋轉塗佈於SOG膜203上。
接下來，如圖13中所展示，藉助一熱板(圖中未展示)加熱基板201。隨著加熱，定向自組裝材料層206中發生微相分離，此導致形成 (舉例而言)具有30 nm之一間距之一片狀定向自組裝圖案207，片狀定向自組裝圖案207包含：包含第一聚合物嵌段鏈之一第一聚合物部分207a及包含第二聚合物嵌段鏈之一第二聚合物部分207b。
隨後，藉由使用PS與PMMA之蝕刻率差來藉由(例如)一氧氣電漿處理選擇性地消除定向自組裝圖案207中之第一聚合物部分207a或第二聚合物部分207b而獲得一線圖案。然後，將剩餘第一聚合物部分207a或第二聚合物部分207b用作用以處理第一膜202之一遮罩。因此，將一線圖案轉錄至第一膜202上。
在本實施例中，定向自組裝材料206形成於具有高表面平坦度之化學導引件(SOG膜203)上面。因此，可將一微相分離圖案容易地轉錄至第一膜(下部膜)202上。
另外，相比於第一實施例，本實施例省略在抗蝕劑之開口上之氧化處理程序(參考圖2)，此簡化圖案形成。
(第三實施例)
將參考圖14至圖17闡述基於第三實施例之圖案形成方法。
首先，如圖14中所展示，藉由(例如)使用旋轉塗佈形成膜厚度100 nm之一SOC膜來在一基板301上形成一第一膜(欲經受後續處理之下部膜)302。接下來，在第一膜302上面形成一SOG(旋塗式玻璃)膜303。然後，藉由(例如)以下步驟來在SOG膜303上面形成一抗蝕劑圖案304：旋轉塗佈具有膜厚度100 nm之一抗蝕劑、藉由一ArF準分子雷射曝光、使其顯影且將其處理成具有120 nm之一間距及45 nm之一線寬度之一線及空間圖案。
此處，SOG膜303之表面係疏水性的且一純水接觸角大於或等於76°。另外，SOG膜303具有比第二實施例中之SOG膜203之疏水性高之一疏水性。在圖14中所展示之程序中，可使用一普通3層抗蝕劑程序，此使得易於形成一抗反射塗層設計。
接下來，如圖15中所展示，使用一有機溶劑來移除抗蝕劑。在SOG膜303之表面上，將透過抗蝕劑圖案304之開口曝露之區A1中和，且其中抗蝕劑經移除之區(係抗蝕劑圖案304之線部分之區)A2保持疏水性。認為此歸因於保持在SOG膜303上之未受保護之抗蝕劑樹脂。例如，相對於區A1之純水接觸角係76.3°，且相對於區A2之純水接觸角係81.9°。當形成於稍後程序中之定向自組裝材料經微相分離時，含有區A1(中性區)及區A2(疏水區)之SOG膜303充當控制微相分離圖案之形成位置及具有高表面平坦度之一化學導引件層。
然後，如圖16中所展示，將一定向自組裝材料施加於SOG膜303上面以形成一定向自組裝材料層306。欲施加之定向自組裝材料可係(例如)鍵合有第一聚合物嵌段鏈(第一段)及第二聚合物嵌段鏈(第二段)之一雙嵌段共聚物。就雙嵌段共聚物而言，例如，可使用聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之嵌段共聚物。舉例而言，含有1.0wt%濃度之此雙嵌段共聚物之一PGMEA溶液以1,500 rpm之一速率旋轉塗佈於SOG膜303上。
接下來，如圖17中所展示，藉助一熱板(圖中未展示)加熱基板301。隨著加熱，定向自組裝材料層306中發生微相分離，此導致形成(舉例而言)具有30 nm之一間距之一片狀定向自組裝圖案307，片狀定向自組裝圖案307包含：包含第一聚合物嵌段鏈之一第一聚合物部分307a及包含第二聚合物嵌段鏈之一第二聚合物部分307b。
隨後，藉由使用PS與PMMA之蝕刻率差來藉由(例如)氧氣電漿處理選擇性地消除定向自組裝圖案307中之第一聚合物部分307a或第二聚合物部分307b而獲得一線圖案。然後，將剩餘第一聚合物部分307a或第二聚合物部分307b用作用以處理第一膜302之一遮罩。因此，將一線圖案轉錄至第一膜302上。
在本實施例中，定向自組裝材料306形成於具有高表面平坦度之 化學導引件(SOG膜303)上面。因此，可將一微相分離圖案容易地轉錄至第一膜(下部膜)302上。
另外，在本實施例中，圖案形成可如相比於第二實施例中所闡述之圖案形成進一步經簡化，此乃因省略中和膜之形成/移除程序(參考圖10及圖11)。
儘管第一至第三實施例闡釋其中將抗蝕劑處理成一線及空間圖案及將定向自組裝材料層微相分離成一片狀形式之實例，但可改變抗蝕劑圖案形式或定向自組裝材料且亦可將定向自組裝材料層微相分離成一圓柱形形式。
儘管已闡述某些實施例，但此等實施例僅以實例方式呈現且其不意欲限制本發明之範疇。實際上，可以各種其他形式體現本文中所闡述之新穎實施例；此外，可在不背離本發明之精神之情況下對本文中所闡述之實施例之形式做出各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋如將屬於本發明之範疇及精神內之此等形式或修改。
101‧‧‧基板
102‧‧‧第一膜/經處理膜/下部膜
103‧‧‧旋塗式玻璃膜
107‧‧‧片狀定向自組裝圖案/定向自組裝圖案
107a‧‧‧第一聚合物部分
107b‧‧‧第二聚合物部分

Claims (17)

  1. 一種圖案形成方法，其包括：在一基板上形成一第一層；在該第一層上形成一第二層；在該第二層上形成呈一線及空間圖案之一抗蝕劑圖案，該空間圖案具有曝露該第二層之一部分之開口；移除該抗蝕劑圖案以在該第二層上形成一第一區及一第二區，其中該第一區具有比該第二區大之一疏水性；在該第二層上形成含有一第一段及一第二段之一定向自組裝材料層；微相分離該定向自組裝材料層以形成一自組裝圖案，該自組裝圖案含有包含該第一段之一第一聚合物部分及包含該第二段之一第二聚合物部分；及移除該第一聚合物部分或該第二聚合物部分且使用另一者作為用以處理該第一層之一遮罩。
  2. 如請求項1之方法，其中移除該抗蝕劑圖案包括氧化該抗蝕劑圖案。
  3. 如請求項2之方法，其中移除該抗蝕劑圖案包括將該抗蝕劑圖案及該第二層曝露至氧氣電漿。
  4. 如請求項2之方法，其中移除該抗蝕劑圖案包括將該抗蝕劑圖案曝露至臭氧水。
  5. 如請求項2之方法，其中移除該抗蝕劑圖案包括將該抗蝕劑圖案曝露至呈真空紫外線波長之光。
  6. 如請求項1之方法，其中移除該抗蝕劑圖案包括將該抗蝕劑圖案曝露至一溶劑。
  7. 如請求項1之方法，其進一步包括：在形成該定向自組裝材料層之前在該第二層上形成一中和膜。
  8. 如請求項7之方法，其中該中和膜變更該第一區之該疏水性。
  9. 如請求項8之方法，其中該中和膜變更該第二區之該疏水性。
  10. 如請求項9之方法，其中該中和膜增加該第二區之該疏水性。
  11. 一種圖案形成方法，其包括：在一基板上形成一第一膜；在該第一膜上形成一第二膜；在該第二膜上形成抗蝕劑圖案，該抗蝕劑圖案具有一線及空間圖案，其中一線寬度窄於一空間寬度；移除該抗蝕劑圖案以在該第二膜上形成一第一區及一第二區，該第一區及該第二區中之每一者具有不同疏水性質；在該線及空間圖案上形成含有一第一段及一第二段之一定向自組裝材料層；微相分離該定向自組裝材料層以形成一圖案，該圖案含有包含該第一段之一第一部分及包含該第二段之一第二部分；及移除該第一部分或第二部分且使用另一者作為用以處理該第一膜之一遮罩。
  12. 如請求項11之方法，其中移除該抗蝕劑圖案包括氧化該抗蝕劑圖案。
  13. 如請求項12之方法，其中移除該抗蝕劑圖案包括將該抗蝕劑圖案曝露至臭氧水。
  14. 如請求項12之方法，其中移除該抗蝕劑圖案包括將該抗蝕劑圖案曝露至呈該真空紫外線波長之光。
  15. 如請求項12之方法，其中移除該抗蝕劑圖案包括將該抗蝕劑圖 案及該第二層曝露至氧氣電漿。
  16. 如請求項15之方法，其中該第一區對應於該空間圖案且該第二區對應於該線圖案，且在移除該抗蝕劑圖案之後，該第二區之面積減小。
  17. 一種圖案形成方法，其包括：在一基板上形成一基膜；在該基膜上形成一旋塗式玻璃膜；形成具有曝露該玻璃膜之一第一區之開口之一抗蝕劑圖案；移除該抗蝕劑圖案以形成毗鄰該第一區之第二區；在該玻璃膜上形成一定向自組裝材料層，該定向自組裝材料層含有一第一段及一第二段；微相分離該定向自組裝材料層以形成一定向自組裝圖案，該定向自組裝圖案含有包含該第一段之一第一部分及包含該第二段之一第二部分；及移除該第一部分或該第二部分且使用另一者作為用以處理該基膜之一遮罩，其中：該第一區具有比該等第二區大之一疏水性。
TW102107534A 2012-09-21 2013-03-04 圖案形成方法 TW201413373A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208276A JP5813604B2 (ja) 2012-09-21 2012-09-21 パターン形成方法

Publications (1)

Publication Number Publication Date
TW201413373A true TW201413373A (zh) 2014-04-01

Family

ID=50339254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107534A TW201413373A (zh) 2012-09-21 2013-03-04 圖案形成方法

Country Status (3)

Country Link
US (1) US9040429B2 (zh)
JP (1) JP5813604B2 (zh)
TW (1) TW201413373A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560751B (en) * 2015-05-28 2016-12-01 Winbond Electronics Corp Patterning method
CN106252208A (zh) * 2015-06-12 2016-12-21 华邦电子股份有限公司 图案化方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398695B2 (ja) * 2013-12-26 2018-10-03 Jsr株式会社 下地膜形成用組成物及び自己組織化リソグラフィープロセス
JP6470079B2 (ja) 2015-03-16 2019-02-13 株式会社東芝 パターン形成方法
US9349607B1 (en) 2015-07-07 2016-05-24 United Microelectronics Corp. Method of forming line pattern
KR102508525B1 (ko) 2015-10-19 2023-03-09 삼성전자주식회사 블록 코폴리머 및 이를 이용한 집적회로 소자의 제조 방법
US9892914B2 (en) * 2015-10-20 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Orientation layer for directed self-assembly patterning process
WO2018043305A1 (ja) * 2016-09-01 2018-03-08 Jsr株式会社 基材表面の選択的修飾方法及び組成物
CN108400085B (zh) * 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法
JP6560704B2 (ja) 2017-03-14 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および基板処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316121A (ja) * 1995-05-17 1996-11-29 Fujitsu Ltd レジストパターン形成方法
US6114099A (en) * 1996-11-21 2000-09-05 Virginia Tech Intellectual Properties, Inc. Patterned molecular self-assembly
JP4228204B2 (ja) * 2003-07-07 2009-02-25 セイコーエプソン株式会社 有機トランジスタの製造方法
JP3857692B2 (ja) * 2004-01-15 2006-12-13 株式会社東芝 パターン形成方法
JP4673266B2 (ja) 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
JP5132117B2 (ja) * 2006-10-10 2013-01-30 キヤノン株式会社 パターン形成方法
US9183870B2 (en) 2007-12-07 2015-11-10 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
US7521094B1 (en) 2008-01-14 2009-04-21 International Business Machines Corporation Method of forming polymer features by directed self-assembly of block copolymers
JP2009298911A (ja) 2008-06-12 2009-12-24 Canon Inc ブロック共重合体および基板の加工方法
JP5222805B2 (ja) * 2009-07-09 2013-06-26 パナソニック株式会社 自己組織化パターン形成方法
WO2011036816A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 パターン形成方法
JP5300799B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
JP5259661B2 (ja) * 2010-09-07 2013-08-07 株式会社東芝 パターン形成方法
JP5721164B2 (ja) * 2010-09-14 2015-05-20 東京応化工業株式会社 ブロックコポリマーを含む層のパターン形成方法
JP2011259001A (ja) * 2011-10-04 2011-12-22 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560751B (en) * 2015-05-28 2016-12-01 Winbond Electronics Corp Patterning method
CN106252208A (zh) * 2015-06-12 2016-12-21 华邦电子股份有限公司 图案化方法
CN106252208B (zh) * 2015-06-12 2019-03-08 华邦电子股份有限公司 图案化方法

Also Published As

Publication number Publication date
JP5813604B2 (ja) 2015-11-17
JP2014063884A (ja) 2014-04-10
US20140087566A1 (en) 2014-03-27
US9040429B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
TW201413373A (zh) 圖案形成方法
US8636914B2 (en) Method of forming pattern
TWI570516B (zh) 硬化光阻之紫外線輔助剝離以建立用於定向自組裝之化學模板
US8815747B2 (en) Methods of forming patterns on substrates
JP5758363B2 (ja) パターン形成方法
KR101772038B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 리소그래피 피처들을 제공하는 방법들
US9040123B2 (en) Pattern formation method
TWI479537B (zh) 圖案形成方法
US9244343B2 (en) Pattern forming method and mask pattern data
JP4815011B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP4815010B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP6470079B2 (ja) パターン形成方法
KR102160791B1 (ko) 블록 공중합체 및 이를 사용한 패턴 형성 방법
US9177825B2 (en) Pattern forming method
US20140248439A1 (en) Pattern formation method
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
US9081274B2 (en) Pattern forming method
JP2012005939A (ja) パターン形成方法
US20140045341A1 (en) Pattern forming method
US20180275519A1 (en) Pattern Formation Method
JP2007201446A (ja) 半導体素子の微細パターンの形成方法