CN106252208A - 图案化方法 - Google Patents

图案化方法 Download PDF

Info

Publication number
CN106252208A
CN106252208A CN201510321445.4A CN201510321445A CN106252208A CN 106252208 A CN106252208 A CN 106252208A CN 201510321445 A CN201510321445 A CN 201510321445A CN 106252208 A CN106252208 A CN 106252208A
Authority
CN
China
Prior art keywords
layer
modification
region
nano
patterning method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510321445.4A
Other languages
English (en)
Other versions
CN106252208B (zh
Inventor
许宗正
刘丞祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201510321445.4A priority Critical patent/CN106252208B/zh
Publication of CN106252208A publication Critical patent/CN106252208A/zh
Application granted granted Critical
Publication of CN106252208B publication Critical patent/CN106252208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

一种图案化方法，包括：在基材上形成一硬光掩膜层；在硬光掩膜层上形成一定向自组装(directed self-assembly；DSA)材料层；在定向自组装材料层上形成一纳米压印层；以具有一压印形成表面的一模板压印纳米压印层，以于纳米压印层上形成一压印区域及一非压印区域；于非压印区域上形成一改质层；提供一能量，使定向自组装材料层中的高分子材料产生自组聚合排列，以形成多个改质区域；移除改质层、纳米压印层、并选择性移除定向自组装材料层中部分的改质区域，以形成一第一图案；以及将第一图案转移至硬光掩膜层，以形成一图案化的硬光掩膜层。以此，不需要依赖光刻技术即可达到图形定义与微缩目的的新的图案化方法。

Description

图案化方法
技术领域
本发明有关于图案化方法，且特别是有关于一种使半导体基材图案化的方法。
背景技术
半导体集成电路工业已历经快速发展的阶段。集成电路材料以及设计在技术上的进步使得每一代生产的集成电路变得比先前生产的集成电路更小且其电路也变得更复杂。在集成电路发展的进程中，功能性密度(例如：每一个芯片区域中内连接装置的数目)已经普遍增加，而几何尺寸(例如：工艺中所能创造出最小的元件或线路)则是普遍下降。这种微缩化的过程通常可通过增加生产效率以及降低相关支出提供许多利益，但此种微缩化也增加了集成电路加工和制造上的复杂度，为了实现这样的进展，集成电路加工和制造上也需要有相同的进步。
举例来说，光刻工艺是整个半导体制作流程中很重要的一个关键程序，而光刻工艺中很重要的一个关键问题就是缩小关键尺寸(Critical Dimension；CD)。然而，在现有光刻技术持续发展下，随着元件的关键尺寸(Critical Dimension；CD)日渐缩小，对光刻技术的解析度(resolution)要求也越来越高。
就微缩图案而言，虽然目前已有很多不同的方式可使用，例如，传统半导体工艺使用的黄光光刻技术，或是非光学光刻技术像是电子束直写技术(E-beam directwrite)、X-ray光刻技术、聚焦离子束光刻技术等，然而，当尺寸需求越小，设备成本也越高，产量上也有所限制。其他方法如双重图案化(double patterning；DP)、多重图案化(multiple patterning)、光刻刻蚀光刻蚀刻(Litho Etching Litho Etching；LELE)、浸润式光刻(immersion)、自对准双重图案化(self alignment double patterning；SADP)、纳米压印(nanoimprint lithography；NIL)技术、定向自我组装(directedself-assembly；DSA)技术等方式，然而，这些方法仍各自有需要克服的缺点，像是多重曝光、工艺周期时间、以及机台成本、制作技术等等问题，使得更小的图形制作面临挑战。
因此，目前亟需要一种图案化方法，能够用相对简洁的工艺达到微缩图案的目的，并可大量复制制作出所需的精细图样。
发明内容
本发明目的在于提供一种图案化方法，能够用相对简洁的工艺达到微缩图案的目的，并可大量复制制作出所需的精细图样。
在一些实施例中，本发明提供一种图案化方法，包括：在基材上形成一硬光掩膜层；在硬光掩膜层上形成一定向自组装(directed self-assembly；DSA)材料层；在定向自组装材料层上形成一纳米压印层；以具有一压印形成表面的一模板压印纳米压印层，以于纳米压印层上形成一压印区域及一非压印区域；于非压印区域上形成一改质层；提供一能量，使定向自组装材料层中的高分子材料产生自组聚合排列，以形成多个改质区域；以及移除改质层、纳米压印层、并选择性移除定向自组装材料层中部分的改质区域，以形成一第一图案；以及将第一图案转移至硬光掩膜层，以形成一图案化的硬光掩膜层。
本发明的有益技术效果在于：通过本发明提供的图案化方法，其利用纳米压印(NIL)技术辅以改质层与定向自我组装(DSA)材料的高分子相互作用的原理，提供一种减少工艺步骤，不需要依赖光刻技术即可达到图形定义与微缩目的的新的图案化方法。
附图说明
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：
图1为根据本发明一实施例显示一图案化方法的流程图；以及
图2A～图2I为根据本发明的一实施例显示一图案化方法的各工艺流程剖面图。
附图标号
100～方法；
102-116～步骤；
200～基材；
202～硬光掩膜层；
202’～图案化的硬光掩膜层；
204～定向自组装材料层；
204’、204”～改质区域；
204a～接触表面；
206～纳米压印层；
208～模板；
208a～压印形成表面；
210～压印区域；
212～非压印区域；
214～改质层；
216～第一图案；
300～能量。
具体实施方式
传统定向自我组装(directed self-assembly；DSA)技术，其图形定义取决于导引图案(guide pattern)，以引导后续的自我组装程序，来形成所需图样。一般而言，导引图案(guide pattern)的形成是使用光刻技术，且越小的图形尺寸就需要用到更高阶的曝光机台，相对的需提高设备成本。而纳米压印(nanoimprintlithography；NIL)技术是一种相对简洁地的图形定义方式，在转印过程中只要先制作好特定图案的模板，即可具有量产的优势。然而，纳米压印(NIL)技术在制作更小的图案时，仍面临工艺周期时间、脱模技术、模具寿命等问题。
本发明提供一种图案化方法，其利用纳米压印(NIL)技术以简洁方式初步定义图案，并辅以改质层与定向自我组装(DSA)材料的高分子相互作用的原理，提供一种减少工艺步骤，不需要依赖光刻技术即可达到图形定义与微缩图案的目的。
图1为根据本发明一实施例显示一图案化方法100的流程图。此方法包括步骤102，请参照图2A，在基材200上形成一硬光掩膜层202。在一实施例中，基材200可包括半导体材料、绝缘体材料、导体材料、或前述组合所组成的一层或多层结构。例如，基材200可由择自于Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs、和InP所组成的族群中的至少一种半导体材料形成。在另一实施例中，基材200也可包括一绝缘层上硅(silicon on insulator；SOI)。在另一实施例中，基材200也可由多层材料组成，例如：Si/SiGe、Si/SiC。在另一实施例中，基材200可包括绝缘体材料，例如：有机绝缘体、无机绝缘体、或前述组合形成的一层或多层结构。在另一实施例中，基材200也可包括导体材料，例如：多晶硅、金属、合金、或前述组合形成的一层或多层结构。
硬光掩膜层202可包括任何合适的材料像是硅硬光掩膜、氮化层，例如：氧化硅、氮化硅、氮氧化硅、金属氮化物、多晶硅材料、或前述的组合。硬光掩膜层202的形成方法可包括旋转涂布法(spin coating)、浸入涂布法(immersion coating)、滚压涂布法、物理汽相沉积法(PVD)、化学汽相沉积法(CVD)、或其他合适的涂布法，但不限于此。
接着，进行至步骤104，请参照图2B，在硬光掩膜层202上形成一定向自组装(directed self-assembly；DSA)材料层204。定向自组装材料层204的材料可包括嵌段共聚物、聚甲基丙烯酸甲酯(polymethylmethacrylate；PMMA)、聚苯乙烯(Polystyrene；PS)、聚丁二烯(Polybutadiene)、聚羟基苯乙烯(Polyhydroxystyrene)、聚二甲基硅氧烷(Polydimethylsiloxane；PDMS)、或前述的组合。在一实施例中，嵌段共聚物可包括像是：聚甲基丙烯酸甲酯(polymethylmethacrylate；PMMA)、聚苯乙烯(Polystyrene；PS)、聚丁二烯(Polybutadiene)、聚羟基苯乙烯(Polyhydroxystyrene)、聚二甲基硅氧烷(Polydimethylsiloxane；PDMS)。定向自组装材料层204的形成方法可包括旋转涂布法(spin coating)、浸入涂布法(immersion coating)、滚压涂布法、或其他合适的涂布法，但不限于此。
接着，进行至步骤106，请参照图2C，在定向自组装材料层204上形成一纳米压印层206。纳米压印层206指通常被使用于纳米压印技术(NIL)中的材料，例如可包括：热塑性聚合物、热硬化树脂、光硬化树脂、环氧硬化树脂、或前述的组合。其中，热塑性聚合物可包括择自由下列群组组成的单体：丙烯酸酯(acrylates)、邻苯二甲酰胺(phthalamides)、丙烯腈类(acrylonitriles)、纤维素(cellulosics)、苯乙烯(styrenes)、烷类(alkyls)、烷基甲基丙烯酸酯(alkyl methacrylates)、烯类(alkenes)、卤化烯类(halogenated alkenes)、胺类(amides)、亚酰胺(imides)、芳基醚酮(aryletherketones)、丁二烯(butadienes)、酮类(ketones)、酯类(esters)、缩醛类(acetals)、碳酸酯(carbonates)及前述单体的混合。
在一实施例中，热塑性聚合物可为聚碳酸酯(polycarbonate)。形成此热塑性聚合物的单体可择自下列组成的族群：甲基烷类(methyls)、乙烯类(ethylenes)、丙烯类(propylenes)、甲基丙烯酸甲基酯(methyl methacrylates)、甲基戊烯类(methypentenes)、亚乙烯(vinyludene)、氯亚乙烯(vinyludene chloride)、醚酰亚胺类(etherimides)、乙烯氯化物(ethylenechlorinates)、尿酯(urethanes)、乙烯-乙烯醇(ethylene vinyl alcohols)、氟碳塑胶(fluoroplatics)、碳酸酯(carbonates)、丙烯腈-丁二烯-苯乙烯(acrylonitrile-butadiene-styrenes)、二醚酮(etheretherketones)、离子聚合物(ionomers)、丁烯(butylenes)、伸苯基氧化物(phenylene oxides)、砜类(sulfones)、醚砜类(ehtersulfones)、伸苯砜类(phenylene sulfones)、热塑性弹性体(elastomers)、对苯二甲酸乙二酯(ethylene terephthalate)、对苯二甲酸萘酯(ethylene terephthalate)、萘酸乙二酯(ethylenenaphthalate)及前述的组合。
之后，进行至步骤108，请参照图2D，以具有一压印形成表面208a的一模板208压印纳米压印层206。模板208可由刚性或半刚性的材料制成。模板208可包括但不限于：硅、玻璃、二甲基硅氧烷(PDMS)、或金属。模板208的压印形成表面208a为具有一纳米尺寸的一压印图案，此压印图案定义后续于纳米压印层上所形成的图案。在一实施例中，压印图案的纳米尺寸可介于1000～10nm。压印图案可包括像是：孔洞、圆柱、线、片、或前述的组合。应注意的是，虽然图2D中仅显示特定配置的压印形成表面208a，但可理解的是，依照不同的工艺需要，压印形成表面208a可包括其他合适的配置，例如：位于模板两侧的凹陷压印形成表面，但不应以此为限。此外，虽未显示于附图，模板208的压印可通过一压印工具的行为而控制，此工具可用以将模板208提起或降低以控制模板208的位置及距离。
在一实施例中，于模板208进行压印的期间，可包括控制一温度大约介于80～400℃，或例如大约介于100～250℃，使得纳米压印层206中的材料可由一低粘度状态达到一高粘度状态，以允许模板208被移除时在纳米压印层206上形成所需的图案。应了解的是，控制的温度随着纳米压印层206中的材料改变而有所不同。
于步骤108，纳米压印层206上形成一压印区域210及一非压印区域212，如图2E所示。其中，非压印区域212暴露出定向自组装材料层204的部分上表面，以利后续步骤的进行。其中，一压印区域210及一非压印区域212可随着模板208的压印形成表面208a的不同而随之改变。
接着，进行至步骤110，请参照图2F，于非压印区域212上形成一改质层214。改质层214的材料可包括：含有亲水性官能基或疏水性官能基的材料。其中，亲水性官能基可包括如：-OH、-COOH、-CONH-、-CONH2、SO3H、或其他具备亲水性质的材料，而疏水性官能基可包括如：-O-、-Si、-F、苯环、或其他具备疏水性质的材料。在一实施例中，改质层214用以改变改质层214与定向自组装材料层204的一接触表面204a的性质。通过改质层可改变接触表面204a的性质，例如包括：亲水性质、疏水性质、或两性性质。改质层214的形成方法可包括旋转涂布法(spin coating)、浸入涂布法(immersion coating)、滚压涂布法、物理汽相沉积法(PVD)、化学汽相沉积法(CVD)、电浆表面改质、或其他合适的改质法，但不限于此。
接下来，进行至步骤112，请参照图2G，提供一能量300，使定向自组装材料层204中的高分子材料产生自组聚合排列，以形成多个改质区域204’、204”。其中，提供能量300的方式可包括但不限于：提供光能像是紫外光照射、进行一退火(annealing)像是热退火(thermal annealing)、热梯度退火(thermal gradientannealing)、或其他退火方式。提供能量300的方式例如：在一段时间内，例如数分钟到数小时内，将定向自组装材料层204加热至超过其玻璃转换温度。
应注意的是，只要能够使得定向自组装材料层204中的高分子材料产生起始反应，并沿着改质层的接触表面产生自组聚合排列，其他合适的能量也可使于本发明。在一实施例中，于提供能量300的期间，可包括控制一温度大约介于80～400℃，或例如：100～250℃。应了解的是，随着定向自组装材料层204中的高分子材料不同，所需提供的能量也随之改变，因此，控制的温度也随着定向自组装材料层204中的高分子材料的不同而可有不同的范围。
应注意的是，步骤110是在步骤108完成之后，再统一形成改质层214，接着，一次性的提供能量300以使定向自组装材料层204中的高分子材料产生起始反应。这样的流程方法可有效的缩短工艺时间。
在一实施例中，当提供的能量300使得定向自组装材料层204中的高分子材料产生起始反应后，改质区域便形成包括具有一第一性质的一第一改质区域204’和具有一第二性质的一第二改质区域204”。其中，第一性质和第二性质可分别独立地包括亲水性质、疏水性质、温感性质、或酸碱感应性质，并且，第一性质和第二性质不相同。例如，在一实施例中，当第一性质为亲水性质时，第二性质可为疏水性质。或者，例如，在另一实施例中，当第一性质为疏水性质时，第二性质可为亲水性质。
在一实施例中，第一改质区域204’由定向自组装材料层204中与改质层214接触的高分子材料沿着改质层214所形成的区域以及位于纳米压印层206下方规则排列的部分高分子材料所形成的区域所构成，而第二改质区域204”由定向自组装材料层204中位于改质层214下方未与改质层接触的高分子材料所形成的区域以及位于纳米压印层206下方规则排列的另一部分高分子材料所形成的区域所构成。在另一实施例中，随着改质层的性质不同，第一改质区域204’与第二改质区域204”的区域可互相调换。
应注意的是，位于纳米压印层206下方的第一改质区域204’和第二改质区域204”的尺寸可分别小于模板208的压印形成表面208a的一尺寸。
接着，进行至步骤114，请参照图2H，移除改质层214、纳米压印层206、并选择性移除定向自组装材料层204中部分的改质区域204’，以形成一第一图案216。移除的方法可包括例如刻蚀工艺，像是干式刻蚀、湿式刻蚀、化学机械研磨工艺(CMP)、或其他合适的蚀刻工艺。于一实施例中，如图2H所示，被移除的定向自组装材料层204中部分的改质区域为具有第一性质的第一改质区域204’，当第一改质区域204’被移除后，留下由第二改质区域204”所定义的一第一图案216。应注意的是，此第一图案216的尺寸相当于被移除的第一改质区域204’的尺寸，其可小于模板208的压印形成表面208a的一尺寸。举例来说，第一图案216的尺寸可大约介于1000～5nm。
接下来，进行至步骤116，请参照图2I，将第一图案216转移至硬光掩膜层202，以形成一图案化的硬光掩膜层202’。
在其他实施例中，可根据工艺需要，视情况在步骤116之后，进一步以图案化的硬光掩膜层202’为光掩膜，图案化基材200，以将第一图案216转印至基材200上。
本发明提供一种图案化方法，其利用纳米压印(NIL)技术辅以改质层与定向自我组装(DSA)材料的高分子相互作用的原理，提供一种减少工艺步骤，不需要依赖光刻技术即可达到图形定义与微缩目的的新的图案化方法。
不需要依赖光刻技术使得本发明所提供的图案化方法减少高阶曝光机台的使用，在设备与制作成本上与光刻技术相比较微低廉。此外，由于光学行为的不确定性，光刻技术对于光线的控制有较多的要求，相较之下，本发明所提供的图案化方法则没有这方面的限制。本发明所提供的图案化方法利用纳米压印(NIL)技术辅以定向自我组装(DSA)技术的原理，多利用化学反应的控制来达到目的，像是以改质层控制定向自我组装(DSA)材料层中的高分子的排列情形，相较于光刻技术而言是较好掌握的。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，本领域相关技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视上附的权利要求书所界定者为准。

Claims (12)

1.一种图案化方法，其特征在于，所述方法包括：
在基材上形成一硬光掩膜层；
在所述硬光掩膜层上形成一定向自组装材料层；
在所述定向自组装材料层上形成一纳米压印层；
以具有一压印形成表面的一模板压印所述纳米压印层，以于所述纳米压印层上形成一压印区域及一非压印区域；
于所述非压印区域上形成一改质层；
提供一能量，使所述定向自组装材料层中的高分子材料产生自组聚合排列，以形成多个改质区域；
移除所述改质层、所述纳米压印层、并选择性移除所述定向自组装材料层中部分的所述改质区域，以形成一第一图案；以及
将所述第一图案转移至所述硬光掩膜层，以形成一图案化的硬光掩膜层。
2.根据权利要求1所述的图案化方法，其特征在于，所述非压印区域暴露出所述定向自组装材料层的部分上表面。
3.根据权利要求1所述的图案化方法，其特征在于，所述定向自组装材料层的材料包括：嵌段共聚物、聚甲基丙烯酸甲酯、聚苯乙烯、聚丁二烯、聚羟基苯乙烯、聚二甲基硅氧烷、或前述的组合。
4.根据权利要求1所述的图案化方法，其特征在于，所述模板的所述压印形成表面为具有一纳米尺寸的一压印图案，其中所述纳米尺寸介于1000～10nm。
5.根据权利要求4所述的图案化方法，其特征在于，所述压印图案包括：孔洞、圆柱、线、片、或前述的组合。
6.根据权利要求1所述的图案化方法，其特征在于，所述改质层的材料包括：含有一亲水性官能基或一疏水性官能基的材料，其中所述亲水性官能基包括：-OH、-COOH、-CONH-、-CONH2、SO3H、或其他具备亲水性质的材料，其中所述疏水性官能基包括：-O-、-Si、-F、苯环、或其他具备疏水性质的材料。
7.根据权利要求1所述的图案化方法，其特征在于，所述接触表面的性质包括亲水性质、疏水性质、温感性质、或酸碱感应性质。
8.根据权利要求1所述的图案化方法，其特征在于，所述改质区域包括具有一第一性质的一第一改质区域和具有一第二性质的一第二改质区域。
9.根据权利要求8所述的图案化方法，其特征在于，所述第一性质和所述第二性质分别独立地包括亲水性质、疏水性质、温感性质、或酸碱感应性质，其中所述第一性质和所述第二性质不同。
10.根据权利要求8所述的图案化方法，其特征在于，所述第一改质区域由所述定向自组装材料层中与所述改质层接触的高分子材料沿着所述改质层所形成的区域以及位于所述纳米压印层下方规则排列的部分高分子材料所形成的区域所构成。
11.根据权利要求8所述的图案化方法，其特征在于，所述第二改质区域由所述定向自组装材料层中位于改质层下方未与改质层接触的高分子材料所形成的区域以及位于所述纳米压印层下方规则排列的另一部分高分子材料所形成的区域所构成。
12.根据权利要求8所述的图案化方法，其特征在于，其中位于所述纳米压印层下方的所述第一改质区域和所述第二改质区域的尺寸分别小于所述模板的所述压印形成表面的一尺寸。
CN201510321445.4A 2015-06-12 2015-06-12 图案化方法 Active CN106252208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510321445.4A CN106252208B (zh) 2015-06-12 2015-06-12 图案化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510321445.4A CN106252208B (zh) 2015-06-12 2015-06-12 图案化方法

Publications (2)

Publication Number Publication Date
CN106252208A true CN106252208A (zh) 2016-12-21
CN106252208B CN106252208B (zh) 2019-03-08

Family

ID=57626346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510321445.4A Active CN106252208B (zh) 2015-06-12 2015-06-12 图案化方法

Country Status (1)

Country Link
CN (1) CN106252208B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871673A (zh) * 2017-10-26 2018-04-03 苏州华博电子科技有限公司 一种厚介质层薄膜多层封装基板制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120135159A1 (en) * 2010-11-30 2012-05-31 Seagate Technology Llc System and method for imprint-guided block copolymer nano-patterning
CN102983065A (zh) * 2011-09-06 2013-03-20 中芯国际集成电路制造(北京)有限公司 图案、掩模图案形成方法和半导体器件制造方法
TW201413373A (zh) * 2012-09-21 2014-04-01 Toshiba Kk 圖案形成方法
CN103843112A (zh) * 2011-09-29 2014-06-04 株式会社东进世美肯 使用定向自组装技术形成半导体器件精细图案的方法
US20140154630A1 (en) * 2012-12-04 2014-06-05 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directes self-assembly materials

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120135159A1 (en) * 2010-11-30 2012-05-31 Seagate Technology Llc System and method for imprint-guided block copolymer nano-patterning
CN102983065A (zh) * 2011-09-06 2013-03-20 中芯国际集成电路制造(北京)有限公司 图案、掩模图案形成方法和半导体器件制造方法
CN103843112A (zh) * 2011-09-29 2014-06-04 株式会社东进世美肯 使用定向自组装技术形成半导体器件精细图案的方法
TW201413373A (zh) * 2012-09-21 2014-04-01 Toshiba Kk 圖案形成方法
US20140154630A1 (en) * 2012-12-04 2014-06-05 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directes self-assembly materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871673A (zh) * 2017-10-26 2018-04-03 苏州华博电子科技有限公司 一种厚介质层薄膜多层封装基板制作方法

Also Published As

Publication number Publication date
CN106252208B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
TWI453106B (zh) 奈米尺寸形狀之大面積圖案化技術
Schift Nanoimprint lithography: 2D or not 2D? A review
CN102983065B (zh) 图案、掩模图案形成方法和半导体器件制造方法
US20070243655A1 (en) Self-Aligned Process for Fabricating Imprint Templates Containing Variously Etched Features
CN103843112A (zh) 使用定向自组装技术形成半导体器件精细图案的方法
EP2635419B1 (en) Patterning of non-convex shaped nanostructures
JP2014056635A (ja) パターンドメディア上の領域を別々に加工する方法
JP6951226B2 (ja) インプリント・テンプレート複製処理中の押出しを制御する方法
JP2008198746A (ja) インプリントモールド、これを用いたインプリント評価装置、レジストパターン形成方法及びインプリントモールドの製造方法
CN102279517A (zh) 纳米压印方法
CN106252208A (zh) 图案化方法
Yang et al. Directed Self‐Assembly of Block Copolymer for Bit Patterned Media with Areal Density of 1.5 Teradot/Inch2 and Beyond
Alkaisi et al. Multilevel nanoimprint lithography
Cummins et al. Self-assembled nanofeatures in complex three-dimensional topographies via nanoimprint and block copolymer lithography methods
KR100912598B1 (ko) 더미 나노 패턴을 구비한 나노 임프린트용 스탬프 및 이를이용한 나노 임프린팅 방법
Wuister et al. Fundamental study of placement errors in directed self-assembly
Foncy et al. Comparison of polyurethane and epoxy resist master mold for nanoscale soft lithography
JP2010014857A (ja) マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ
Konijn et al. Nanoimprint lithography of sub-100 nm 3D structures
Nicaise et al. Self-assembly of block copolymers by graphoepitaxy
Plachetka et al. Tailored etching processes for UV-NIL resist material for Si-antireflective surfaces
JP2013193454A (ja) マスターモールドの製造方法およびモールドの製造方法並びにそれらに使用される表面加工方法
JP2008126448A (ja) マイクロ・ナノ微細構造体を有するスタンパーおよびその製造方法
Ionascu et al. DEFINING THE GEOMETRIC CONFIGURATIONS IN THIN FILMS
Malar et al. Fabrication of metallic stamps for injection moulding applications by combining proton beam writing and UV lithography

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant