CN102983065A - 图案、掩模图案形成方法和半导体器件制造方法 - Google Patents

图案、掩模图案形成方法和半导体器件制造方法 Download PDF

Info

Publication number
CN102983065A
CN102983065A CN2011102614998A CN201110261499A CN102983065A CN 102983065 A CN102983065 A CN 102983065A CN 2011102614998 A CN2011102614998 A CN 2011102614998A CN 201110261499 A CN201110261499 A CN 201110261499A CN 102983065 A CN102983065 A CN 102983065A
Authority
CN
China
Prior art keywords
pattern
copolymer
poly
styrene
territory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102614998A
Other languages
English (en)
Other versions
CN102983065B (zh
Inventor
周俊卿
孟晓莹
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110261499.8A priority Critical patent/CN102983065B/zh
Priority to US13/293,979 priority patent/US8828871B2/en
Publication of CN102983065A publication Critical patent/CN102983065A/zh
Application granted granted Critical
Publication of CN102983065B publication Critical patent/CN102983065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种图案形成方法、掩模图案形成方法和半导体器件制造方法，涉及半导体工艺技术领域。该图案形成方法包括：提供衬底；在衬底上形成包括嵌段共聚物的聚合物薄膜，其中构成嵌段共聚物的组分彼此之间不混溶；通过压模压印聚合物薄膜形成第一图案；对第一图案内的共聚物进行定向自组装形成分别由共聚物的不同组分组成的域；选择性地去除共聚物的组分组成的域以形成第二图案。本发明的实施例中，将压印技术与DSA工艺结合，获得更精细的节距图案，上述过程不需要曝光，和现有技术相比具有工艺简单的优点。此外，压印所用的压模可以具有相对宽的节距，使得压模容易制造和对准。

Description

图案、掩模图案形成方法和半导体器件制造方法
技术领域
本发明涉及半导体工艺技术领域，尤其涉及一种图案形成方法、掩模图案形成方法和半导体器件制造方法。
背景技术
随着技术工艺按比例缩小，用当前的平版印刷技术(Lithography)很难获得更精细的节距(Pitch)图案，双图案技术是一种具有可行性的潜在解决方案。目前双图案技术关注于LELE(LITHO-ETCH-LITHO-ETCH，光刻-蚀刻-光刻-蚀刻)、LFLE(LITHO-FREEZE-LITHO-ETCH，光刻-冻结-光刻-蚀刻)、和侧壁间隔物(SIDEWALL SPACER)。
然而，使用常规光学平版印刷，甚至昂贵和复杂的双图案形成方法，也很难越过22nm关键点。
作为制作更小尺寸图案问题的可能解决方案，DSA(Directed self-assembly，定向自组装)技术已经引起人们的关注。DSA技术是将嵌段共聚合物(Block Copolymer，BCP)或是聚合物混合物沉积在衬底上，通常采用旋转涂布，并经由退火过程以‘指挥’其形成有序的结构。DSA能够形成小节距图案。在正确条件下，此类共聚物相的嵌段分离为微域(也称为“域”(domain))，且在此过程中，形成不同的化学组合物的纳米级特征。嵌段共聚物形成此类特征的能力使它们可用在纳米图案形成中，且达到形成具有更小特征尺寸(CD)的特征，这应该能够构建使用常规平版印刷难以印刷的特征。
DSA作为可能的备选方案，其通过在平版印刷限定的已形成图案的衬底上产生自组装纳米级域来扩大目前平版印刷的分辨率极限。这种方法将自组装方面与平版印刷限定的基板结合，以控制特定自组装BCP域的空间排列。
一种DSA工艺是制图外延法(Graphoepitaxy)，其中自组装由平版印刷已预先形成图案的衬底的形貌特征(Topographical feature)所引导。制图外延法提供子平版印刷的、自组装的特征，其具有比预图案本身特征尺寸更小的特征尺寸。
图1A至图1E示意性地示出现有技术的制图外延法中嵌段共聚物自组装的图案形成流程。
如图1A所示，通过掩模版114对正性光刻胶113进行曝光，其中，在衬底111上依次形成ARC(Anti-reflection Coating，抗反射层)/PS(polystyrene，聚苯乙烯)刷层(Brush layer)112和光刻胶113层。
如图1B所示，对光刻胶113进行曝光后，曝光的光刻胶113区域在显影液中被去除，暴露位于光刻胶层下方的刷层112。
如图1C所示，在暴露的刷层112上方涂布包括嵌段共聚物的聚合物薄膜115。
如图1D所示，聚合物薄膜115中的嵌段共聚物进行定向自组装，形成不同的组分组成的域116和117。
如图1E所示，选择性地去除例如域117，形成由域116构成的图案。
另外一种DSA技术是表面化学图案法(Surface chemicalpattern)。图2A至图2G示意性地示出现有技术的表面化学图案法中嵌段共聚物自组装的图案形成流程。
如图2A所示，通过掩模版214对正性光刻胶213进行曝光，其中，在衬底211上依次形成ARC/PS刷层212和光刻胶213层。
如图2B所示，对光刻胶213进行曝光后，形成图案化光刻胶213层，暴露位于光刻胶层下方的刷层212。
如图2C所示，对暴露的刷层212进行氧化获得氧化的刷层215。
如图2D所示，去除光刻胶层213，暴露出图案化的刷层212。
如图2E所示，在图案化的刷层212上涂布包括嵌段共聚物的聚合物薄膜216。
如图2F所示，图案化的刷层212作为模板控制聚合物薄膜216中的嵌段共聚物进行定向自组装，形成不同的组分组成的域217和218。
如图2G所示，选择性地去除例如域217，形成由域218构成的图案。
但是，现有技术中的DSA技术通常都需要曝光，需要制造掩模版等工艺，工艺复杂，成本高。
发明内容
鉴于以上问题提出本发明。
本发明的一个目的是提供一种图案形成方法，能够形成更精细的节距，工艺简单。
根据本发明的一个方面，提供一种图案形成方法，包括：提供衬底；在衬底上形成包括嵌段共聚物的聚合物薄膜，其中构成嵌段共聚物的组分彼此之间不混溶；通过压模压印聚合物薄膜形成第一图案；对第一图案内的共聚物进行定向自组装，形成分别由共聚物的不同组分组成的域；选择性地去除共聚物的组分组成的域以形成第二图案。
优选地，嵌段共聚物为二嵌段共聚物。
优选地，嵌段共聚物选自以下物质组成的组：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙稀酸甲酯)、聚(苯乙烯-b-烯基芳族化合物)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙稀))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙稀酸叔丁酯)、聚(甲基丙稀酸甲酯-b-甲基丙稀酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)和前述嵌段共聚物的组合。
优选地，衬底包括在包括嵌段共聚物的聚合物薄膜下的掩模层。
优选地，掩模层包括聚合物、金属、氧化物、氮化物、和碳化物材料中的至少一种。
优选地，在掩模层上依次形成刷层、包括嵌段共聚物的聚合物薄膜。
优选地，通过干法刻蚀或者湿法刻蚀选择性地去除共聚物的组分组成的域。
优选地，嵌段共聚物为PS-b-PMMA；选择性地去除共聚物的组分组成的域以形成第二图案包括：选择性地去除PMMA组成的域以形成第二图案。
优选地，选择性地去除PMMA组成的域以形成第二图案包括：通过湿法刻蚀选择性地去除PMMA组成的域以形成第二图案。
优选地，压印为纳米压印(nano-imprint)。
优选地，纳米压印采用热压印(HEL)、紫外压印(UV-NIL)、步进-闪光压印(S-FIL)、或微接触印刷(μCP)。
优选地，压模由Si，SiO2，氮化硅、或金刚石材料形成。
优选地，第一图案内的共聚物通过分子交互作用(MolecularInteraction)进行定向自组装。
优选地，第一图案内的共聚物通过分子交互作用进行定向自组装包括：第一图案内的共聚物根据模板在氧化还原剂(REDOX)作用下进行定向自组装；或者，第一图案内的共聚物根据模板在溶剂(SOLVENT)作用下进行定向自组装；或者，第一图案内的共聚物在pH值条件、和金属离子作用下进行定向自组装；或者，第一图案内的共聚物在温度条件下发生温度引发的DNA株(Strain)的变性(Denaturation)；或者，第一图案内的共聚物在光条件下发生光致异构化。
优选地，通过外部场第一图案内的共聚物进行定向自组装。其中，外部场包括：电场、磁场、流体场(Flow Field)、液体界面(Liquidinterfaces)、或者上述场的组合。
根据本发明的一个方面的图案方法，将压印技术与DSA工艺结合，从而获得更精细的节距图案，且工艺简单。
根据本发明的另一方面，还提供一种掩模图案形成方法，包括：使用上述的图案形成方法形成聚合物薄膜的第二图案；利用第二图案对掩模层蚀刻形成掩模图案。
根据本发明的又一方面，还提供一种半导体器件的制造方法，包括：使用形成有上述的掩模图案的掩模蚀刻衬底上形成的半导体层，从而对半导体层进行图案化。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A至图1E示意性地示出现有技术的制图外延法中嵌段共聚物自组装的图案形成流程；
图2A至图2G示意性地示出现有技术的表面化学图案法中嵌段共聚物自组装的图案形成流程；
图3A至图3F示意性地示出本发明第一实施例的半导体器件制造方法的各个步骤的截面图；
图4A至图4H示意性地示出本发明第二实施例的半导体器件制造方法的各个步骤的截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
下面参考图3A至图3F和图4A至图4H所示出的各个阶段的截面图，描述根据本发明的制造半导体器件的方法。
图3A至图3F示意性地示出本发明第一实施例的半导体器件制造方法的各个步骤的截面图。
如图3A所示，提供衬底311，在衬底311上形成有包括嵌段共聚物的聚合物薄膜313，共聚物的组分彼此之间不混溶。嵌段共聚物可以是二嵌段共聚物(Diblock Copolymer)，例如PS-b-PMMA(聚(苯乙烯-b-甲基丙稀酸甲酯))。在一个实施例中，在衬底311包括位于聚合物薄膜313下的掩模层312。标号320表示压模，压模例如由Si，SiO2，氮化硅、或金刚石材料形成。
如图3B所示，通过压模320压印聚合物薄膜313形成聚合物薄膜313的第一图案330。
如图3C所示，对第一图案330内的共聚物进行定向自组装(DSA)形成分别由共聚物的不同组分组成的域，例如，域316和域317。在一个实施例中，域316和域317分别对应于由PS和PMMA组成的域。
如图3D所示，例如通过干法刻蚀或者湿法刻蚀选择性地去除共聚物的组分组成的域317以形成第二图案340。在一个实施例中，通过干法刻蚀去除由PMMA组成的域317，形成由PS组成的域316构成的第二图案340。
上述实施例中，将压印技术与DSA工艺结合，获得更精细的节距图案，上述过程不需要曝光，和现有技术相比具有工艺简单的优点。此外，压印所用的压模可以具有相对宽的节距，使得压模容易制造和对准(Alignment)。
在形成第二图案后，可以将第二图案传递到衬底中。进一步，该方法还可以包括：
如图3E所示，通过刻蚀将第二图案340转移到掩模层312中。掩模层可以包括聚合物、金属、氧化物、氮化物、和碳化物材料中的至少一种。
如图3F所示，去除掩模312上由共聚物的组分组成的域316。
通过将图案转移到掩模层，通过图案化的掩模层蚀刻半导体材料形成半导体器件，可以更好地控制半导体制造工艺。
需要指出，本发明的实施例中的嵌段共聚物可以选自以下物质组成的组：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙稀酸甲酯)、聚(苯乙烯-b-烯基芳族化合物)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙稀))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙稀酸叔丁酯)、聚(甲基丙稀酸甲酯-b-甲基丙稀酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)，以及上述嵌段共聚物的组合。
图4A至图4H示意性地示出本发明第二实施例的半导体器件制造方法的各个步骤的截面图。
如图4A所示，提供衬底411，衬底411上为掩模层412，掩模412上形成刷层413。刷层413例如是氧化的刷层(Oxygenated brushlayer)，作为后续DSA的模板(Template)。可以通过现有方式或者其他方式形成刷层。
如图4B所示，在刷层413上形成包括嵌段共聚物的聚合物薄膜414，该嵌段共聚物例如是PS-b-PMMA。
如图4C所示，通过纳米压模420对聚合物薄膜414进行纳米压印。
如图4D所示，通过压印在聚合物薄膜414上形成第一图案430。
如图4E所示，以刷层413作为模板进行自组装，形成分别由共聚物的不同组分PS和PMMA组成的域415和416。
如图4F所示，通过湿法刻蚀选择性地去除由PMMA组成的域416，形成由PS组成的域415构成的第二图案440。
如图4G所示，根据第二图案440对刷层413和掩模层412进行刻蚀，将第二图案440转移到掩模层412。
如图4H所示，通过干法去除聚合物薄膜层415和刷层413的剩余部分。
在上述实施例中，通过刷层作为模板对聚合物层得DSA进行控制，可以更好地获得期望的图案。
需要指出，虽然在图3A-3F和图4A-4H的实施例中只示出由共聚物的两种不同组分形成的域，本领域的技术人员应当理解，本发明的实施例中并不限于两种域。图3A-3F和图4A-4H中图案仅仅是示意性的，可以根据需要形成不同的第一图案和第二图案。
本领域的技术人员可以理解，第一图案内的共聚物可以通过分子交互作用进行定向自组装。例如，第一图案内的共聚物根据模板在氧化还原剂作用下进行定向自组装；或者，第一图案内的共聚物根据模板在溶剂作用下进行定向自组装；或者，第一图案内的共聚物在pH值条件、和金属离子作用下进行定向自组装；或者，第一图案内的共聚物在温度条件下发生温度引发的DNA株的变性；或者，第一图案内的共聚物在光条件下发生光致异构化。此外，还可以通过外部场所述第一图案内的共聚物进行定向自组装，外部场例如包括：电场、磁场、流体场、液体界面、或者上述场的组合。
在本发明的实施例中，压印为纳米压印，纳米压印例如采用热压印(HEL)、紫外压印(UV-NIL)、步进-闪光压印(S-FIL)、或微接触印刷(μCP)。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
可能以许多方式来实现本发明的方法和半导体器件。用于所述方法的步骤的上述顺序仅是为了进行说明，本发明的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。
本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (18)

1.一种图案形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成包括嵌段共聚物的聚合物薄膜，其中构成所述嵌段共聚物的组分彼此之间不混溶；
通过压模压印所述聚合物薄膜形成第一图案；
对所述第一图案内的共聚物进行定向自组装，形成分别由所述共聚物的不同组分组成的域；
选择性地去除所述共聚物的组分组成的域以形成第二图案。
2.根据权利要求1所述的方法，其特征在于，所述嵌段共聚物为二嵌段共聚物。
3.根据权利要求1所述的方法，其特征在于，所述嵌段共聚物选自以下物质组成的组：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙稀酸甲酯)、聚(苯乙烯-b-烯基芳族化合物)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙稀))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙稀酸叔丁酯)、聚(甲基丙稀酸甲酯-b-甲基丙稀酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)和前述嵌段共聚物的组合。
4.根据权利要求1所述的方法，其特征在于，所述衬底包括在所述包括嵌段共聚物的聚合物薄膜下的掩模层。
5.根据权利要求4所述的方法，其特征在于，所述掩模层包括聚合物、金属、氧化物、氮化物、和碳化物材料中的至少一种。
6.根据权利要求4所述的方法，其特征在于，在所述掩模层上依次形成刷层、所述包括嵌段共聚物的聚合物薄膜。
7.根据权利要求1所述的方法，其特征在于，通过干法刻蚀或者湿法刻蚀选择性地去除所述共聚物的组分组成的域。
8.根据权利要求1所述的方法，其特征在于，所述嵌段共聚物为聚(苯乙烯-b-甲基丙稀酸甲酯)PS-b-PMMA；
所述选择性地去除所述共聚物的组分组成的域以形成第二图案包括：
选择性地去除所述PMMA组成的域以形成第二图案。
9.根据权利要求8所述的方法，其特征在于，所述选择性地去除所述PMMA组成的域以形成第二图案包括：
通过湿法刻蚀选择性地去除所述PMMA组成的域以形成第二图案。
10.根据权利要求1所述的方法，其特征在于，所述压印为纳米压印。
11.根据权利要求10所述的方法，其特征在于，所述纳米压印采用热压印、紫外压印、步进-闪光压印、或微接触印刷。
12.根据权利要求1所述的方法，其特征在于，所述压模由Si，SiO2，氮化硅、或金刚石材料形成。
13.根据权利要求1所述的方法，其特征在于，所述第一图案内的共聚物通过分子交互作用进行定向自组装。
14.根据权利要求13所述的方法，所述第一图案内的共聚物通过分子交互作用进行定向自组装包括：
所述第一图案内的共聚物根据模板在氧化还原剂作用下进行定向自组装；
或者，
所述第一图案内的共聚物根据模板在溶剂作用下进行定向自组装；
或者，
所述第一图案内的共聚物在pH值条件、和金属离子作用下进行定向自组装；
或者，
所述第一图案内的共聚物在温度条件下发生温度引发的DNA株的变性；
或者，
所述第一图案内的共聚物在光条件下发生光致异构化。
15.根据权利要求1所述的方法，其特征在于，通过外部场所述第一图案内的共聚物进行定向自组装。
16.根据权利要求15所述的方法，其特征在于，所述外部场包括：电场、磁场、流体场、液体界面、或者上述场的组合。
17.一种掩模图案形成方法，其特征在于，包括：
使用权利要求4的图案形成方法形成所述聚合物薄膜的第二图案；
利用所述第二图案对掩模层蚀刻形成掩模图案。
18.一种半导体器件的制造方法，其特征在于，包括：
使用形成有权利要求17的掩模图案的掩模蚀刻衬底上形成的半导体层，从而对半导体层进行图案化。
CN201110261499.8A 2011-09-06 2011-09-06 图案、掩模图案形成方法和半导体器件制造方法 Active CN102983065B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110261499.8A CN102983065B (zh) 2011-09-06 2011-09-06 图案、掩模图案形成方法和半导体器件制造方法
US13/293,979 US8828871B2 (en) 2011-09-06 2011-11-10 Method for forming pattern and mask pattern, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110261499.8A CN102983065B (zh) 2011-09-06 2011-09-06 图案、掩模图案形成方法和半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN102983065A true CN102983065A (zh) 2013-03-20
CN102983065B CN102983065B (zh) 2015-12-16

Family

ID=47753480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110261499.8A Active CN102983065B (zh) 2011-09-06 2011-09-06 图案、掩模图案形成方法和半导体器件制造方法

Country Status (2)

Country Link
US (1) US8828871B2 (zh)
CN (1) CN102983065B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051870A (zh) * 2013-04-16 2015-11-11 东京毅力科创株式会社 形成图案的方法
CN106252208A (zh) * 2015-06-12 2016-12-21 华邦电子股份有限公司 图案化方法
CN106601610A (zh) * 2015-10-14 2017-04-26 中国科学院微电子研究所 一种形成小间距鳍体的方法
CN107934951A (zh) * 2018-01-02 2018-04-20 京东方科技集团股份有限公司 图案化石墨烯的制备方法
CN110875108A (zh) * 2019-11-29 2020-03-10 南昌航空大学 一种金属网格型透明电极的制备方法
CN113753849A (zh) * 2020-06-03 2021-12-07 芯恩（青岛）集成电路有限公司 嵌段共聚物定向自组装刻蚀方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983065B (zh) * 2011-09-06 2015-12-16 中芯国际集成电路制造(北京)有限公司 图案、掩模图案形成方法和半导体器件制造方法
US8716133B2 (en) * 2012-08-23 2014-05-06 International Business Machines Corporation Three photomask sidewall image transfer method
US8828839B2 (en) * 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
US8859433B2 (en) * 2013-03-11 2014-10-14 International Business Machines Corporation DSA grapho-epitaxy process with etch stop material
KR102231731B1 (ko) * 2013-04-10 2021-03-24 케이엘에이 코포레이션 타겟 설계 및 생산 시의 직접 자기 조립
WO2015032588A1 (en) * 2013-09-06 2015-03-12 Asml Netherlands B.V. Methodology to generate guiding templates for directed self-assembly
US9184058B2 (en) * 2013-12-23 2015-11-10 Micron Technology, Inc. Methods of forming patterns by using a brush layer and masks
KR20150101875A (ko) 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
KR102326126B1 (ko) 2014-12-05 2021-11-15 삼성전자주식회사 포토레지스트용 고분자, 패턴 형성 방법 및 반도체 장치의 제조 방법
US10056265B2 (en) * 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
US10345702B2 (en) 2017-08-24 2019-07-09 International Business Machines Corporation Polymer brushes for extreme ultraviolet photolithography

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391264A (zh) * 2002-07-19 2003-01-15 上海华虹（集团）有限公司 一种基于自组织的纳米颗粒图案的光刻方法
US6565763B1 (en) * 1999-06-07 2003-05-20 Kabushiki Kaisha Toshiba Method for manufacturing porous structure and method for forming pattern
US7521090B1 (en) * 2008-01-12 2009-04-21 International Business Machines Corporation Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6814897B2 (en) * 1998-03-27 2004-11-09 Discovision Associates Method for manufacturing a molding tool used for substrate molding
US20070122749A1 (en) * 2005-11-30 2007-05-31 Fu Peng F Method of nanopatterning, a resist film for use therein, and an article including the resist film
EP2024275A2 (en) * 2006-05-19 2009-02-18 Massachusetts Institute of Technology Nanostructure-reinforced composite articles and methods
US7959975B2 (en) * 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8372295B2 (en) * 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
KR101346687B1 (ko) * 2007-06-29 2014-01-15 한국과학기술원 블록공중합체의 나노패터닝 방법 및 이를 이용한 편광자제조방법
KR20090028334A (ko) * 2007-09-14 2009-03-18 삼성전자주식회사 나노와이어 그리드 편광자 및 그 제조 방법
WO2009079241A2 (en) * 2007-12-07 2009-06-25 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
US8999492B2 (en) * 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8293354B2 (en) * 2008-04-09 2012-10-23 The Regents Of The University Of Michigan UV curable silsesquioxane resins for nanoprint lithography
US8114301B2 (en) * 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8119017B2 (en) * 2008-06-17 2012-02-21 Hitachi Global Storage Technologies Netherlands B.V. Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks
US8114468B2 (en) * 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
US8211737B2 (en) * 2008-09-19 2012-07-03 The University Of Massachusetts Method of producing nanopatterned articles, and articles produced thereby
US8247033B2 (en) * 2008-09-19 2012-08-21 The University Of Massachusetts Self-assembly of block copolymers on topographically patterned polymeric substrates
US8178011B2 (en) * 2009-07-29 2012-05-15 Empire Technology Development Llc Self-assembled nano-lithographic imprint masks
US8168101B2 (en) * 2009-08-20 2012-05-01 General Electric Company Inorganic membrane devices and methods of making and using the same
US8202436B2 (en) * 2009-12-18 2012-06-19 Korea University Research And Business Foundation Use of block copolymers for preparing conductive nanostructures
US8673541B2 (en) * 2010-10-29 2014-03-18 Seagate Technology Llc Block copolymer assembly methods and patterns formed thereby
US20120135159A1 (en) * 2010-11-30 2012-05-31 Seagate Technology Llc System and method for imprint-guided block copolymer nano-patterning
US20120196094A1 (en) * 2011-01-31 2012-08-02 Seagate Technology Llc Hybrid-guided block copolymer assembly
US9156682B2 (en) * 2011-05-25 2015-10-13 The University Of Massachusetts Method of forming oriented block copolymer line patterns, block copolymer line patterns formed thereby, and their use to form patterned articles
CN102983065B (zh) * 2011-09-06 2015-12-16 中芯国际集成电路制造(北京)有限公司 图案、掩模图案形成方法和半导体器件制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565763B1 (en) * 1999-06-07 2003-05-20 Kabushiki Kaisha Toshiba Method for manufacturing porous structure and method for forming pattern
CN1391264A (zh) * 2002-07-19 2003-01-15 上海华虹（集团）有限公司 一种基于自组织的纳米颗粒图案的光刻方法
US7521090B1 (en) * 2008-01-12 2009-04-21 International Business Machines Corporation Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051870A (zh) * 2013-04-16 2015-11-11 东京毅力科创株式会社 形成图案的方法
CN105051870B (zh) * 2013-04-16 2017-03-29 东京毅力科创株式会社 形成图案的方法
CN106252208A (zh) * 2015-06-12 2016-12-21 华邦电子股份有限公司 图案化方法
CN106252208B (zh) * 2015-06-12 2019-03-08 华邦电子股份有限公司 图案化方法
CN106601610A (zh) * 2015-10-14 2017-04-26 中国科学院微电子研究所 一种形成小间距鳍体的方法
CN107934951A (zh) * 2018-01-02 2018-04-20 京东方科技集团股份有限公司 图案化石墨烯的制备方法
CN110875108A (zh) * 2019-11-29 2020-03-10 南昌航空大学 一种金属网格型透明电极的制备方法
CN113753849A (zh) * 2020-06-03 2021-12-07 芯恩（青岛）集成电路有限公司 嵌段共聚物定向自组装刻蚀方法

Also Published As

Publication number Publication date
CN102983065B (zh) 2015-12-16
US8828871B2 (en) 2014-09-09
US20130059438A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
CN102983065B (zh) 图案、掩模图案形成方法和半导体器件制造方法
JP4719464B2 (ja) マイクロ／ナノ構造を基板上にインプリントする方法
TWI453106B (zh) 奈米尺寸形狀之大面積圖案化技術
Cheng et al. Room‐temperature, low‐pressure nanoimprinting based on cationic photopolymerization of novel epoxysilicone monomers
US8715917B2 (en) Simultaneous photoresist development and neutral polymer layer formation
Gu et al. Pattern transfer using block copolymers
Jeong et al. Nanotransfer printing with sub‐10 nm resolution realized using directed self‐assembly
US7122482B2 (en) Methods for fabricating patterned features utilizing imprint lithography
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US7560141B1 (en) Method of positioning patterns from block copolymer self-assembly
KR101293093B1 (ko) 나노패턴화 방법, 내부에 사용하기 위한 경화된 레지스트필름, 및 이 레지스트 필름을 포함하는 물품
US20030080471A1 (en) Lithographic method for molding pattern with nanoscale features
US20030034329A1 (en) Lithographic method for molding pattern with nanoscale depth
US20090260750A1 (en) Molecular transfer printing using block copolymers
CN101971093A (zh) 用以产生具有嵌段共聚物的定向总成的纳米尺寸特征的方法
JP2010056257A (ja) 微細構造体の製造方法
TWI451962B (zh) 壓印微影術模板
US9458531B2 (en) Method for directed self-assembly (DSA) of block copolymers using guiding line sidewalls
CN102279517A (zh) 纳米压印方法
TW201024075A (en) Double sidewall angle nano-imprint template
KR100918850B1 (ko) 나노 임프린트 리소그래피와 리프트 오프 공정을 이용한나노 패턴 형성 방법
Cheng et al. A hybrid mask–mould lithography scheme and its application in nanoscale organic thin film transistors
Kong et al. Stacked polymer patterns imprinted using a soft inkpad
Shin et al. Nanoimprinting ultrasmall and high-aspect-ratio structures by using rubber-toughened UV cured epoxy resist
TWI252520B (en) Reversal micro/nano imprinting process without residual layer of resist

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant