CN107871673A - 一种厚介质层薄膜多层封装基板制作方法 - Google Patents

一种厚介质层薄膜多层封装基板制作方法 Download PDF

Info

Publication number
CN107871673A
CN107871673A CN201711017386.7A CN201711017386A CN107871673A CN 107871673 A CN107871673 A CN 107871673A CN 201711017386 A CN201711017386 A CN 201711017386A CN 107871673 A CN107871673 A CN 107871673A
Authority
CN
China
Prior art keywords
dielectric layer
package substrate
film
circuit board
substrate preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711017386.7A
Other languages
English (en)
Other versions
CN107871673B (zh
Inventor
王列松
薛新忠
高永全
朱小明
陈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU HUABO ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SUZHOU HUABO ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU HUABO ELECTRONIC TECHNOLOGY Co Ltd filed Critical SUZHOU HUABO ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201711017386.7A priority Critical patent/CN107871673B/zh
Publication of CN107871673A publication Critical patent/CN107871673A/zh
Application granted granted Critical
Publication of CN107871673B publication Critical patent/CN107871673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种厚介质层薄膜多层封装基板制作方法,包括以下步骤:1)在陶瓷电路板上采用一次或多次用旋涂或喷涂的方法涂覆非光敏的介质材料胶液并烘烤以使大部分溶剂挥发甚至部分固化2)用压印模板压印并进一步烘烤;压印模板采用透明的玻璃做基板,模板的压印面上溅射一层铬金金属层;压印模板上采用SU‑8胶柱做压印头,SU‑8胶柱的高度高出所涂覆的介质层厚度20μm~60μm,3)脱模并彻底固化;4)等离子体整体刻蚀;5)制作介质层上底层薄膜电路;6)重复上述步骤1~5制作其余各层薄膜电路。该方法无需昂贵的光敏介质材料,也无需额外制作刻蚀掩膜,比现有工艺技术减少了工步,整体工艺过程简洁。

Description

一种厚介质层薄膜多层封装基板制作方法
技术领域
本发明涉及一种厚介质层薄膜多层封装基板制作方法。
背景技术
随着智能终端、武器装备等向信息化、多功能化发展,有限的空间内需要集成的电子功能模块越来越多,由此发展了MCM(Multi Chip Model)多芯片模块、SIP(System InPackage)系统级封装等高密度封装方法。这些高密封装方法均以高密度封装基板做支撑,如共烧陶瓷封装基板、薄膜多层封装基板、共烧陶瓷-薄膜多层混合封装基板等等。
薄膜多层封装基板导线精密,布线密度高,信号延迟小,高频性能凸出,常以PI(聚酰亚胺)、BCB(苯并环丁烯)、LCP(液晶聚合物)等作为介质材料,以溅射/蒸发/电镀结合光刻形成金属导线,以介质层上互连孔实现层间互连。制作出高质量的层间互连孔是薄膜多层封装基板的技术难点之一。
目前,制作薄膜多层封装基板主要有两种方法:一是采用非光敏PI/BCB/LCP做介质层材料,介质固化后用等离子体刻蚀或激光打孔辅以等离子体去灰的方法制作层间互连孔。等离子刻蚀方法需要额外制作刻蚀掩膜,且刻蚀速度慢,特别是对于需要数十微米至数百微米厚的介质层时,效率很低,且容易出现钻蚀现象,进而影响互连孔质量。激光打孔辅以等离子体去灰的方法处理薄介质层时简便有效,但处理厚的介质层时,孔壁容易形成难以去除的结痂,影响后续孔壁金属化的附着力。而且对BCB介质材料来说,由于其吸收峰波长在270nm左右,350nm波长以上吸收极弱,因此不适合用市场上常用的可见、红外激光设备打孔。
另外一种制作薄膜多层封装基板的方法是采用光敏的PI/BCB/LCP做介质层材料,这种介质材料可当成光刻胶用,曝光显影固化后即得互连孔。这种方法工艺简便,效率高,对十微米以下的薄介质非常实用,但面对数十微米至数百微米的厚介质层时,曝光难以一次爆透,工艺窗口窄,孔壁质量不易控制,影响后续孔壁金属化的可靠性。同时光敏介质材料比非光敏介质材料贵得多,对批量生产来说附加了不少成本压力。
综上可见,薄膜多层封装基板不管采用光敏介质还是非光敏介质,对薄介质层来说现有工艺方法均能较好实现,但对数十微米至数百微米的厚介质层来说均面临各自的不足。
发明内容
本发明所要解决的技术问题是:提供一种厚介质层薄膜多层封装基板制作方法。
为解决上述技术问题,本发明所采用的技术方案为:一种厚介质层薄膜多层封装基板制作方法,包括以下步骤:1)在陶瓷电路板上采用一次或多次用旋涂或喷涂的方法涂覆非光敏的介质材料胶液并烘烤以使大部分溶剂挥发甚至部分固化;2)用压印模板压印并进一步烘烤;压印模板采用透明的玻璃做基板,模板的压印面上溅射一层铬金金属层;压印模板上采用SU-8胶柱做压印头,SU-8胶柱的高度高出所涂覆的介质层厚度20μm~60μm,3)脱模并彻底固化;4)等离子体整体刻蚀;5)制作介质层上底层薄膜电路;6)重复上述步骤1~5制作其余各层薄膜电路。
作为一种优选的方案,所述的陶瓷电路板为氧化铝薄膜电路板、氧化铍薄膜电路板、氮化铝薄膜电路板、或平整的多层共烧陶瓷电路板,陶瓷电路板上制作有对准标记。
作为一种优选的方案,所述的模板的铬金层上开有透明窗口,模板上在透明窗口中间制作有对准标记。
作为一种优选的方案,脱模时将压印模板沿基板垂直方向拨出。
作为一种优选的方案,在步骤3中彻底固化完成后,对介质材料在孔周围的凸起部分进行抛光以使介质层表面平整。
作为一种优选的方案,所述的等离子体整体刻蚀采用不用掩膜直接在等离子体里整体刻蚀的操作,直至孔底部残留的介质清除干净。
作为一种优选的方案,所述的制作介质层上薄膜电路是先溅射底层金属如Ti/Cu或Cr/Cu,然后用图形电镀的方法制作出具体电路。
作为一种优选的方案,所述对准标记为“十”字对准标记;多层共烧陶瓷电路板为LTCC或HTCC电路基板;介质层材料为非光敏的PI或BCB或LCP;SU-8胶柱的高度高出所涂覆的介质层厚度为30μm。
本发明的有益效果是:该方法无需昂贵的光敏介质材料,用非光敏介质即可。比用光敏材料大大降低了成本;互连孔用模板压印成形,再用等离子体刻蚀掉孔底部残留的介质即可,互连孔质量不受介质层厚度的限制,且互连孔孔壁平整致密,非常有利于后续孔金属化。也无需额外制作刻蚀掩膜,比现有工艺技术减少了工步,整体工艺过程简洁,不会增加制作难度和制作时间,成孔质量高且不受介质层厚度限制,用短时间的等离子体刻蚀一步实现清除孔底部残留介质、互连孔倒角和介质层表面清洗三项功能。该方法适用于PI/BCB/LCP等介质材料,对介质材料的兼容性很强;很适合厚介质层薄膜多层封装基板的制作,弥补了现有工艺技术在制作厚介质层薄膜多层封装基板时的不足。介质层越厚,其相对于现有工艺技术的优势越显著。
该方案用玻璃做基板,利用SU-8环氧胶良好的机械性能、与玻璃基质良好的附着力性能、以及本身突出的高深宽比光刻性能,在玻璃基板上制作出压印所需的圆柱(对SU-8胶来说,可非常容易的制作出数十微米至数百微米的高深宽比圆柱)。
为便于后续脱模,在圆柱及圆柱一侧的玻璃面上溅射一层铬金(Cr/Au)金属层,溅射Cr是为了增强金属膜层与玻璃及SU-8环氧胶的附着力;溅射Au一方面是利用Au与PI/BCB/LCP等介质材料附着力差的特点,便于后续压印后脱模,另一方面是因为Au不易氧化,便于多次使用。
为了压印时对准的需要,在玻璃上腐蚀出对准观察窗口(即在对准窗口处腐蚀掉Cr/Au金属膜,形成透明窗口,便于对准压印时观察下面的对准图形)。
附图说明
图1是本发明中陶瓷电路板及压印模板的结构示意图。
图2是本发明中步骤1-5的示意图。
图1至图2中:1.对准标记,2.金属导线,3.金属导线,4.陶瓷基板,5.玻璃板,6.对准标记,7.对准观察窗口,8.铬金膜层。
具体实施方式
下面结合附图,详细描述本发明的具体实施方案。
如图1-2所示,一种厚介质层薄膜多层封装基板制作方法,包括以下步骤:1)在陶瓷电路板上采用一次或多次用旋涂或喷涂的方法涂覆非光敏的胶液并烘烤以使大部分溶剂挥发甚至部分固化,从而使介质层厚度达到10μm~60μm;陶瓷电路板上制作有对准标记,所述对准标记为“十”字对准标记。
2)用压印模板压印并进一步烘烤;在对准标记对准后把模板压印头压入介质层中且压印头触碰到底部;压入后进一步烘烤,使介质层进一步收缩。压印模板采用透明的玻璃做基板,模板的压印面上溅射一层铬金金属层;压印模板上采用SU-8胶柱做压印头,SU-8胶柱的高度高出所涂覆的介质层厚度30μm,所述的模板的铬金层上开有透明窗口,模板上在透明窗口中间制作有对准标记,所述对准标记为“十”字对准标记。
3)脱模并彻底固化;脱模时将压印模板沿基板垂直方向拨出。彻底固化完成后,对介质材料在孔周围的凸起部分进行抛光以使介质层表面平整。
4)等离子体整体刻蚀;采用不用掩膜直接在等离子体里整体刻蚀的操作,直至孔底部残留的介质清除干净。
5)制作介质层上底层薄膜电路;先溅射底层金属如Ti/Cu或Cr/Cu,然后用图形电镀的方法制作出具体电路。
6)重复上述步骤1~5制作其余各层薄膜电路。
陶瓷电路板可以是传统的氧化铝、氧化铍、氮化铝等薄膜电路板,也可以是平整的多层共烧陶瓷电路板如LTCC或HTCC电路基板;介质层材料为非光敏的PI或BCB或LCP。
实施例1:如下表
每层电路完成后,在显微镜下观察,互连孔金属化覆盖率100%,上下层电路导通率100%且导通电阻均小于20毫欧。
实施例2,如下表
每层电路完成后,在显微镜下观察,互连孔金属化覆盖率100%,上下层电路导通率100%且导通电阻均小于20毫欧。
上述的实施例仅例示性说明本发明创造的原理及其功效,以及部分运用的实施例,而非用于限制本发明;应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (8)

1.一种厚介质层薄膜多层封装基板制作方法,包括以下步骤:1)在陶瓷电路板上采用一次或多次用旋涂或喷涂的方法涂覆非光敏的介质材料胶液并烘烤以使大部分溶剂挥发甚至部分固化;2)用压印模板压印并进一步烘烤;压印模板采用透明的玻璃做基板,模板的压印面上溅射一层铬金金属层;压印模板上采用SU-8胶柱做压印头,SU-8胶柱的高度高出所涂覆的介质层厚度20μm~60μm,3)脱模并彻底固化;4)等离子体整体刻蚀;5)制作介质层上底层薄膜电路;6)重复上述步骤1~5制作其余各层薄膜电路。
2.根据权利要求1所述的厚介质层薄膜多层封装基板制作方法,其特征在于:所述的陶瓷电路板为氧化铝薄膜电路板、氧化铍薄膜电路板、氮化铝薄膜电路板、或平整的多层共烧陶瓷电路板,陶瓷电路板上制作有对准标记。
3.根据权利要求2所述的厚介质层薄膜多层封装基板制作方法,其特征在于:所述的模板的铬金层上开有透明窗口,模板上在透明窗口中间制作有对准标记。
4.根据权利要求2所述的厚介质层薄膜多层封装基板制作方法,其特征在于:脱模时将压印模板沿基板垂直方向拨出。
5.根据权利要求2所述的厚介质层薄膜多层封装基板制作方法,其特征在于:在步骤3中彻底固化完成后,对介质材料在孔周围的凸起部分进行抛光以使介质层表面平整。
6.根据权利要求1所述的厚介质层薄膜多层封装基板制作方法,其特征在于:所述的等离子体整体刻蚀采用不用掩膜直接在等离子体里整体刻蚀的操作,直至孔底部残留的介质清除干净。
7.根据权利要求1所述的厚介质层薄膜多层封装基板制作方法,其特征在于:所述的制作介质层上薄膜电路是先溅射底层金属如Ti/Cu或Cr/Cu,然后用图形电镀的方法制作出具体电路。
8.根据权利要求4所述的厚介质层薄膜多层封装基板制作方法,其特征在于:多层共烧陶瓷电路板为LTCC或HTCC电路基板;介质层材料为非光敏的PI或BCB或LCP胶液;SU-8胶柱的高度高出所涂覆的介质层厚度为30μm。
CN201711017386.7A 2017-10-26 2017-10-26 一种厚介质层薄膜多层封装基板制作方法 Active CN107871673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711017386.7A CN107871673B (zh) 2017-10-26 2017-10-26 一种厚介质层薄膜多层封装基板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711017386.7A CN107871673B (zh) 2017-10-26 2017-10-26 一种厚介质层薄膜多层封装基板制作方法

Publications (2)

Publication Number Publication Date
CN107871673A true CN107871673A (zh) 2018-04-03
CN107871673B CN107871673B (zh) 2019-09-03

Family

ID=61752550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711017386.7A Active CN107871673B (zh) 2017-10-26 2017-10-26 一种厚介质层薄膜多层封装基板制作方法

Country Status (1)

Country Link
CN (1) CN107871673B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461716A (zh) * 2018-10-29 2019-03-12 中国电子科技集团公司第十三研究所 混合型多芯片组件及其制备方法
CN113411965A (zh) * 2021-04-30 2021-09-17 广东工业大学 一种嵌入式精细线路的制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1408197A (zh) * 2000-01-04 2003-04-02 埃尔米克隆股份公司 一种电连接元件的制造方法、设备和装置以及电连接元件和半成品
CN1696826A (zh) * 2000-08-01 2005-11-16 得克萨斯州大学系统董事会 用对激活光透明的模板在衬底上形成图案的方法及半导体器件
CN1812696A (zh) * 2005-01-28 2006-08-02 三星电机株式会社 制造印刷电路板的方法
CN101051183A (zh) * 2006-01-18 2007-10-10 株式会社日立制作所 图案形成方法和模具
CN101333069A (zh) * 2007-06-06 2008-12-31 信越化学工业株式会社 用于纳米压印模具的掺杂二氧化钛的石英玻璃
CN101427608A (zh) * 2006-06-09 2009-05-06 株式会社半导体能源研究所 半导体器件的制造方法
CN101455121A (zh) * 2006-06-14 2009-06-10 株式会社半导体能源研究所 制造半导体器件的方法
CN101937871A (zh) * 2010-08-16 2011-01-05 复旦大学 一种构造低介电常数介质材料表面形貌的方法
CN106252208A (zh) * 2015-06-12 2016-12-21 华邦电子股份有限公司 图案化方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1408197A (zh) * 2000-01-04 2003-04-02 埃尔米克隆股份公司 一种电连接元件的制造方法、设备和装置以及电连接元件和半成品
CN1696826A (zh) * 2000-08-01 2005-11-16 得克萨斯州大学系统董事会 用对激活光透明的模板在衬底上形成图案的方法及半导体器件
CN1812696A (zh) * 2005-01-28 2006-08-02 三星电机株式会社 制造印刷电路板的方法
CN101051183A (zh) * 2006-01-18 2007-10-10 株式会社日立制作所 图案形成方法和模具
CN101427608A (zh) * 2006-06-09 2009-05-06 株式会社半导体能源研究所 半导体器件的制造方法
CN101455121A (zh) * 2006-06-14 2009-06-10 株式会社半导体能源研究所 制造半导体器件的方法
CN101333069A (zh) * 2007-06-06 2008-12-31 信越化学工业株式会社 用于纳米压印模具的掺杂二氧化钛的石英玻璃
CN101937871A (zh) * 2010-08-16 2011-01-05 复旦大学 一种构造低介电常数介质材料表面形貌的方法
CN106252208A (zh) * 2015-06-12 2016-12-21 华邦电子股份有限公司 图案化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461716A (zh) * 2018-10-29 2019-03-12 中国电子科技集团公司第十三研究所 混合型多芯片组件及其制备方法
CN113411965A (zh) * 2021-04-30 2021-09-17 广东工业大学 一种嵌入式精细线路的制作方法

Also Published As

Publication number Publication date
CN107871673B (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
CN110536564B (zh) 一种凸台作为焊盘的电路板的制作方法
CN104465418B (zh) 一种扇出晶圆级封装方法
JPS6045097A (ja) 多層セラミツク基板の製造方法
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
CN108617104A (zh) 印刷电路板的局部图形铜厚加厚的制作方法
TWI772142B (zh) 一種嵌埋在玻璃介質中的無源器件結構及其製造方法
CN104157580B (zh) 基于铝阳极氧化技术的埋置芯片互连封装方法及结构
CN111403348B (zh) 一种含微通道的陶瓷基板及其制备方法
CN107871673B (zh) 一种厚介质层薄膜多层封装基板制作方法
CN107871704B (zh) 一种翘曲共烧陶瓷基板上薄膜电路制作方法
US20190289737A1 (en) Electronic module and method of manufacturing electronic module
CN103635028B (zh) 埋入式元件电路板与其制作方法
EP2572380B1 (de) Verfahren zur herstellung von chipstapeln sowie ein träger für die durchführung des verfahrens
US20070052091A1 (en) Electronic device and method of manufacturing same
CN101765341B (zh) 激光辅助基板线路成型结构与方法
CN110581120B (zh) 板级扇出封装基板的细线路结构及其制备方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
CN108566734B (zh) 一种使用压印工艺制作印制电路板的方法
CN114566436A (zh) 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法
JP2012104521A (ja) 回路基板の製造方法
CN115551206A (zh) 封装基板及其制备方法和封装基板散热检测系统及方法
Funakoshi et al. High resolution dry-film photo imageable dielectric (PID) Material for Fowlp, Foplp, and high density package substrates
CN113411965A (zh) 一种嵌入式精细线路的制作方法
CN114071886B (zh) 一种Mini-LED基板精密线路的制作方法
TW202029447A (zh) 封裝基板及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant