CN101937871A - 一种构造低介电常数介质材料表面形貌的方法 - Google Patents
一种构造低介电常数介质材料表面形貌的方法 Download PDFInfo
- Publication number
- CN101937871A CN101937871A CN 201010253667 CN201010253667A CN101937871A CN 101937871 A CN101937871 A CN 101937871A CN 201010253667 CN201010253667 CN 201010253667 CN 201010253667 A CN201010253667 A CN 201010253667A CN 101937871 A CN101937871 A CN 101937871A
- Authority
- CN
- China
- Prior art keywords
- dielectric constant
- medium
- low dielectric
- constant material
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明属于微电子技术领域，具体为一种构造低介电常数介质材料表面形貌图的方法。本发明利用纳米压印技术直接压印加工低介电常数介质材料，实现该介质材料的表面图形化，以便在集成电路互连制造工艺中应用。相比于传统光刻、刻蚀技术实现介质材料图形化的方法而言，采用本发明的图形化技术，简化了互连制造工艺步骤，大大地降低了生产成本。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种构造互连工艺中低介电常数介质材料表面形貌的方法。
背景技术
随着超大规模集成电路的发展，多层布线已成必须，并成为确定集成电路性能和成本的重要因素之一。为了减小互连线的RC，采用低介电常数介质材料是提高性能的有效途径之一。旋涂玻璃法，简称SOG，是现在最普遍被采用的一种局部性的平坦化技术。它是一种把溶于溶剂的介电材料，以旋涂的方式涂于晶圆上，因此成为相当方便的技术，且填沟能力也很不错。因此许多的SOG供应厂商为了提供低介电常数的SOG材料，已不断研发出像HSQ(Hydrogen silesquioxane)和MSQ(Methylsequioxane)等聚合物材料，其最小介电常数值约2.6～2.8,已经广泛的被应用于先进的半导体互连制造工艺中。
传统的互连制造工艺对介质材料的表面形貌图形化主要靠光刻和刻蚀工艺来完成，工艺步骤较多，成本相对较高。举例来说，在集成电路应用最广泛的双大马士革工艺，对于低介电常数材料的形貌图形化需要先进行一次光刻和刻蚀沟道，再进行光刻和刻蚀通孔才完成。
发明内容
本发明的目的在于提出一种工艺步骤简单，成本较低的构造低介电常数介质材料表面形貌图形化的方法，以用于微电子领域互连制造工艺。
本发明提出的构造低介电常数介质材料表面形貌图形化的方法，其具体步骤包括：
（1）在衬底上淀积低介电常数介质材料薄膜；
（2）用表面具有一定形貌图形的压印模具压印低介电常数介质材料薄膜，在薄膜上得到图形形貌；
（3）对被压印的低介电常数介质材料薄膜固化成型。
本发明中，所述的低介电常数介质材料包括HSQ(Hydrogen silesquioxane)， MSQ(Methylsequioxane)，特氟龙和PPLK(Photo Patternable Low Dielectrics)等。
本发明中，步骤（1）中所述淀积低介电常数介质材料薄膜的方法包括旋涂，滴定等。
本发明中，步骤（2）中所述压印的方法包括纳米压印，机械压印等。
本发明中，步骤（3）中所述的固化技术包括紫外固化，加热，退火固化等技术。
本发明中，所述的衬底为硅、玻璃或晶圆。
本发明所提供的构造低介电常数介质材料表面形貌的方法可以有效实现互连制造工艺中的结构，应用广泛，大大降低生产成本。
附图说明
图1A-1E为依据本发明方法的实例过程剖面示意图。
图2A-2B为某一配比下的HSQ(Hydrogen silesquioxane)低介电常数介质材料在以1微米周期，100nm线宽的硅模板压印后的效果示意图。
图中标号：100衬底，102 低介电常数介质材料薄膜，102-1 压印过后的低介电常数介质材料，104 光栅结构的压印模具。
具体实施方式
下文结合图示在参考实施例中更具体地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，在本发明实施例中，均以光栅结构表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。
图1为依据本发明方法应用的实例的制备过程剖面示意图。
图1A为衬底100的横截面图。所选择的衬底可以为硅或晶圆等。本文中实例选择的是硅。
图1B为在衬底100上旋涂一层低介电常数介质材料薄膜102后的横截面图，低介电常数介质材料可以为HSQ(Hydrogen silesquioxane)， MSQ(Methylsequioxane)，特氟龙和PPLK(Photo Patternable Low Dielectrics)等。本实例使用的是HSQ(Hydrogen silesquioxane)，先将其以一定比例溶于甲基异丁基酮MIBK溶剂中，再以2000r/min旋涂在衬底100上，然后在140--160摄氏度（如150摄氏度）的热板上对其加热8—12分钟如（10分钟），从而得到介质薄膜102。
图1C为利用压印模具104加工压印低介电常数介质材料的横截面图，加工方法可以为纳米压印，机械压印等。本实例采用具有光栅结构的模具纳米压印技术。
图1D为利用具有光栅结构的模具纳米压印图1C所示的低介电常数介质材料薄膜102表面。在8--12兆帕（如10兆帕）的压力下维持12--16分钟（如15分钟）后,取下模板，就形成如图1E所示的介质薄膜102-1的表面凹凸形貌。接着将带有凹凸形貌的低介电常数介质薄膜HSQ在240--280摄氏度（如250摄氏度）热板上固化，即完成低介电常数介质材料的表面形貌加工。
图2A为某一配比下的HSQ低介电常数介质材料在以1微米周期，100nm线宽的硅模板压印后的表面形貌图。
图2B为某一配比下的HSQ低介电常数介质材料在以1微米周期，100nm线宽的硅模板压印后的截面图。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
本发明方法具有快速、有效等优点，而且能突破传统光学图形构造尺寸的极限，通过使用压印模具压印基于SOG技术的低介电常数介质材料，一次实现图形的转移，步骤简单，成本低廉，因此具有极大的应用价值。
Claims (6)
1.一种构造低介电常数介质材料表面形貌的方法，其特征在于具体步骤如下：
（1）在衬底上淀积低介电常数介质材料薄膜；
（2）用表面具有一定形貌图形的压印模具压印低介电常数介质材料薄膜；在薄膜上得到图形形貌；
（3）对所压印的介质材料进行薄膜固化成型。
2.根据权利要求1所述的方法，其特征在于所述的低介电常数介质材料为HSQ、 MSQ、特氟龙或PPLK。
3.根据权利要求1所述的方法，其特征在于步骤（1）中所述的淀积方法为旋涂或滴定。
4.根据权利要求1所述的方法，其特征在于步骤（2）中所述的压印为纳米压印或机械压印。
5.根据权利要求1所述的方法，其特征在于步骤（3）中所述的固化为紫外固化，或加热固化。
6.根据权利要求1所述的方法，其特征在于所述衬底为硅、玻璃或晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010253667 CN101937871A (zh) | 2010-08-16 | 2010-08-16 | 一种构造低介电常数介质材料表面形貌的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010253667 CN101937871A (zh) | 2010-08-16 | 2010-08-16 | 一种构造低介电常数介质材料表面形貌的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101937871A true CN101937871A (zh) | 2011-01-05 |
Family
ID=43391112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010253667 Pending CN101937871A (zh) | 2010-08-16 | 2010-08-16 | 一种构造低介电常数介质材料表面形貌的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101937871A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871673A (zh) * | 2017-10-26 | 2018-04-03 | 苏州华博电子科技有限公司 | 一种厚介质层薄膜多层封装基板制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010015333A2 (en) * | 2008-08-05 | 2010-02-11 | Smoltek Ab | Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale |
-
2010
- 2010-08-16 CN CN 201010253667 patent/CN101937871A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010015333A2 (en) * | 2008-08-05 | 2010-02-11 | Smoltek Ab | Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871673A (zh) * | 2017-10-26 | 2018-04-03 | 苏州华博电子科技有限公司 | 一种厚介质层薄膜多层封装基板制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102121081B1 (ko) | 유도된 자기-조립을 위한 실리콘 하드마스크 층 | |
| US7862989B2 (en) | Method for fabricating dual damascene structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascene patterning | |
| CN102983065B (zh) | 图案、掩模图案形成方法和半导体器件制造方法 | |
| JP4789620B2 (ja) | パターン形成方法及び半導体装置の製造方法 | |
| TWI412081B (zh) | 用以允許於基體上進行選擇性區域鍍敷之方法 | |
| Ro et al. | Silsesquioxanes in nanoscale patterning applications | |
| JP2014188656A (ja) | 中空構造体の製造方法 | |
| TWI541599B (zh) | 具有氟系添加劑之含矽光阻下層膜形成組成物 | |
| JP2005354044A (ja) | 電子機能材料からなる所望のパターンの製作方法 | |
| JP2005532576A (ja) | 多層リソグラフィープロセスに関する新規な平坦化方法 | |
| US7214611B2 (en) | Imprinting-damascene process for metal interconnection | |
| US20120295435A1 (en) | Pattern transfer method | |
| WO2004114381A1 (ja) | 半導体装置の製造方法 | |
| CN101937871A (zh) | 一种构造低介电常数介质材料表面形貌的方法 | |
| Matsumura et al. | Fabrication of copper damascene patterns on polyimide using direct metallization on trench templates generated by imprint lithography | |
| CN108231547B (zh) | 半导体装置的形成方法 | |
| CN101905864A (zh) | 一种低介电常数介质薄膜的纳米压印金属图形转移的方法 | |
| JPWO2004114388A1 (ja) | 半導体装置の製造方法 | |
| Erhardt et al. | Low-temperature fabrication of Si thin-film transistor microstructures by soft lithographic patterning on curved and planar substrates | |
| US7060633B2 (en) | Planarization for integrated circuits | |
| Chan et al. | Fabrication of organic flexible electrodes using transfer stamping process | |
| CN112198759A (zh) | 压印模具、压印模具的制作方法、纳米压印方法 | |
| Ferrell et al. | Micropatterning of sulfonated polyaniline using a soft lithography based lift-off process | |
| Youn et al. | Microstructuring of 45-µm-Deep Dual Damascene Openings in SU-8/Si by UV-Assisted Thermal Imprinting with Opaque Mold | |
| KR100734664B1 (ko) | 랭뮤어 블로젯막의 배향 원리를 이용한 미세 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110105 |