KR20060001487A - 반도체 소자의 패턴 형성방법 - Google Patents

반도체 소자의 패턴 형성방법 Download PDF

Info

Publication number
KR20060001487A
KR20060001487A KR1020040050618A KR20040050618A KR20060001487A KR 20060001487 A KR20060001487 A KR 20060001487A KR 1020040050618 A KR1020040050618 A KR 1020040050618A KR 20040050618 A KR20040050618 A KR 20040050618A KR 20060001487 A KR20060001487 A KR 20060001487A
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
semiconductor device
semiconductor substrate
forming
Prior art date
Application number
KR1020040050618A
Other languages
English (en)
Inventor
김재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040050618A priority Critical patent/KR20060001487A/ko
Publication of KR20060001487A publication Critical patent/KR20060001487A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴을 변형없이 정밀하게 형성하는 방법에 관한 것으로서, 하부구조가 형성된 반도체 기판 상에 ArF 포토레지스트를 도포하는 단계, 원하는 패턴의 마스크를 사용하여 상기 포토레지스트를 노광 후 현상하여 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴이 형성된 상기 반도체 기판을 산성 용액에 침지시키는 단계, 및 형성된 포토레지스트 패턴에 따라 선택적으로 식각하는 단계를 포함하는 반도체 소자의 패턴 형성방법을 제공한다. 본 발명에 의하면, 간단한 공정을 통해 포토레지스트 패턴의 변형을 방지할 수 있으며, 보다 신속하고 경제적으로 반도체 소자의 미세한 패턴을 형성할 수 있으므로 반도체 소자의 수율도 크게 향상시킬 수 있다.
반도체, 포토레지스트, 산성 용액, ArF 포토레지스트

Description

반도체 소자의 패턴 형성방법{METHOD FOR FORMING THE PATTERNS OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 패턴을 형성하는 방법에 관한 것으로서, 보다 구체적으로 본 발명은 반도체 소자의 패턴을 변형없이 정밀하게 형성하는 방법에 관한 것이다.
반도체 소자의 제조에 있어서, 미세 가공 기술인 사진식각 (photolithography) 기술은 반도체의 해상도 향상 및 고집적화를 위해 끊임없이 연구되고 있는 분야이다. 일반적으로 사진식각 공정은 하부구조가 형성된 반도체 기판 상에 포토레지스트를 도포하는 단계, 노광장비(Stepper)를 사용하여 원하는 회로패턴에 빛을 통과시켜 상기 반도체 기판 상에 회로패턴을 사진찍는 노광단계, 상기 반도체 기판 상에서 빛을 받은 부분의 막을 현상하는 현상단계, 상기 패턴에 따라 선택적으로 식각하는 식각단계의 순서를 포함하여 이루어지는데, 상기 패턴의 미세한 폭을 구현하기 위하여 종래에는 주로 노광단계에서 사용하는 광원 및 노광장비를 개발하는데 주력하여 왔다. 0.12㎛급 이하의 디자인 룰을 만족하기 위해 노광장비는 파장이 긴 I-라인 빛(365nm 파장)을 광원으로 하는 장비에서 파장이 짧은 DUV(Deep Ultra-Violet, 300nm 이하 파장)를 이용하는 장비로 개발되었으며, 현재는 KrF 엑시머 레이저(248nm 파장)를 이용하는 노광장비 및 ArF 엑시머 레이저(193nm 파장)를 이용하는 노광장비도 개발되고 있다. 그러나, 이러한 노광장비를 이용한 사진식각에서도 반도체 회로선폭 기술의 한계는 0.10㎛로 인식되어 왔고, 짧은 파장에서 기인한 CD(critical dimension, 임계치수) 흔들림 현상으로 인해 폭 두께가 주기적으로 변하는 등의 문제점이 지적되었다. 또한, 이들 노광장비를 이용하기 위해서는 이에 대응하여 효율적으로 반응할 수 있는 고감도의 화학증폭형 포토레지스트(chemically amplified photoresist)를 사용하는 것이 필수적인데, 종래의 ArF 포토레지스트, KrF 포토레지스트 등의 화학증폭형 포토레지스트에 의하면 PED(post exposure delay) 안정성 등에서 문제가 발생하는 단점이 있었다. 이에, 광투과도가 높고, 건식 식각에 대한 내성이 강하며, 기존의 2.38% TMAH(tetramethylammonium hydroxide) 알칼리 용액으로 현상될 수 있고, 반도체 기판에 대한 접착력이 좋은 새로운 화학구조의 고감도 화학증폭형 포토레지스트를 개발하기 위한 연구가 진행중이며, 현재는 보다 미세한 0.09㎛의 초미세 회로선폭의 형성을 가능하게 하는 개선된 ArF 포토레지스트가 개발되어, 이를 이용한 공정 테스트가 적극적으로 실시되고 있다.
그러나, 상기 ArF 포토레지스트 또는 KrF 포토레지스트는 하기 화학식1
KrF 포토레지스트
Figure 112004029009143-PAT00001

및 화학식2
ArF 포토레지스트
Figure 112004029009143-PAT00002

에 각각 나타낸 바와 같이 주쇄와 작용기로 이루어진 고분자 물질이기 때문에, 상기 주쇄와 작용기 사이의 결합이 식각단계에서 잘 끊어짐으로 인해 작용기가 휘발되면서 패턴의 변형을 유발시키는 근본적인 문제점이 있었다. 특히, ArF 포토레지스트의 경우, 작용기의 휘발성이 높을 뿐만 아니라, 작용기의 분자량이 매우 크기 때문에 불량한 패턴을 야기할 위험이 크다.
이러한 포토레지스트의 화학적 특성에 의한 패턴의 변형을 방지하기 위해, 반도체 기판 상에 식각 선택비를 갖는 하드마스크를 다층으로 형성한 후 포토레지스트 패턴을 형성하여 이들 다층의 하드마스크를 순차적으로 식각하는 방법(예를 들면, 대한민국 특허공개 제2003-40030호, 대한민국 특허공개 제2004-1920호 등)이 개발되었고, 이러한 방법의 범위 내에서 보다 큰 식각 선택비를 가지는 하드마스크를 형성하여 포토레지스트 패턴의 변형을 최소화하고자 연구가 계속되었다. 그러나, 이들 방법에 의하면, 다층의 막을 형성하여 제거하는 반복 작업에 의해 공정이 지연되고 비용이 많이 든다는 단점이 있다.
본 발명의 목적은, 반도체 소자의 제조시, 포토레지스트 패턴의 변형을 최소화할 수 있는 반도체 소자의 패턴 형성방법을 제공하는데 있다.
본 발명에서는 상기와 같은 기술적 과제를 달성하기 위하여 예의 연구를 거 듭한 결과, ArF 포토레지스트, KrF 포토레지스트 등의 포토레지스트 분자 내에 존재하는 고분자 작용기를 식각단계 이전에 미리 제거함으로써, 식각단계에서의 이들 작용기의 휘발에 의한 패턴의 변형을 방지할 수 있음에 착안하여, 본 발명을 완성하기에 이르렀다.
본 발명은 하부구조가 형성된 반도체 기판 상에 ArF 포토레지스트를 도포하는 단계, 원하는 패턴의 마스크를 사용하여 상기 포토레지스트를 노광 후 현상하여 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴이 형성된 상기 반도체 기판을 산성 용액에 침지시키는 단계, 및 형성된 포토레지스트 패턴에 따라 선택적으로 식각하는 단계를 포함하는 반도체 소자의 패턴 형성방법을 제공한다.
본 발명에 있어서의 포토레지스트는 미세한 회로패턴을 형성하기 위해 상기 언급한 바와 같은 ArF 포토레지스트를 사용할 수 있지만, 이것으로 한정되는 것은 아니며, KrF 포토레지스트 등과 같이 분자 내에 에스테르기를 가지는 기타 화학증폭형 포토레지스트도 사용할 수 있다. 선택하여 도포한 포토레지스트의 종류에 따라 적합한 노광장비를 사용하여 이후 노광 및 현상함으로써, 상기 반도체 기판 상에 포토레지스트의 패턴을 형성한다.
본 발명에서 사용하는 산성 용액은 상기 반도체 기판 상에 형성된 상기 포토레지스트에 있어서의 분자내 주쇄와 작용기의 결합을 인위적으로 끊기 위해 사용하는 것으로서, 염산, 황산, 불산 등의 산성 용액을 희석하여 사용하거나, 산성 완충용액을 선택하여 사용할 수 있으며, 이들 산성 용액은 단독으로 또는 임의로 조합하여 사용하여도 좋다.
상기 포토레지스트의 주쇄와 작용기의 결합을 끊기 위해 도입한 원리는 잘 알려진 바와 같은 에스테르와 산의 반응 원리를 이용한 것으로, 즉 ArF 포토레지스트, KrF 포토레지스트 등의 분자 구조에 각각 존재하는 에스테르를 산성 용액과 반응시킴으로써 에스테르의 카르보닐 산소(carbonyl oxygen)가 산성 용액의 H+ 이온에 의해 양성자화 되도록 하고, 부분적으로 양성을 띄게 된 탄소가 물과 같은 친핵체의 공격을 받는 것에 의해, 상기 에스테르가 최종적으로 카르복시산 및 알코올로 분해되는 원리를 이용한 것이다. 이러한 반응 원리를 하기 반응식1에 간략하게 나타낸다.
Figure 112004029009143-PAT00003

이와 같은 반응 후의 작용기(알코올)는 산성 용액에 용해되거나 일부는 기화되기 때문에, 후속 단계인 식각단계에는 어떤 영향도 미치지 않는다.
또한, 상기 반도체 기판을 산성 용액에 침지시킨 후에는, 통상적인 반도체 소자의 패턴 형성방법에 따라, 식각단계 이전에 상기 반도체 기판을 열처리, UV 처리, 또는 전자빔 처리 중에서 선택된 어느 하나의 처리를 부가적으로 행함으로써, 포토레지스트의 강화, 포토레지스트 내에 존재하는 수분의 제거, 및 반응의 활성화를 도모할 수도 있다. 상기 반도체 기판을 부가적으로 열처리하는 경우에는, 형성된 포토레지스트 패턴이 열에 의해 변형되지 않도록 250℃ 이하의 상압에서 행하는 것이 바람직하다. 이러한 부가적인 처리 이후의 식각단계에서는, 식각이 진행되는 동안 포토레지스트의 작용기가 휘발될 염려가 없고, 또한 포토레지스트가 강화되어 있으므로, 패턴이 거의 변형되지 않는다.
본 발명은 간단한 공정을 통해 포토레지스트 패턴의 변형을 방지할 수 있는 방법으로서, 본 발명에 의하면 보다 신속하고 경제적으로 반도체 소자의 미세한 패턴을 형성할 수 있으므로 반도체 소자의 수율도 크게 향상시킬 수 있다.

Claims (6)

  1. 하부구조가 형성된 반도체 기판 상에 ArF 포토레지스트를 도포하는 단계;
    원하는 패턴의 마스크를 사용하여 상기 포토레지스트를 노광 후 현상하여 포토레지스트 패턴을 형성하는 단계;
    포토레지스트 패턴이 형성된 상기 반도체 기판을 산성 용액에 침지시키는 단계; 및
    형성된 포토레지스트 패턴에 따라 선택적으로 식각하는 단계;
    를 포함하는 반도체 소자의 패턴 형성방법.
  2. 제1항에 있어서,
    상기 반도체 기판을 산성 용액에 침지시키는 단계 이후, 상기 반도체 기판을 열처리, UV 처리, 또는 전자빔 처리 중에서 선택된 어느 하나로 처리하는 단계를 부가적으로 포함하는 것을 특징으로 하는
    반도체 소자의 패턴 형성방법.
  3. 포토레지스트 패턴이 형성된 반도체 기판을 산성 용액에 침지한 후 식각하는 단계를 포함하는 것을 특징으로 하는
    반도체 소자의 패턴 형성방법.
  4. 제3항에 있어서,
    상기 포토레지스트는 분자 내에 에스테르기를 가지는 화학증폭형 포토레지스트인 것을 특징으로하는
    반도체 소자의 패턴 형성방법.
  5. 제4항에 있어서,
    상기 포토레지스트는 KrF 포토레지스트 또는 ArF 포토레지스트인 것을 특징으로 하는
    반도체 소자의 패턴 형성방법.
  6. 제3항에 있어서,
    산성 용액에의 침지 후 상기 반도체 기판을 열처리, UV 처리, 또는 전자빔 처리 중에서 선택된 어느 하나로 부가적으로 처리하는 것을 특징으로 하는
    반도체 소자의 패턴 형성방법.
KR1020040050618A 2004-06-30 2004-06-30 반도체 소자의 패턴 형성방법 KR20060001487A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050618A KR20060001487A (ko) 2004-06-30 2004-06-30 반도체 소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050618A KR20060001487A (ko) 2004-06-30 2004-06-30 반도체 소자의 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20060001487A true KR20060001487A (ko) 2006-01-06

Family

ID=37104622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050618A KR20060001487A (ko) 2004-06-30 2004-06-30 반도체 소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20060001487A (ko)

Similar Documents

Publication Publication Date Title
JP4476979B2 (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
TWI387998B (zh) 微影方法
JP4921898B2 (ja) 半導体素子の製造方法
US8435728B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US20140134538A1 (en) Patterning Process and Chemical Amplified Photoresist Composition
US20060008746A1 (en) Method for manufacturing semiconductor device
KR20070037303A (ko) 이멀젼 리소그래피시 물 자국 결함 방지
KR100555497B1 (ko) 미세 패턴 형성 방법
JP2001023893A (ja) フォトレジストパターンの形成方法
TW201413373A (zh) 圖案形成方法
US20050250054A1 (en) Development of photolithographic masks for semiconductors
JP2002231696A (ja) レジスト除去方法とその装置
US9891522B2 (en) Method and composition of a chemically amplified copolymer resist
US20160041471A1 (en) Acidified conductive water for developer residue removal
JPH11145031A (ja) 化学増幅系レジストのパターン形成方法
US9651870B2 (en) Method and tool of lithography
KR100843043B1 (ko) 반도체 소자의 레지스트 패턴 형성 방법
KR20060001487A (ko) 반도체 소자의 패턴 형성방법
JP2004078034A (ja) 微細パターンの形成方法
KR20090088796A (ko) 패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
KR20210154971A (ko) 보론 타입 첨가제를 포함한 50 nm 이하의 라인-간격 치수를 갖는 패터닝된 재료의 처리시 패턴 붕괴를 회피하는 조성물
JP2008066467A (ja) パターン形成方法
JPH08222508A (ja) 感光性組成物のパターン形成方法
KR100939014B1 (ko) 이머전 리소그라피용 오버코팅 조성물
JPH10333341A (ja) レジストパターン形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application