KR100843043B1 - 반도체 소자의 레지스트 패턴 형성 방법 - Google Patents

반도체 소자의 레지스트 패턴 형성 방법 Download PDF

Info

Publication number
KR100843043B1
KR100843043B1 KR1020060058679A KR20060058679A KR100843043B1 KR 100843043 B1 KR100843043 B1 KR 100843043B1 KR 1020060058679 A KR1020060058679 A KR 1020060058679A KR 20060058679 A KR20060058679 A KR 20060058679A KR 100843043 B1 KR100843043 B1 KR 100843043B1
Authority
KR
South Korea
Prior art keywords
resist
resist pattern
semiconductor device
forming
organic solvent
Prior art date
Application number
KR1020060058679A
Other languages
English (en)
Other versions
KR20080000854A (ko
Inventor
최철찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060058679A priority Critical patent/KR100843043B1/ko
Publication of KR20080000854A publication Critical patent/KR20080000854A/ko
Application granted granted Critical
Publication of KR100843043B1 publication Critical patent/KR100843043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반응성이 뛰어난 유기용매를 이용하여 레지스트 패턴의 거칠기를 감소시킴으로써 반도체 소자의 소형화 및 고집적화를 가능하게 하는 반도체 소자의 레지스트 패턴 형성 방법에 관한 것으로, 하부 반사 방지막 및 레지스트가 형성된 반도체 기판 위에 레지스트 패턴을 형성하는 단계와 반응성이 높은 유기용매를 이용하여 상기 래지스트의 최외각을 일부 용해시키는 단계를 포함하기 때문에, 현상 공정 후 발생된 레지스트 패턴의 거칠기를 감소시킴으로써 반도체 소자의 소형화 및 고집적화를 가능할 뿐 아니라 안정성과 신뢰성을 증대시킬 수 있다.
레지스트, 현상, 거칠기, 식각

Description

반도체 소자의 레지스트 패턴 형성 방법{Method for forming resist pattern of semiconductor device}
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 레지스트 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a 및 도 2b는 식각 전후의 메타크릴레이트에 대한 화학 반응을 설명하기 위한 도면이다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 레지스트 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부호에 대한 설명>
10 : 반도체 기판 20 : 하부 반사 방지막
30 : 레지스트 40 : 마스크
50 : 유기용매
본 발명은 반도체 소자의 레지스트 패턴 형성 방법에 관한 것으로, 특히 반 응성이 뛰어난 유기용매를 이용하여 레지스트 패턴의 거칠기를 감소시킴으로써 반도체 소자의 소형화 및 고집적화를 가능하게 하는 반도체 소자의 레지스트 패턴 형성 방법에 관한 것이다.
반도체 소자가 고집적화, 축소화됨에 따라 레지스트 패턴의 거칠기를 감소시키는 기술이 요구되고 있다. 최근 ArF를 이용한 미세 패턴이 범용화됨에 따라 이러한 요구는 더욱 증대되고 있으나, 레지스트 재료나 노광 기술, 트랙 장비 성능 향상 등을 통해 거칠기를 획기적으로 감소시키는 기술은 아직 미비한 실정이다. 게다가 레지스트의 특정성분으로 인해 필연적으로 유발되거나 193nm의 ArF 광학 시스템의 사용으로 유발되는 레지스트 패턴의 거칠기 증가 문제는 반도체 소자의 특성을 악화시키는 문제점이 발생한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 레지스트 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a 내지 도 1c를 참조하면, 레지스트 패턴을 형성하기 위하여 하부 반사 방지막(20)이 형성된 반도체 기판(10) 위에 레지스트(30)를 도포한다. 그리고 마스크(40)를 이용하여 레지스트(30)를 선택적으로 노광한 후 현상한다. 이 때 ArF 광학 시스템을 이용하여 상기 노광 공정을 하는 경우 메타크릴레이트(methacrylate; 도 2a 참조)를 기본 레지스트로 사용한다. 그런데 메타크릴레이트는 식각 과정에서 식각 가스에 의한 락톤(lactone) 유도체 카르보닐 군(carbonyl group)이 주쇄 분할을 하게 되어 큰 분자량을 갖는 혼합물을 구성하기 때문에, 레지스트(30)의 표면 거칠기가 증가하는 원인이 된다(도 2b 참조). 게다가 ArF용 화학증폭형 레지스트의 경우, 종래 KrF나 I-Line용 레지스트와는 달리 내부에 산성의 알코올 화합물을 포함하고 있지 않기 때문에, 염기성 현상액에 대한 용해 속도가 낮아 레지스트(30)의 표면 거칠기가 더욱 심해진다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로, 노광 공정 중 마지막 단계인 현상 공정을 완료한 반도체 기판을 열처리 공정 또는 자외선처리 공정을 실시한 후 유기용매를 통해 레지스트의 표면을 일부 용해시킴으로써, 표면 장력에 의해 이완작용이 일어나서 레지스트의 표면 거칠기가 감소할 수 있는 반도체 소자의 레지스트 패턴 형성 방법을 제공하는데 발명의 목적이 있다.
본 발명에 따른 반도체 소자의 레지스트 패턴 형성 방법은, 하부 반사 방지막 및 레지스트가 형성된 반도체 기판 위에 레지스트 패턴을 형성하는 단계와 반응성이 높은 유기용매를 이용하여 상기 래지스트의 최외각을 일부 용해시키는 단계를 포함한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 레지스트 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 3a 내지 도 3c를 참조하면, 레지스트 패턴을 형성하기 위하여 하부 반사 방지막(20)이 형성된 반도체 기판(10) 위에 레지스트(30)를 도포한다. 그리고 마스크(40)를 이용하여 레지스트(30)를 선택적으로 노광한 후 현상한다. 이 때 ArF 광 학 시스템을 이용하여 상기 노광 공정을 하는 경우 기본 레지스트로 사용되는 메타크릴레이트의 특성으로 인하여 레지스트(30)의 표면 거칠기가 증대된다.
도 3d 및 도 3e를 참조하면, 상기 현상 공정을 완료한 반도체 기판(10)을 반응성이 높은 유기용매(50)와 질소가 확산된 챔버(미도시)에서 반응시킨다. 그러면 레지스트(30)의 최외각층이 일부 용해되어 표면 장력이 형성되고, 이로 인하여 이완작용이 발생하여 표면거칠기가 개선될 수 있다. 이러한 유기용매(50)는 메탄올이나 에탄올과 같은 알코올 계열이나 톨루엔, 벤젠, 에테르 등을 포함할 수 있다.
또한 레지스트(30)의 종류에 따라 유기용매(50)와 반응하기 전에 열공정을 추가함으로써 유기용매(50)의 침투를 용이하게 하여 용해도를 높일 수도 있다. 또한 유기용매(50)와 반응하기 전에 자외선 처리 공정을 추가하여 ArF용 레지스트 중 락텐 유도체 카르보닐 군과 같은 소정의 관능기의 결합을 깨뜨려 유기용매(50)의 흡착을 향상시키고 식각 공정시 식각 가스에 의한 큰 분자량의 라디칼(radical) 형성으로 인한 거칠기를 감소시킬 수도 있다.
본 발명에 따르면, 레지스트 현상 공정 후 발생하는 레지스트 패턴의 거칠기를 감소시킴으로써 반도체 소자의 소형화 및 고집적화를 가능할 뿐 아니라 안정성과 신뢰성을 증대시킬 수 있다.

Claims (5)

  1. 하부 반사 방지막 및 레지스트가 형성된 반도체 기판 위에 레지스트 패턴을 형성하는 단계;
    질소 분위기에서 유기용매를 이용하여 상기 래지스트의 최외각을 일부 용해시키는 단계를 포함하는 반도체 소자의 레지스트 패턴 형성 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 레지스트 패턴을 형성한 후 상기 레지스트를 열처리하는 단계를 더 포함하는 반도체 소자의 레지스트 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 레지스트 패턴을 형성한 후 상기 레지스트를 자외선 처리하는 단계를 더 포함하는 반도체 소자의 레지스트 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 유기용매는 메탄올, 에탄올, 톨루엔, 벤젠, 에테르로 구성되는 군 중에서 선택하는 반도체 소자의 레지스트 패턴 형성 방법.
KR1020060058679A 2006-06-28 2006-06-28 반도체 소자의 레지스트 패턴 형성 방법 KR100843043B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058679A KR100843043B1 (ko) 2006-06-28 2006-06-28 반도체 소자의 레지스트 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058679A KR100843043B1 (ko) 2006-06-28 2006-06-28 반도체 소자의 레지스트 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20080000854A KR20080000854A (ko) 2008-01-03
KR100843043B1 true KR100843043B1 (ko) 2008-07-01

Family

ID=39212966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058679A KR100843043B1 (ko) 2006-06-28 2006-06-28 반도체 소자의 레지스트 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100843043B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013036806A3 (en) * 2011-09-08 2013-05-02 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213343A (ja) * 1987-02-28 1988-09-06 Dainippon Printing Co Ltd 微細パタ−ンの形成方法
KR20010081376A (ko) * 2000-02-14 2001-08-29 박종섭 미세 패턴 형성방법
JP2005294354A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd パターン形成方法
KR20060009687A (ko) * 2004-07-26 2006-02-01 주식회사 이엔에프테크놀로지 네가티브형 포토레지스트 현상액
JP2006080277A (ja) * 2004-09-09 2006-03-23 Tokyo Electron Ltd 基板の処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213343A (ja) * 1987-02-28 1988-09-06 Dainippon Printing Co Ltd 微細パタ−ンの形成方法
KR20010081376A (ko) * 2000-02-14 2001-08-29 박종섭 미세 패턴 형성방법
JP2005294354A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd パターン形成方法
KR20060009687A (ko) * 2004-07-26 2006-02-01 주식회사 이엔에프테크놀로지 네가티브형 포토레지스트 현상액
JP2006080277A (ja) * 2004-09-09 2006-03-23 Tokyo Electron Ltd 基板の処理方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US9786734B2 (en) 2011-07-25 2017-10-10 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US10256293B2 (en) 2011-07-25 2019-04-09 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
WO2013036806A3 (en) * 2011-09-08 2013-05-02 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US9152750B2 (en) 2011-09-08 2015-10-06 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US9379183B2 (en) 2011-09-08 2016-06-28 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US10032859B2 (en) 2011-09-08 2018-07-24 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes

Also Published As

Publication number Publication date
KR20080000854A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
CN101145515B (zh) 形成半导体器件的精细图案的方法
US7959818B2 (en) Method for forming a fine pattern of a semiconductor device
US8986488B2 (en) Pattern formation method and polymer alloy base material
US8133547B2 (en) Photoresist coating composition and method for forming fine contact of semiconductor device
US20070148983A1 (en) Method for Manufacturing Semiconductor Device
US20080063976A1 (en) Photoresist Composition and Method Of Forming A Resist Pattern
JP2010113345A (ja) パターン形成方法
KR100843043B1 (ko) 반도체 소자의 레지스트 패턴 형성 방법
JP2008197526A (ja) 微細パターンの形成方法、パターン保護材料と半導体装置
US20070111541A1 (en) Barrier film material and pattern formation method using the same
CN113805435B (zh) 光刻胶和方法
WO2008018749A1 (en) Resin composition for forming fine patterns, method for fabricating semiconductor device using the composition and semiconductor device fabricated by the method
KR100919564B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN101510511A (zh) 图案形成方法、半导体装置的制造方法及制造装置
US20240004302A1 (en) Method of manufacturing semiconductor device
KR100819647B1 (ko) 반도체 소자의 제조 방법
KR100551075B1 (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
KR100383636B1 (ko) 반도체 장치의 패턴 형성방법
US20040266203A1 (en) Methods for forming fine photoresist patterns
KR950007029A (ko) 반도체소자의 미세패턴 형성방법
KR100390991B1 (ko) 반도체소자의 감광막패턴 형성방법
KR101037491B1 (ko) 반도체소자의 3층 레지스트 패턴 형성방법
KR100265361B1 (ko) 포토레지스트의 식각 선택비 개선방법
Mueller et al. Chemically amplified, positive tone, cross‐linkable thick‐film polymer
KR20110047872A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee