CN1286160C - 利用离子注入方法制作混合电路元件电容器的方法 - Google Patents
利用离子注入方法制作混合电路元件电容器的方法 Download PDFInfo
- Publication number
- CN1286160C CN1286160C CN 02105962 CN02105962A CN1286160C CN 1286160 C CN1286160 C CN 1286160C CN 02105962 CN02105962 CN 02105962 CN 02105962 A CN02105962 A CN 02105962A CN 1286160 C CN1286160 C CN 1286160C
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- capacitor
- ion
- layer
- make
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种利用离子注入方法制作混合电路元件电容器的方法。此方法先在已形成隔离区的硅基底上形成一层多晶硅层,接着对多晶硅层进行一离子注入步骤,将氧离子注入多晶硅层中的设定深度,随后进行回火步骤,使注入多晶硅层的氧离子与硅离子产生反应,而于多晶硅层中形成一层氧化硅层。最后,定义氧化硅层与多晶硅层,使氧化硅层上的多晶硅层作为电容器上电极与氧化硅层下的多晶硅层作为电容器下电极,以完成混合电路元件的电容器。
Description
技术领域
本发明是有关于一种电容器的制造方法,且特别是有关于一种利用离子注入方法制作混合电路元件电容器的方法。
背景技术
混合电路(Mixed Mode),指在半导体芯片的逻辑区中,同时具有数字(Digital)元件及模拟(Analog)元件的电路。数字元件譬如正反向器、加法器等,模拟(Analog)元件例如为放大器、模拟数字转换器等。在混合电路元件中,一般多具有电容结构,用以储存电荷用,而且每一个电容器所储存的电量需保持相同。
图1A至图1C为公知一种混合电路元件的电容器的制造流程剖面图。
请参照图1A,公知的混合电路元件工艺,在制造电容器时,先在基底100上形成场氧化层102,然后,在场氧化层102上沉积一层多晶硅层104作为电容器的下电极。
然后,请参照图1B,利用热氧化法于多晶硅层104上形成一层氧化层106。
接着,请参照图1C,于氧化层106上形成另一层多晶硅层108。将多晶硅层108以及氧化层106图案化,以完成电容器的制作。
公知方式的电容制作多以叠层(stack)方式制造“导体-绝缘体-导体”电容,工艺步骤多且复杂。另外,以叠层(stack)方式形成电容时,容易于各层接口发生缺陷,进而造成电路上的问题。
发明内容
本发明提供一种利用离子注入方法制作混合电路元件电容器的方法,用以降低工艺的复杂性,并改善接口缺陷。
本发明提供一种利用离子注入方法制作混合电路元件电容器的方法。此方法先在已形成隔离区的硅基底上形成一层多晶硅层,接着进行一离子注入步骤,将氧离子注入多晶硅层中,随后进行回火,使注入多晶硅层的氧离子与硅离子产生反应,而于多晶硅层中形成一层氧化硅层。最后,定义氧化硅层与多晶硅层,使氧化硅层上的多晶硅层作为电容器上电极与氧化硅层下的多晶硅层作为电容器下电极,以完成混合电路元件的电容器。
本发明因为使用离子注入方法于多晶硅层中注入氧离子,再经由一回火工艺于多晶硅层中形成氧化层,所以可简化制造流程。另外,本发明形成于多晶硅层中的氧化层与其相接的多晶硅层的接口呈渐进式分布,故其接口缺陷也可以获得改善。
附图说明
图1A至图1C为公知一种混合电路元件的电容器的制造流程剖面图;以及
图2A至图2C是依照本发明一实施例一种利用离子注入方法制作混合电路元件电容器的制造流程剖面示意图。
附图标记说明:
100、200:基底
102:场氧化层
104、108:多晶硅层
106:氧化层
202:隔离区
204、204a、204b:导体层
206:介电层
210:离子注入法
具体实施方式
图2A至图2C是依照本发明一实施例一种利用离子注入方法制作混合电路元件电容器的制造流程剖面示意图。
请参照图2A,在已形成隔离区202的基底200上形成一层导体层204。隔离区202例如是场氧化层(Field Oxide Layer)或浅沟槽隔离结构(ShallowTrench Isolation)。本实施例是采用场氧化层作为隔离结构202,其厚度例如是400nm,其形成方法例如是热氧化法。导体层204的材质例如是多晶硅,其厚度例如是250nm。形成导体层204的方法例如是化学气相沉积法。
接着,请参照图2B,对导体层204进行一离子注入法210。离子注入法210所注入的离子种类是依照导体层204的材质而定,例如当导体层204为多晶硅时,注入的离子是氧离子,离子注入的能量例如在30KeV~80KeV,注入的剂量约在1×1014~1×1017个离子/cm2,注入离子的深度约在80nm~200nm,较佳的离子注入能量为50KeV,则注入深度约为100nm。然后,进行回火工艺,使注入的离子与导体层204中的离子进行反应,形成一层介电层206于导体层204中。当导体层204为多晶硅、注入的离子是氧离子时,介电层206的材质则是氧化硅,介电层206的厚度较佳约为30nm左右。此时,由于介电层206是与其相接的导体层204的接口呈渐进式分布,故可以减少其接口的缺陷。
最后,请参照图2C,定义介电层206与导体层204,以形成混合电路元件电容器的上电极204a与下电极204b,因此可组成电容器210。定义介电层206与介电层206上的导体层204a的方法,例如先于导体层204a上形成一层图案化的光刻胶层(未绘出)作为掩模,然后蚀刻掉暴露出来的导体层204a,接着以导体层204b作为蚀刻终止层,对介电层206进行蚀刻。
本发明的特征包括下列两点:
1.本发明采用离子注入法于作为电容器电极的多晶硅层中注入氧离子,再经由一回火工艺于多晶硅层中形成氧化硅层作为电容,以取代传统的叠层方式制作电容器,因此可以简化工艺的步骤,进而节省制造成本。
2.本发明利用离子注入法与回火工艺制作电容器,由于离子注入的浓度是呈高斯分布(Gaussian Distribution),所以经过回火工艺后所形成的介电层也呈高斯分布,因此可以大幅降低公知方法发生接口缺陷的机率。
虽然本发明已以一实施例说明如上,然其并非用以限定本发明,任何熟习此技术者,在不脱离本发明的精神和范围内,当可作些许得更动与润饰,因此本发明的保护范围当以权利要求书为准。
Claims (9)
1、一种利用离子注入方法制作混合电路元件其电容器的方法,其特征为:包括:
提供一基底;
于该基底上形成一多晶硅层;
对该多晶硅层进行一离子注入步骤,以注入氧离子于该多晶硅层中;
进行回火工艺,使该多晶硅层中的硅离子与氧离子产生反应,而于该多晶硅层中形成氧化硅层;以及
定义该氧化硅层与该多晶硅层,使该氧化硅层上的该多晶硅层作为该电容器的一上电极与该氧化硅层下的该多晶硅层作为该电容器的一下电极。
2、如权利要求1所述的利用离子注入方法制作混合电路元件其电容器的方法,其特征为:其中该氧离子注入步骤的能量在30KeV~80KeV之间。
3、如权利要求1所述的利用离子注入方法制作混合电路元件其电容器的方法,其特征为:其中该氧离子注入步骤的剂量在1×1014~1×1017个离子/cm2之间。
4、如权利要求1所述的利用离子注入方法制作混合电路元件其电容器的方法,其特征为:其中该氧离子注入步骤注入氧离子的深度在80nm~200nm之间。
5、如权利要求1所述的利用离子注入方法制作混合电路元件其电容器的方法,其特征为:其中该电容器下电极与上电极定义于该基底的一隔离区上。
6、一种利用离子注入方法制作混合电路元件其电容器的方法,其适用于一基底,且该基底上已形成有一隔离区,其特征为:包括:
于该隔离区上形成一多晶硅层;
对该多晶硅层进行一氧离子注入步骤,该氧离子注入步骤的注入氧离子与该导体层中的离子产生反应而形成氧化硅;
进行回火工艺,使该多晶硅层中的离子与注入氧离子产生反应,以于该多晶硅层中形成一氧化硅层;以及
定义该氧化硅层与该多晶硅层,使该氧化硅层上的多晶硅层作为该电容器的一上电极与该氧化硅层下的该多晶硅层作为该电容器的一下电极。
7、如权利要求6所述的利用离子注入方法制作混合电路元件其电容器的方法,其特征为:其中该氧离子注入步骤的能量在30KeV~80KeV之间。
8、如权利要求6所述的利用离子注入方法制作混合电路元件其电容器的方法,其特征为:其中该氧离子注入步骤的剂量在1×1014~1×1017个离子/cm2之间。
9、如权利要求6所述的利用离子注入方法制作混合电路元件其电容器的方法,其特征为:其中该氧离子注入步骤注入氧离子的深度在80nm~200nm之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02105962 CN1286160C (zh) | 2002-04-10 | 2002-04-10 | 利用离子注入方法制作混合电路元件电容器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02105962 CN1286160C (zh) | 2002-04-10 | 2002-04-10 | 利用离子注入方法制作混合电路元件电容器的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1450619A CN1450619A (zh) | 2003-10-22 |
CN1286160C true CN1286160C (zh) | 2006-11-22 |
Family
ID=28680118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02105962 Expired - Fee Related CN1286160C (zh) | 2002-04-10 | 2002-04-10 | 利用离子注入方法制作混合电路元件电容器的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1286160C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101419937B (zh) * | 2007-10-26 | 2010-05-26 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
CN106298979A (zh) * | 2015-05-19 | 2017-01-04 | 北大方正集团有限公司 | 多晶硅电容及制造方法 |
-
2002
- 2002-04-10 CN CN 02105962 patent/CN1286160C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1450619A (zh) | 2003-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6133095A (en) | Method for creating diffusion areas for sources and drains without an etch step | |
WO1988002927A2 (en) | T-gate electrode for field effect transistor and field effect transistor made therewith | |
CN1286160C (zh) | 利用离子注入方法制作混合电路元件电容器的方法 | |
CN1832148A (zh) | 制造闪存器件的方法 | |
CN1610096A (zh) | 利用自行对准金属硅化物制程形成多晶硅电容器的方法 | |
CN101330056B (zh) | 用于在存储器结构中形成自对准共源极的方法和装置 | |
CN1186812C (zh) | 制造具有减反射膜的半导体存储装置的方法 | |
KR20010059285A (ko) | 반도체소자의 캐패시터 형성방법 | |
US20020102808A1 (en) | Method for raising capacitance of a trench capacitor and reducing leakage current | |
CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
CN1697186A (zh) | 半导体器件及其制造方法 | |
CN103021936B (zh) | 一种双极电路的制造方法 | |
US6071787A (en) | Method of forming a capacitor including forming a first and second conductive layers and etching layers to form alloyed conductive sidewall spacers | |
CN1700418A (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
US6953723B2 (en) | Method for forming bottle shaped trench | |
CN1773710A (zh) | 堆叠式电容器及其制备方法 | |
CN1627503A (zh) | 存储器件及其制造方法 | |
CN101183665A (zh) | 硅-氧化物-氮化物-氧化物-硅快闪存储器及其制作方法 | |
CN1201389C (zh) | 一种用于防止电荷充电的氮化物只读存储器制作方法 | |
CN1233034C (zh) | 掩膜式只读存储器的制造方法 | |
CN100343990C (zh) | 半导体结构及其制造方法 | |
CN1208825C (zh) | 单芯片系统组件的制造方法 | |
CN1260821C (zh) | 非易失性内存及其制造方法 | |
CN1302553C (zh) | 分离栅极快闪存储器单元及其制作方法 | |
CN1227723C (zh) | 双扩散型金属氧化物半导体晶体管的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061122 Termination date: 20190410 |
|
CF01 | Termination of patent right due to non-payment of annual fee |