CN1257534C - 堆积膜的平坦化方法 - Google Patents

堆积膜的平坦化方法 Download PDF

Info

Publication number
CN1257534C
CN1257534C CN02106181.5A CN02106181A CN1257534C CN 1257534 C CN1257534 C CN 1257534C CN 02106181 A CN02106181 A CN 02106181A CN 1257534 C CN1257534 C CN 1257534C
Authority
CN
China
Prior art keywords
cmp
stage
deposited film
film
flattening method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02106181.5A
Other languages
English (en)
Other versions
CN1397989A (zh
Inventor
吉田英朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1397989A publication Critical patent/CN1397989A/zh
Application granted granted Critical
Publication of CN1257534C publication Critical patent/CN1257534C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

一种淀积膜的平坦化方法，在半导体衬底10上的层间绝缘膜11上形成布线沟12之后，在包括布线沟12的内表面在内的层间绝缘膜11的表面上形成阻挡金属层13。在阻挡金属层13上形成铜的籽晶层14之后，通过电解法使籽晶层14成长来堆积铜膜15。对铜膜15进行CMP的第1阶段而得到平坦化的铜膜15A之后，对平坦化的铜膜15A进行CMP的第2阶段，从而形成嵌入式布线15B，然后，除去阻挡金属层13中的存在于布线沟12的外侧的部分。将铜膜15的厚度设定为布线沟12的深度的1.6～2.0倍。能降低CMP的过分研磨完成时产生的凹状扭曲。

Description

淀积膜的平坦化方法
技术领域
本发明涉及一种在半导体装置的制造工序中使用的、通过化学机械研磨法使淀积膜平坦化的方法，特别是涉及一种在多层布线工序中形成嵌入式布线的方法或在元件分离工序中形成元件分离区域的方法。
背景技术
下面，参照图11(a)～(c)和图12(a)～(c)，以现有的示例说明通过化学机械研磨(CMP)法形成嵌入式布线的方法。
首先，如图11(a)所示，在由堆积在半导体衬底1上的二氧化硅构成的层间绝缘膜2的上面，使用光刻技术和干腐蚀技术形成布线沟3之后，如图11(b)所示，在包括布线沟3的内表面在内的层间绝缘膜2的表面上形成遍及全部表面的、例如由氮化钽膜构成的阻挡金属层4。因为担心构成铜布线的铜容易扩散到构成层间绝缘膜2的二氧化硅膜中，使层间绝缘膜2的绝缘性恶化，所以在层间绝缘膜2的表面上形成薄的阻挡金属层4。
其次，如图11(c)所示，在通过喷镀法在阻挡金属层4上形成由铜构成的籽晶层5之后，如图12(a)所示，通过电镀法使籽晶层5成长而形成铜膜6。此时，使铜膜6的厚度大于布线沟3的深度，以便布线沟3完全被铜膜6填埋。于是，在铜膜6中的布线沟3的上方形成初始级差7。
其次，如图12(b)所示，使用CMP法除去铜膜6中的存在于布线沟3的外侧上的多余部分，形成由铜膜6构成的嵌入式布线6A之后，如图12(c)所示，使用CMP法除去阻挡金属层4中的存在于层间绝缘膜2上面的部分。
可是，因为构成铜的阻挡金属层4的氮化钽是非常稳定的物质，所以利用CMP法同时研磨除去铜膜6和阻挡金属层4是有困难的。
因此，为了形成铜的嵌入式布线6A，需要分别研磨铜膜6和阻挡金属层4。即，作为CMP的第1阶段，通过研磨仅除去铜膜6，同时在阻挡金属层4的表面停止研磨。作为在CMP的第1阶段中所使用的粘合液来说，最好是使用氮化钽的研磨速率比铜的研磨速率充分大的粘合液。其次，作为CMP的第2阶段，使用适合于研磨氮化钽的粘合液，除去阻挡金属层4中的存在于层间绝缘膜2上面的部分。作为在CMP的第2阶段中所使用的粘合液来说，最好是使用铜的研磨速率与氮化钽的研磨速率相等或在其以下的粘合液。通过该两阶段的CMP，能够不使铜膜消失地形成嵌入式布线6A。
图13(a)表示铜的嵌入式布线6A的理想剖面形状，图13(b)表示实际的铜的嵌入式布线6A的剖面形状。即，在针对铜膜6的CMP工序中，因为铜膜6被刮削，使得铜的嵌入式布线6A的表面比层间绝缘膜2的表面低，所以不能得到图13(a)所示的平坦的表面，如图13(b)所示，在嵌入式布线6A的表面上发生了被称为‘凹状扭曲’的表面级差。
如果在嵌入式布线6A的表面上发生凹状扭曲，就会引起如以下要说明的各种问题。即，因为嵌入式布线6A的高度降低而使布线电阻增大；在形成多层布线结构时，在上层的嵌入式布线中发生铜膜或氮化钽的研磨残屑而引起布线的短路；或者增大光刻焦点的错动而对模型的形成产生不良的影响。
因此，降低在嵌入式布线6A的表面上形成的凹状扭曲是形成高性能的嵌入式布线的极重要的课题。
并且，在元件分离工序中，在将绝缘膜嵌入元件分离沟中并形成元件分离区域的情况下，在元件分离区域的表面也有时发生凹状扭曲。如果引起这样的现象，元件分离区域的厚度就变薄，所以既在元件之间产生渗漏的不良情况，也对模型的形成产生不良的影响。
因此，降低在元件分离区域的表面上形成的凹状扭曲是形成高性能的元件分离区域的极重要的课题。
那么，就知道的几个增大凹状扭曲的原因来说，分别说明有关的对策。
例如，凹状扭曲有随着布线的宽度尺寸增加而增加的趋势。其原因是研磨垫的弹性变形，作为其对策，是在电路设计阶段中规定布线的宽度尺寸的上限。
并且，凹状扭曲有研磨垫越软越增加的趋势。其原因也是研磨垫的弹性变形，作为其对策，是使用硬质的研磨垫。
并且，凹状扭曲有随着过分研磨的增加而增加的趋势。所谓过分研磨，就是在平坦化工序的最后阶段中，为完全除去部分残留于衬底表面上的多余的铜膜而进行的研磨。过分研磨对于防止因铜膜的研磨残屑引起的布线短路是有效的手段，是不可缺少的，但过度的过分研磨使凹状扭曲增大，引起布线电阻的增大和上层的嵌入式布线的研磨残屑，所以处理时需要充分注意。就是说，需要将过分研磨控制在所需的最小限度内。必须进行过度的过分研磨的理由是堆积的铜膜的厚度的面内偏差和CMP中的研磨速率的面内偏差。通过降低这些面内偏差，控制过分研磨，由此，能够降低凹状扭曲。
而且，针对凹状扭曲增大的原因，也可以对铜膜的厚度进行适宜的设定。就是说，当铜膜的厚度过小时，在完全除去初始级差之前就露出了布线模，由此，残留的初始级差保持原样地变成了布线的凹状扭曲。另一方面，当铜膜的厚度过大时，铜膜厚度的面内偏差和CMP中的研磨速率的面内偏差重叠，所以过分研磨增加，由此而使凹状扭曲增大了。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：降低CMP的过分研磨完成时产生的凹状扭曲。
为了达到以上所述的目的，本发明的淀积膜的平坦化方法包括：在衬底的表面部上形成沟的工序；为了填埋沟而在衬底上形成淀积膜的工序；以相对高的旋转速度和相对低的按压力对淀积膜进行第1阶段的化学机械研磨，消除因沟引起的、形成于淀积膜上的初始级差的工序；以相对低的旋转速度和相对高的按压力对消除了初始级差的淀积膜进行第2阶段的化学机械研磨，除去淀积膜中的存在于沟的外侧的部分的工序。
根据本发明的淀积膜的平坦化方法，以相对高的旋转速度和低的按压力进行第1阶段的化学机械研磨，可以用短的研磨时间使淀积膜平坦化，所以能够提高第1阶段的化学机械研磨完成时刻的淀积膜的平坦性，并且，以相对低的旋转速度和高的按压力进行第2阶段的化学机械研磨，可以用短的研磨时间除去淀积膜中的存在于沟的外侧上的部分，所以能够抑制凹状扭曲。
在本发明的淀积膜的平坦化方法中，最好将淀积膜的厚度设定为沟的深度的1.6倍以上并2.0倍以下。
这样一来，就可以将第1阶段的化学机械研磨完成时的表面级差控制在20nm以下，同时可以降低第2阶段的化学机械研磨所需要的时间，所以能够抑制凹状扭曲。
在本发明的淀积膜的平坦化方法中，进行第1阶段的化学机械研磨，最好使残存于衬底上的淀积膜的厚度大于0并且在沟深度的50％以下。
这样一来，因为可以缩短第2阶段的化学机械研磨所需要的时间，所以在第2阶段的化学机械研磨中，降低淀积膜的膜厚的面内偏差，因此，更进一步地降低凹状扭曲。
在本发明的淀积膜的平坦化方法中，进行第1阶段的化学机械研磨，最好使残存于衬底上的淀积膜的厚度大于0并且在200nm以下。
这样一来，因为可以缩短第2阶段的化学机械研磨所需要的时间，所以在第2阶段的化学机械研磨中，降低淀积膜的膜厚的面内偏差，因此，更进一步地降低凹状扭曲。
在本发明的淀积膜的平坦化方法中，第1阶段的化学机械研磨完成时的淀积膜的厚度的面内偏差最好是5％以下。
这样一来，能够更进一步地降低凹状扭曲。
在本发明的淀积膜的平坦化方法中，在第1阶段的化学机械研磨完成时，残存于衬底上的表面级差最好大于0并且是20nm以下。
这样一来，能够更进一步地降低凹状扭曲。
在本发明的淀积膜的平坦化方法中，在第1阶段的化学机械研磨和第2阶段的化学机械研磨之间或第2阶段的化学机械研磨的初始阶段中最好还包括对研磨垫进行调整的工序。
这样一来，就可以提高第2阶段的化学机械研磨中的粘合液保持研磨粒的能力，提高研磨速率的面内均匀性，所以能够更进一步地降低凹状扭曲。
在本发明的淀积膜的平坦化方法中，沟的宽度最好是在1μm以上并且在100μm以下。
这样一来，就能更有效地发挥本发明的淀积膜的平坦化方法的作用。
在本发明的淀积膜的平坦化方法中，沟是布线沟，并且淀积膜是导电膜；通过第2阶段的化学机械研磨除去淀积膜中的存在于沟的外侧的部分的工序最好包括：形成由导电膜构成的嵌入式布线的工序。
这样一来，就能够可靠地形成凹状扭曲很少的嵌入式布线。
此时，最好还包括：在布线沟和导电膜之间形成阻挡金属层的工序；并且，导电膜是铜合金膜，阻挡金属层是氮化钽膜。
在本发明的淀积膜的平坦化方法中，沟是元件分离沟，并且淀积膜是绝缘膜；并且，通过第2阶段的化学机械研磨除去淀积膜中的存在于沟的外侧的部分的工序最好包括：形成由绝缘膜构成的元件分离区域的工序。
这样一来，就能够可靠地形成凹状扭曲很少的元件分离区域。
此时，最好还包括：在元件分离沟的底部形成翻转防止层的工序；并且，绝缘膜最好是二氧化硅膜。
附图说明
图1(a)～(d)是表示第1实施例的淀积膜的平坦化方法的各工序的剖视图。
图2(a)～(c)是表示第1实施例的淀积膜的平坦化方法的各工序的剖视图。
图3是表示CMP中的铜膜的厚度和表面级差之间关系的模拟实验结果的图。
图4是表示CMP中的针对铜膜的研磨时间和表面级差之间关系的实验结果的图。
图5是表示CMP中的针对铜膜的研磨时间和表面级差之间关系的模拟实验结果的图。
图6(a)～(d)是表示第2实施例的淀积膜的平坦化方法的各工序的剖视图。
图7(a)～(c)是表示第2实施例的淀积膜的平坦化方法的各工序的剖视图。
图8(a)～(d)是表示第3实施例的淀积膜的平坦化方法的各工序的剖视图。
图9(a)～(c)是表示第3实施例的淀积膜的平坦化方法的各工序的剖视图。
图10(a)～(d)是表示第4实施例的淀积膜的平坦化方法的各工序的剖视图。
图11(a)～(c)是表示现有的淀积膜的平坦化方法的各工序的剖视图。
图12(a)～(c)是表示现有的淀积膜的平坦化方法的各工序的剖视图。
图13(a)是理想的嵌入式布线的剖视图，图13(b)是实际的嵌入式布线的剖视图。
符号说明
10半导体衬底，11层间绝缘膜，12布线沟，13阻挡金属层，14籽晶层，15铜膜，15A平坦化的铜膜，15B嵌入式布线，15a初始级差，20半导体衬底，21层间绝缘膜，22布线沟，23阻挡金属层，24籽晶层，25铜膜，25A平坦化的铜膜，25B嵌入式布线，25a初始级差，30半导体衬底，31层间绝缘膜，32布线沟，33阻挡金属层，34籽晶层，35铜膜，35A平坦化的铜膜，35B嵌入式布线，35a初始级差，40半导体衬底，41元件分离沟，42翻转防止层，43绝缘膜，43A平坦化的绝缘膜，43B元件分离区域，43a初始级差。
具体实施例
(第1实施例)
下面，参照图1(a)～(d)和图2(a)～(c)说明本发明的第1实施例的淀积膜的平坦化方法。
首先，如图1(a)所示，在由堆积于半导体衬底10上的二氧化硅构成的层间绝缘膜11的上面，使用光刻技术和干腐蚀技术形成布线沟12之后，如图1(b)所示，在包括布线沟12的内表面在内的层间绝缘膜11的表面上形成遍及全部表面的、例如由氮化钽膜构成的阻挡金属层13。
其次，如图1(c)所示，通过喷镀法在阻挡金属层13上形成由铜构成的籽晶层14之后，如图1(d)所示，通过电镀法使籽晶层14成长而堆积铜膜15。于是，在铜膜15中的布线沟12的上方形成初始级差15a。
其次，对铜膜15进行CMP的第1阶段，如图2(a)所示，消除初始级差15a之后得到平坦化的铜膜15A。
其次，对平坦化的铜膜15A进行CMP的第2阶段，如图2(b)所示，除去平坦化的铜膜15A中的存在于布线沟12的外侧上的部分，形成铜的嵌入式布线15B。
其次，如图2(c)所示，除去阻挡金属层13中的存在于布线沟12的外侧上的部分。
第1实施例的特征是：将铜膜15的厚度设定为布线沟12的深度的1.6倍～2.0倍；进行CMP的第1阶段，使得平坦化的铜膜15A中的存在于阻挡金属层13上的部分的厚度大于0并且在布线沟12的深度的50％以下。
如果进行CMP的第1阶段，使得平坦化的铜膜15A中的存在于阻挡金属层13上的部分的厚度大于0并且在布线沟12的深度的50％以下，就可以缩短CMP的第2阶段所需要的研磨时间，所以在CMP的第2阶段中，可以防止铜膜15的厚度的面内偏差变大和表面级差增大的情况。
下面，参照图3说明将铜膜15的厚度设定为布线沟12的深度的1.6倍～2.0倍的理由。在图3中，○符号和实线表示CMP的第1阶段完成时的铜膜厚度和表面级差的关系，△符号和虚线表示CMP的第2阶段完成时的铜膜厚度和表面级差的关系。并且，图3表示布线沟12的深度是400nm的情况。
首先，说明铜膜15的厚度最好是布线沟12的深度的1.6倍以上的理由。
如果在CMP的第1阶段完成时残存的级差(表面级差)、也就是平坦化的铜膜15A的表面级差为20nm以下，就可以认为铜膜15是十分平坦的。其理由是，如图3中的实线所示，在CMP的第1阶段中，表面级差随着研磨的进行呈指数性地减少，但如果表面级差达到20nm，表面级差的减少就变为饱和。即，使表面级差比20nm还小是徒劳的，同时造成生产率的低下和成本的增加。CMP的第1阶段完成时的表面级差为20nm以下的条件是：铜膜15的厚度是640nm以上，就是说铜膜15的厚度是布线沟12的深度的1.6倍以上。
其次，说明铜膜15的厚度最好是布线沟12的深度的2.0倍以下的理由。
如果铜膜15的厚度很大，则CMP的第2阶段中的表面级差就很大。其理由是，如果铜膜15的厚度变大，CMP的第2阶段中的研磨时间就变长，所以平坦化的铜膜15A的膜厚的面内偏差就变大。即，如图3中的虚线所示，如果铜膜15的厚度超过800nm，就是说铜膜15的厚度超过布线沟12的深度的2.0倍，在CMP的第2阶段中，研磨速率的面内偏差变大，表面级差反而变大了。
并且，如果铜膜15的厚度超过布线沟12的深度的2.0倍，就造成生产率的低下、粘合液消耗量和成本的增加，同时，堆积厚的铜膜15也加重镀铜工序的负担，造成生产率的低下和成本的增加。
下面，具体说明将铜膜15的厚度设定为布线沟12的深度的1.6倍～2.0倍的根据。
首先，将铜膜的CMP工序分为第1阶段(平坦化阶段)和第2阶段(过分研磨阶段)来进行分析。第1阶段是将堆积的铜膜(以下称为淀积膜)研磨并平坦化的工序，即，表面级差随着研磨时间的推移而减少。第2阶段是将第1阶段之后部分残留于衬底表面上的铜膜完全除去的工序，即，表面级差随着研磨时间的推移而增加。
如果将CMP的第1阶段中的表面级差的时间变化式设为Sp(t)，将CMP的第2阶段中的表面级差的时间变化式设为So(t)，Sp(t)和So(t)就分别满足‘数学式1’和‘数学式2’所示的关于时间的微分方程式和初始条件及终点条件。
(CMP的第1阶段)： dSp ( t ) dt + khpV × Sp ( t ) = 0
初始条件： lim t → 0 Sp ( t ) = S 0
(CMP的第2阶段)： d S 0 ( t ) dt + k h 0 V × S 0 ( t ) = kV P T
初始条件： lim t → 0 S 0 ( t ) = S 1 , 终点条件： lim t → ∞ S 0 ( t ) = S 2
在‘数学式1’和‘数学式2’中，So是淀积膜中的初始级差的高度，S1是在CMP的第1阶段完成时残存的表面级差的高度，S2是布线沟的深度，t是研磨时间，V是相对研磨速率，PT是施加于凸部的研磨压力，k是Preston(普列斯顿)常数，即，假定在研磨速率与相对研磨速率和研磨压力之积成正比时的比例常数。hp和ho是假定在CMP的第1阶段和第2阶段中级差与压力差成正比时的比例常数。
下面，说明导出‘数学式1’和‘数学式2’所示的关系的根据。
<CMP的第1阶段(平坦化阶段)>
如果设淀积膜的初始级差的高度为So，同时设经过时间t的淀积膜的凸部的研磨量为RT(t)、淀积膜的凹部的研磨量为RB(t)，由CMP的第1阶段将淀积膜平坦化的工序中的表面级差Sp(t)可以用
       Sp(t)＝So-RT(t)+RB(t)          ……(1)
表示。
若以时间t对式(1)的两边进行微分，就得到：
    dSp(t)/dt＝-dRT(t)/dt+dRB(t)/dt   ……(2)
根据Preston式，凸部的研磨速率和凹部的研磨速率可以分别用以下所示的(3)式和(4)式表示。
    dRT(t)/dt＝kTPT(t)VT(t)           ……(3)
      dRB(t)/dt＝kBPB(t)VB(t)          ……(4)
其中，kT和kB分别是凸部和凹部中的Preston常数，RT(t)和RB(t)分别是凸部和凹部中的研磨压力，VT(t)和VB(t)分别是凸部和凹部中的相对研磨速率。
若将式(3)和式(4)代入式(2)的右边中，就得到下面的式(5)。
dSp(t)/dt＝-kTPT(t)VT(t)+kBPB(t)VB(t)  ……(5)
其中，将2个Preston常数kT和kB假定为同一个常数k。原因是，Preston常数依存于粘合液和被研磨膜的膜质，所以可以认为凸部常数kT和凹部常数kB是相同的。因此
          kT＝kB≡k                     ……(6)
成立。
并且，将2个相对研磨速率的VT(t)和VB(t)假定为同一个常数V。原因是，对于通过1个级差相邻接的凸部和凹部，可以认为其相对研磨速率近乎相等。其中，将VT(t)和VB(t)假定为常数V的理由是可以简化计算。因此，下面的式(7)成立。
            VT(t)＝VB(t)≡V             ……(7)
其次，若将式(6)和式(7)代入式(5)的右边中并整理，得到：
      dSp(t)/dt＝-kV×{PT(t)-PB(t)}     ……(8)
其中，假定级差的凸部和凹部的压力差：PT(t)-PB(t)≡ΔP(t)与表面级差Sp(t)成正比，设其比例常数为hp。表示比例常数hp越大平坦性就越良好。因此，可以假定下面的式(9)。
    PT(t)-PB(t)≡ΔP(t)＝hp×Sp(t)      ……(9)
若将式(9)代入式(8)的右边中并整理，得到下面的式(10)。
    dSp(t)/dt+khpV×Sp(t)＝0            ……(10)
式(10)是作为时间t的函数的表面级差Sp(t)的一次线性微分方程式。
若方程式(10)求解，就变为。
     Sp(t)＝Np×exp(-khpV×t)＝0        ……(11)
其中，Np是任意常数。
若将初始条件：t＝0时Sp(t)＝So(初始级差)代入式(11)中并求任意常数Np，则下面的式(12)成立。
        Np＝So                          ……(12)
若将式(12)代入式(11)中，则作为想导出的CMP的第1阶段的表面级差Sp(t)的方程式，可以得到下面的式(13)。
    Sp(t)＝So×exp(-khpV×t)            ……(13)
<CMP的第2阶段(过分研磨阶段)>
与CMP的第1阶段相同，以式(1)为基础考虑CMP的第2阶段中的表面级差So(t)。在CMP的第2阶段中，因为在布线部以外的表面上露出TaN(氮化钽，阻挡金属层)或SiO2(二氧化硅，层间绝缘膜)，所以可以认为凸部的研磨量近似为：RT(t)＝0。就是说，将式(1)变为式(14)。
       So(t)＝S1+RB(t)                  ……(14)
其中，S1是CMP的第1阶段完成时残存的表面级差。
若以时间t对式(14)的两边进行微分，就得到下面的式(15)。
      dSo(t)/dt＝dRB(t)/dt              ……(15)
与CMP的第1阶段相同，若将式(4)、(6)、(7)代入式(15)中，就得到下面的式(16)。
       dSo(t)/dt＝kV×PB(t)             ……(16)
与CMP的第1阶段相同，假定下面的式(17)。
    PT(t)-PB(t)＝ho×So(t)              ……(17)
其中，ho是CMP的第2阶段中的比例常数。
在CMP的第2阶段中，因为在布线部以外的表面上露出TaN(阻挡金属层)或SiO2(层间绝缘膜)，所以可以认为施加于凸部的研磨压力PT(t)是一定值：PT。因此，式(17)变为式(18)。
      PB(t)＝PT-ho×So(t)                ……(18)
若将式(18)代入式(16)并整理，得到下面的式(19)。
      dSo(t)/dt+khoV×So(t)＝kVPT        ……(19)
式(19)是作为时间t的函数的表面级差So(t)的一次线性微分方程式。若式(19)求解，得到下面的式(20)。
      So(t)＝No×exp(-khpV×t)+PT/ho     ……(20)
其中，No是任意常数。
若将初始条件：t＝0时So(t)＝S1(第1阶段完成时的残存级差)代入式(20)中并求任意常数No，得到下面的式(21)。
        No＝S1-PT/ho                      ……(21)
若将式(21)代入式(20)中，作为想导出的CMP的第2阶段的表面级差So(t)的方程式，可以得到下面的式(22)。
So(t)＝S1×exp(-khoV×t)+(PT/ho)×{1-exp(-khoV×t)}…(22)
经过充分的时间t之后，
lim t &RightArrow; &infin; So ( t ) = S 2 &CenterDot; &CenterDot; &CenterDot; &CenterDot; &CenterDot; &CenterDot; ( 23 )
成立。其中，S2是布线沟的深度。式(23)的物理意义是：在CMP的第2阶段中，布线消失了。
若将式(23)代入式(22)中，得到下面的式(24)。
         S2＝PT/ho                     ……(24)
若将式(24)代入式(22)中，CMP的第2阶段的表面级差So(t)变为下面的式(25)。
So(t)＝S1×exp(-khoV×t)+So×{1-exp(-khoV×t)}…(25)
如以上所述，CMP的第1阶段中的表面级差Sp(t)用式(13)即Sp(t)＝So×exp(-khpV×t)来表示，CMP的第2阶段中的表面级差So(t)用式(25)即So(t)＝S1×exp(-khoV×t)+So×{1-exp(-khoV×t)}来表示。
根据这些理论，能够确定针对初始级差的铜膜的厚度的最佳值。
图4表示表面级差随铜的研磨时间而变化的实验值。在图4中，纵轴表示表面级差，横轴表示铜的研磨时间，就作为参量的铜膜的厚度来说，○符号表示550nm，△符号表示850nm，实线表示CMP的第1阶段的近似曲线，虚线表示CMP的第2阶段的近似曲线。
如以上所述，在CMP的第1阶段中，表面级差随着研磨时间的增加而减小，另一方面，在CMP的第2阶段中，表面级差随着研磨时间的增加而增加。
并且，在铜膜的厚度是550nm时，即铜膜的厚度是布线沟的深度的1.4倍时，可以知道表面级差的最小值是100nm，即不能充分进行平坦化。并且，在铜膜的厚度是850nm时，即铜膜的厚度是布线沟的深度的1.9倍时，可以知道表面级差的最小值是30nm，即可以充分进行平坦化。而且，也可以知道所述的计算式即式(13)和式(25)与实验结果相符。
图5表示对于嵌入式布线15B的布线宽度是20μm、初始级差是400nm的模式进行CMP时的表面级差和研磨时间的模拟实验结果。此时，铜膜的厚度是750nm，即布线沟的深度(初始级差)的约1.9倍。而且，在图4中，纵轴表示表面级差，横轴表示铜的研磨时间，实线表示CMP的第1阶段的模拟实验结果，虚线表示CMP的第2阶段的模拟实验结果。因为铜的研磨速率约为600nm/min，所以10秒的研磨时间相当于100nm的研磨量。
首先，说明CMP的第1阶段。已知，在第1阶段中，400nm的初始级差通过60秒钟的研磨可以使表面级差达到20nm以下，近乎平坦化。如果将铜膜的厚度增大到所需要的以上，对于充分平坦化是适合的，但残留在衬底全部表面上的铜膜的厚度增大。因此，在完全除去残留的铜膜的时间内，表面级差的面内偏差增大，所以在第2阶段中，需要多余的过分研磨，增大凹状扭曲。因此，在CMP的第1阶段完成时，最好是尽可能使残留在衬底上的铜膜的厚度变小。在图4所示的例子中，铜膜的厚度是200nm以下。
其次，说明CMP的第2阶段。第2阶段是在第1阶段完成时将残留的薄的铜膜从衬底上完成除去所进行的过分研磨的工序。
在图5中，将CMP的第1阶段完成时的平坦化的铜膜15A的膜厚的面内偏差变为3类(5％、10％、15％)，估计需要的过分研磨量。此时，残留在衬底上的薄的铜膜的厚度是200nm以下。
由图5可知，平坦化的铜膜15A的膜厚的面内偏差是5％以下时，可以将CMP的第2阶段完成时所形成的凹状扭曲控制在100nm以下。那么，如果面内偏差是5％以下，在CMP的第2阶段中，因为有相当于阻挡金属层13的膜厚部分例如35nm的厚度部分的级差作缓冲，所以就CMP的第2阶段完成时的级差来说，可以达到50nm以下。
如以上所述，如果平坦化的铜膜15A的膜厚的面内偏差较大，的确需要多余的过分研磨，所以据此凹状扭曲增大。
因此，为了抑制凹状扭曲的增大，将铜膜的厚度设定为布线沟的深度(初始级差)的约1.9倍，以不露出布线模为限度，尽可能使CMP的第1阶段完成时残留的铜膜的厚度变薄，同时通过CMP的第1阶段的研磨，以便得到平坦化的铜膜的膜厚的面内均匀性，能够较大地降低凹状扭曲。
而且，在第1实施例中，对铜膜15进行CMP，在CMP的第1阶段完成时刻停止一次，然后，进行CMP的第2阶段，但也可以连续进行CMP的第1阶段和第2阶段。
并且，在第1实施例中，铜膜15是通过电镀在籽晶层14上形成的，但也可以通过其它方法堆积铜膜15。
并且，在第1实施例中，是形成嵌入式布线15B的情况，但本发明的淀积膜的平坦化方法也可以是连接下层布线和上层布线的形成方法。
并且，第1实施例中，布线沟12的宽度最好是在1μm～100μm的范围内。其理由是，布线沟12的宽度比1μm小时，因为沟的宽度狭窄，在堆积的铜膜15的表面不形成初始级差，铜膜15的表面近乎平坦。另一方面，布线沟12的宽度比100μm大时，因为研磨垫与表面级差随动，所以通过CMP难以使铜膜15平坦化。
(第2实施例)
下面，参照图6(a)～(d)和图7(a)～(c)说明本发明的第2实施例的淀积膜的平坦化方法。
首先，如图6(a)所示，在由堆积于半导体衬底20上的二氧化硅构成的层间绝缘膜21的上面，使用光刻技术和干腐蚀技术形成布线沟22之后，如图6(b)所示，在包括布线沟22的内表面在内的层间绝缘膜21的表面上形成遍及全部表面的、例如由氮化钽膜构成的阻挡金属层23。
其次，如图6(c)所示，通过喷镀法在阻挡金属层23上形成由铜构成的籽晶层24之后，如图6(d)所示，通过电镀法使籽晶层24成长而堆积铜膜25。于是，在铜膜25中的布线沟22的上方形成初始级差25a。
其次，使用相对高的旋转速度和相对低的按压力的条件，对铜膜25进行CMP的第1阶段，如图7(a)所示，消除初始级差25a之后得到平坦化的铜膜25A。
这样，如果以高的旋转速度和低的按压力进行CMP的第1阶段，与在通常条件下进行CMP的情况相比，对凸部的研磨速率变高，另一方面，对凹部的研磨速率变低，所以能够用短的研磨时间使铜膜25平坦化。因此，在CMP的第1阶段完成的时刻，得到平坦化程度高的铜膜25A。
那么，如果以高的旋转速度和低的按压力的条件进行CMP，对于级差的平坦化是有利的，但因为研磨速率不稳定，所以对于膜厚的面内均匀性是不利的。
于是，使用相对低的旋转速度和相对高的按压力的条件，对平坦化的铜膜25A进行CMP的第2阶段，如图7(b)所示，除去平坦化的铜膜25A中的存在于布线沟22的外侧的部分，形成铜的嵌入式布线25B。
这样，如果以低的旋转速度和高的按压力进行CMP的第2阶段，在研磨速率相等时，与在通常条件下进行CMP的情况相比，因为提高膜厚的面内均匀性，所以能够用更短的时间除去平坦化的铜膜25A中的存在于布线沟22的外侧的部分。因此，缩短CMP的第2阶段的时间，所以能够防止在CMP的第2阶段中发生的凹状扭曲的增加。
其次，如图7(c)所示，除去阻挡金属层23中的存在于布线沟22的外侧的部分。
根据第2实施例，以相对高的旋转速度和低的按压力进行CMP的第1阶段，得到平坦化的铜膜25A之后，以相对低的旋转速度和高的按压力进行CMP的第2阶段，除去平坦化的铜膜25A中的存在于布线沟22的外侧的部分，所以能够降低发生在铜的嵌入式布线25B的表面上的凹状扭曲。
而且，即使在第2实施例中，进行CMP的第1阶段时，最好是使平坦化的铜膜25A中的存在于阻挡金属层23上的部分的厚度大于0，并且在布线沟22的深度的50％以下。这样一来，因为能缩短CMP的第2阶段所需要的研磨时间，所以在CMP的第2阶段中，能够防止研磨速率的面内偏差的增大和表面级差的增大。
(第3实施例)
下面，参照图8(a)～(d)和图9(a)～(c)说明本发明的第3实施例的淀积膜的平坦化方法。
首先，如图8(a)所示，在由堆积于半导体衬底30上的二氧化硅构成的层间绝缘膜31的上面，使用光刻技术和干腐蚀技术形成布线沟32之后，如图8(b)所示，在包括布线沟32的内表面在内的层间绝缘膜31的表面上形成遍及全部表面的、例如由氮化钽膜构成的阻挡金属层33。
其次，如图8(c)所示，通过喷镀法在阻挡金属层33上形成由铜构成的籽晶层34之后，如图8(d)所示，通过电镀法使籽晶层34成长而堆积铜膜35。于是，在铜膜35中的布线沟32的上方形成初始级差35a。
其次，对铜膜35进行CMP的第1阶段，如图9(a)所示，消除初始级差25a(参照图8(d))之后得到平坦化的铜膜35A。
其次，对研磨垫进行调整，使研磨垫起毛之后，对平坦化的铜膜35A进行CMP的第2阶段，如图9(b)所示，除去平坦化的铜膜35A的存在于布线沟32(参照图8(a))的外侧的部分，形成铜的嵌入式布线35B。
其次，如图9(c)所示，除去阻挡金属层33的存在于布线沟32(参照图8(a))的外侧的部分。
可是，所谓研磨垫的调整是在进行CMP之前用金刚石搅乱研磨垫表面的工序。通过进行该调整，研磨垫的表面起毛，提高粘合液保持研磨粒的性能，所以能够得到更高的研磨速率。但是，如果过度进行研磨垫的调整，就会有因为加快研磨垫的磨损，所以研磨垫寿命短的问题。
于是，就现在来说，研磨垫的调整在进行CMP之前进行。
然而，如果在CMP之前进行调整，研磨垫的表面的起毛状态随着CMP的进行而降低，在CMP的第1阶段完成的时刻，研磨垫的表面变成了平滑的，研磨粒的保持能力降低，所以在CMP的第2阶段中，研磨速率的面内均匀性降低。
对此，如果像第3实施例那样，在CMP的第1阶段和CMP的第2阶段之间对研磨垫进行调整，就可以在CMP的第2阶段中，提高粘合液的保持研磨粒的能力，提高研磨速率的面内均匀性，所以能够降低在嵌入式布线25B的表面上形成的凹状扭曲。
而且，在第3实施例中，在CMP的第1阶段和CMP的第2阶段之间，将CMP中断一次之后，进行调整，但作为代替，也可以在近乎CMP的第2阶段开始时刻的同时，一边进行CMP的第2阶段，一边进行调整。
并且，第3实施例可以适用于以下两种情况：如第1实施例那样，在CMP的第1阶段和第2阶段中以相同的条件进行研磨的情况；如第2实施例那样，在CMP的第1阶段和第2阶段中以不同的条件进行研磨的情况。
(第4实施例)
下面，参照图10(a)～(d)说明本发明的第4实施例的淀积膜的平坦化方法。
首先，如图10(a)所示，在半导体衬底40的表面部上形成元件分离沟41之后，在该元件分离沟41的底部上形成翻转防止层42。
其次，如图10(b)所示，在包括元件分离沟41的内部在内的半导体衬底40上遍及全部表面地堆积由二氧化硅构成的绝缘膜43，使得该绝缘膜43的厚度是元件分离沟41的深度的1.6倍～2.0倍。于是，在绝缘膜43中的元件分离沟41的上方形成初始级差43a。
其次，对绝缘膜43进行CMP的第1阶段，如图10(c)所示，消除初始级差43a之后得到平坦化的绝缘膜43A。
其次，对平坦化的绝缘膜43A进行CMP的第2阶段，如图10(d)所示，除去平坦化的绝缘膜43A中的存在于元件分离沟41的外侧上的部分，形成元件分离区域43B。
根据第4实施例，与第1实施例相同，将绝缘膜43的厚度设定为元件分离沟41的深度的1.6倍～2.0倍，所以能够降低凹状扭曲。
而且，就第4实施例来说，将绝缘膜43的厚度设定为元件分离沟41的深度的1.6倍～2.0倍，但作为代替或增加，可以使用相对高的旋转速度和相对低的按压力的条件对绝缘膜43进行CMP的第1阶段之后，使用相对低的旋转速度和相对高的按压力的条件进行CMP的第2阶段，并且可以在CMP的第2阶段之前或初始中进行研磨垫的调整。
发明效果
根据本发明的第1淀积膜的平坦化方法，就可以将第1阶段的化学机械研磨完成时的表面级差控制在20nm以下，同时可以降低第2阶段的化学机械研磨所需要的时间，所以能够抑制凹状扭曲。
并且，根据本发明的第2淀积膜的平坦化方法，在第1阶段的化学机械研磨中，可以用很短的研磨时间使淀积膜平坦化，所以能提高淀积膜的平坦性，同时在第2阶段的化学机械研磨中，还可以用很短的研磨时间除去淀积膜中的存在于沟的外侧的部分，所以能够抑制凹状扭曲。

Claims (12)

1、一种淀积膜的平坦化方法，其特征在于：包括：
在衬底的表面部上形成沟的工序；
为了填埋所述沟而在所述衬底上形成淀积膜的工序；
以相对高的旋转速度和相对低的按压力对所述淀积膜进行第1阶段的化学机械研磨，消除因所述沟引起的、形成在所述淀积膜上的初始级差的工序；
以相对低的旋转速度和相对高的按压力对消除了所述初始级差的所述淀积膜进行第2阶段的化学机械研磨，除去所述淀积膜中的存在于所述沟的外侧的部分的工序。
2、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
将所述淀积膜的厚度设定在所述沟的深度的1.6倍以上2.0倍以下的范围内。
3、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
进行所述第1阶段的化学机械研磨，使残存在所述衬底上的所述淀积膜的厚度大于0并且在所述沟的深度的50％以下。
4、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
进行所述第1阶段的化学机械研磨，使残存在所述衬底上的所述淀积膜的厚度大于0并且在200nm以下。
5、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
所述第1阶段的化学机械研磨完成时的所述淀积膜的厚度的面内偏差是5％以下。
6、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
在所述第1阶段的化学机械研磨完成时，残存在所述衬底上的表面级差大于0并且在20nm以下。
7、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
在所述第1阶段的化学机械研磨和所述第2阶段的化学机械研磨之间或在所述第2阶段的化学机械研磨的初始阶段中，还包括：对研磨垫进行调整的工序。
8、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
所述沟的宽度是在1μm以上并且在100μm以下。
9、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
所述沟是布线沟，并且所述淀积膜是导电膜；
通过所述第2阶段的化学机械研磨来除去所述淀积膜中的存在于所述沟的外侧的部分的工序包括：形成由所述导电膜构成的嵌入式布线的工序。
10、根据权利要求9所述的淀积膜的平坦化方法，其特征在于：
还包括在所述布线沟和所述导电膜之间形成阻挡金属层的工序；
并且，所述导电膜是铜合金膜；
所述阻挡金属层是氮化钽膜。
11、根据权利要求1所述的淀积膜的平坦化方法，其特征在于：
所述沟是元件分离沟，并且所述淀积膜是绝缘膜；
通过所述第2阶段的化学机械研磨来除去所述淀积膜中的存在于所述沟的外侧的部分的工序包括：形成由所述绝缘膜构成的元件分离区域的工序。
12、根据权利要求11所述的淀积膜的平坦化方法，其特征在于：
还包括：在所述元件分离沟的底部形成翻转防止层的工序；
并且，所述绝缘膜是二氧化硅膜。
CN02106181.5A 2001-07-17 2002-04-08 堆积膜的平坦化方法 Expired - Fee Related CN1257534C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001216446A JP3639229B2 (ja) 2001-07-17 2001-07-17 堆積膜の平坦化方法
JP2001216446 2001-07-17

Publications (2)

Publication Number Publication Date
CN1397989A CN1397989A (zh) 2003-02-19
CN1257534C true CN1257534C (zh) 2006-05-24

Family

ID=19050922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02106181.5A Expired - Fee Related CN1257534C (zh) 2001-07-17 2002-04-08 堆积膜的平坦化方法

Country Status (5)

Country Link
US (1) US6777339B2 (zh)
EP (1) EP1278241A3 (zh)
JP (1) JP3639229B2 (zh)
CN (1) CN1257534C (zh)
TW (1) TW550691B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134576A1 (en) * 2002-01-17 2003-07-17 Saket Chadda Method for polishing copper on a workpiece surface
US20060255016A1 (en) * 2002-01-17 2006-11-16 Novellus Systems, Inc. Method for polishing copper on a workpiece surface
JP2004327561A (ja) * 2003-04-22 2004-11-18 Ebara Corp 基板処理方法及び基板処理装置
TW200517478A (en) * 2003-05-09 2005-06-01 Sanyo Chemical Ind Ltd Polishing liquid for CMP process and polishing method
JP2007053220A (ja) * 2005-08-18 2007-03-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7475368B2 (en) * 2006-01-20 2009-01-06 International Business Machines Corporation Deflection analysis system and method for circuit design
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
JP2008186873A (ja) * 2007-01-26 2008-08-14 Tokyo Seimitsu Co Ltd Ｃｍｐ装置の段差解消終点検知装置及び段差解消終点検知方法
JP5365091B2 (ja) * 2008-08-18 2013-12-11 富士通株式会社 メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法
CN102157373A (zh) * 2011-03-09 2011-08-17 无锡邦普氿顺微电子有限公司 平坦化半导体结构的方法
JP2014011408A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法および研磨装置
TWI597125B (zh) * 2014-09-25 2017-09-01 三芳化學工業股份有限公司 拋光墊及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076244B2 (ja) * 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
US6204169B1 (en) * 1997-03-24 2001-03-20 Motorola Inc. Processing for polishing dissimilar conductive layers in a semiconductor device
WO1999046081A1 (en) * 1998-03-11 1999-09-16 Strasbaugh Multi-step chemical mechanical polishing process and device
US6113465A (en) * 1998-06-16 2000-09-05 Speedfam-Ipec Corporation Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context
US6326309B2 (en) * 1998-06-30 2001-12-04 Fujitsu Limited Semiconductor device manufacturing method
WO2000002235A1 (en) * 1998-07-06 2000-01-13 Strasbaugh Method of planarizing integrated circuits
US5930646A (en) * 1998-10-09 1999-07-27 Chartered Semiconductor Manufacturing, Ltd. Method of shallow trench isolation
US6184141B1 (en) * 1998-11-24 2001-02-06 Advanced Micro Devices, Inc. Method for multiple phase polishing of a conductive layer in a semidonductor wafer
US6261158B1 (en) * 1998-12-16 2001-07-17 Speedfam-Ipec Multi-step chemical mechanical polishing
JP2001015460A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
US6620725B1 (en) * 1999-09-13 2003-09-16 Taiwan Semiconductor Manufacturing Company Reduction of Cu line damage by two-step CMP
US6228771B1 (en) * 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication

Also Published As

Publication number Publication date
US6777339B2 (en) 2004-08-17
US20030232469A1 (en) 2003-12-18
JP2003031577A (ja) 2003-01-31
CN1397989A (zh) 2003-02-19
JP3639229B2 (ja) 2005-04-20
EP1278241A2 (en) 2003-01-22
TW550691B (en) 2003-09-01
EP1278241A3 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
CN1257534C (zh) 堆积膜的平坦化方法
CN1205664C (zh) 半导体装置及其制造方法
CN1217387C (zh) 单晶片的制造方法及研磨装置以及单晶片
CN1153257C (zh) 半导体衬底的处理方法和半导体衬底
CN1249816C (zh) 半导体装置及其制造方法
CN1187811C (zh) 半导体装置及其制造方法
CN100346451C (zh) 有机膜的化学机械抛光及制造半导体器件的方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1950938A (zh) 智能剥离分开后的热处理
CN1577891A (zh) 半导体装置以及其制造方法
CN1914709A (zh) 由选自半导体材料的材料层形成的多层晶片的表面处理
CN1909215A (zh) 半导体器件
CN1639869A (zh) 粘合基片及其制造方法、以及其中使用的晶片外周加压用夹具类
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
CN1561538A (zh) 用于研磨的工件保持盘及工件研磨装置及研磨方法
CN1496339A (zh) 割划方法、刀轮、使用该刀轮的割划设备和制造该刀轮的设备
CN1421903A (zh) 半导体装置的制造方法以及研磨装置
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1956223A (zh) 半导体装置及其制造方法
CN1174409A (zh) 半导体器件及其制造方法
CN1135618C (zh) 半导体装置及其制造方法
CN1826434A (zh) 制造外延生长层的方法
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060524

Termination date: 20110408