CN1252603A - 存储单元装置和制造这种装置的注入掩膜 - Google Patents

存储单元装置和制造这种装置的注入掩膜 Download PDF

Info

Publication number
CN1252603A
CN1252603A CN99123337A CN99123337A CN1252603A CN 1252603 A CN1252603 A CN 1252603A CN 99123337 A CN99123337 A CN 99123337A CN 99123337 A CN99123337 A CN 99123337A CN 1252603 A CN1252603 A CN 1252603A
Authority
CN
China
Prior art keywords
bit line
mask
transistor
storage unit
bbl0
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99123337A
Other languages
English (en)
Other versions
CN1130726C (zh
Inventor
H·赫尼希施米茨
G·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1252603A publication Critical patent/CN1252603A/zh
Application granted granted Critical
Publication of CN1130726C publication Critical patent/CN1130726C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种由混合存储单元组成的存储单元装置,其中各个位线对(BLO、bBL0;BL1、bBL1)各通过另一位线对的一条位线分开,使得存储单元相互以1/4分割排列。借此可以应用没有连接区及转角区域的自身相连的注入掩膜部分(12),这种掩膜可以避免注入问题并且使制造不同起始电压的晶体管成为可能。

Description

存储单元装置和制造这种装置的注入掩膜
本发明涉及一种由字线和位线对以矩阵形势连接的混合存储单元组成的存储单元装置，这些单元分别包括一个存储电容器和一个选择晶体管，其中为每个存储单元分配一个具有与选择晶体管的起始电压不相同的起始电压的短路晶体管。此外，本发明还涉及一种用于制造这种存储单元装置的注入掩膜。
在常规存储单元装置中，例如在具有选择晶体管和铁电存储单元的那种装置中，通常在存储单元阵列中只应用相同类型的晶体管。其中，″相同类型″的晶体管在这里主要意味着这些晶体管有相同导电类型并且还各具有相同的起始电压。应用这些相同类型的晶体管具有相当大的优点，即用于调整起始电压所必须的注入可以大面积进行，并且因而使注入掩膜的制造毫无困难。
作为举例可以提到当前的DRAM(动态写/读存储器)，这种存储器是由相同类型n沟道MOS晶体管的单元阵列构成的，这种阵列是经字线和位线对由相邻排列的位线BL和bBL组成。
己知在开始所述类型的存储单元装置中，由于干扰脉冲可能出现最后导致信息丢失的问题(参阅DE 19832994 A1或GR 98 P 2134 DE)。为了防止这类信息丢失已经考虑了再给每个存储电容器分配一短路晶体管，该晶体管定时使存储电容器的电极短路。但是，这种附加的短路晶体管应该以优先的方式具有与选择晶体管的起始电压不相同的起始电压。在上述具有n沟道MOS场效应晶体管的DRAM举例中，因而以优先的方式使用耗尽型场效应晶体管作为短路晶体管。
图4示出的一种常规存储单元装置包含有字线WL0、WL1、WL2、WL3和位线BL0、bBL0、BL1和bBL1，选择晶体管TG，铁电存储电容器Cferro和短路晶体管SG。其中此存储单元是如此相互连接的，即在用作字线和控制线的导线上不仅连接选择晶体管TG，而且也连接短路晶体管SG。其中选择晶体管TG和短路晶体管SG交替地与该导线连接。
下面将要叙述的这种存储单元装置的运行方式具有的假定条件是，选择晶体管是增强型n沟道MOS场效应晶体管，另外短路晶体管是耗尽型n沟道MOS场效应晶体管并且短路晶体管的起始电压与选择晶体管的起始电压有所不同，它比在一公共电极PL上的负电压更负。
当图4的存储单元装置接通时，所有位线WL就都处在0V。于是首先公共电极PL由0V上升到VDD/2(VDD，供电电压)。因为现在耗尽型场效应晶体管的起始电压相应地被选的更负些，所以这些场效应晶体管在公共电极PL充电到VDD/2之后仍然导通。从而铁电存储电容器Cferro的所有电极被短路
现在为了能对某些存储单元进行存取，相应的字线，即例如字线WL2由0V充电到供电电压VDD或者更高，借此将所希望的铁电电容器Cferro与相应的位线BL连接。如果这些位线处在比公共电极PL较高或较低的电位，那么就在所选择的铁电电容器Cferro和所属的位线BL之间进行电荷均衡。但是在该过程出现之前却必须使所选择的铁电电容器Cferro短路的短路晶体管SG关断。这种关断通过在相应的字线上，也就是例如通过在字线WL3上的负电压耒实现。通过该负电压仅使所希望的耗尽型场效应晶体管关断。
增强型场效应晶体管，也就是同样与字线WL3连接的选择晶体管已经由备用电位0V所关断，并且只是由负电位使其有更高的欧姆电阻。
在对读出信号进行分析和对其放大之后，最后使所选择的字线，即例如字线WL2重又被放电至0V，这样使选择的存储单元与位线再次分开。为了重新建立电极与所选择存储单元的短路，与相应的耗尽型场效应晶体管连接的字线，即在本例中字线WL3重新回到0V。
在图4示出的存储单元装置中，如上面已说明的，一个位线对由两个相邻排列的位线BL0和bBL0组成，并因此为一个存储单元形成1/2分割。
图4的存储单元装置的制造要求提供不同于选择晶体管TG的具有另一种起始电压的短路晶体管SG。为此需要一个附加的注入掩膜，借此，例如可以相应的调整短路晶体管的特性，其中在上述举例中涉及耗尽型n沟道MOS场效应晶体管。
图5示出对此实用的版面布局，该布局有字线WL0、WL1、WL2、.在位线(未示出)下的有源区10，位线接触区11和注入掩膜12，该掩膜是如此设计的，即在位线的方问每两个短路晶体管伴随两个选择晶体管(主要在注入掩膜12下方)，如这点也可由图4见到。
在图6中另外单独示出了注入掩膜12，其中对此注入掩膜12可以如此理解，即用非点状虚线标出的部分由铬层13组成。在该铬层13的转角点或连接点处，在注入时出现掩膜问题，如用虚线标出的圆14所示：
在掩膜制造时由于不能实现点状分辨率，所以引起增大的转角倒圆，这种倒圆或者导致不能注入(见箭头A)或者导致不希望的注入(见箭头B)。
由于上面指出的问题，到目前为止在实践中不能以满意的方式制成具有不同起始电压的短路晶体管和选择晶体管的存储单元装置。
因此本发明的任务是制造一种存储单元装置，在这种装置中可以毫无问题的配备具有不同起始电压的选择晶体管和短路晶体管；此外还应该提供一种注入掩膜，以适用于制造这种存储单元装置。
根据本发明此项任务在开始所述类型的存储单元装置中是如此解决的，即单独的位线对各自通过另一位线对的一条位线分开，使得存储单元相互以1/4分割排列。
由于制造这种存储单元装置的注入掩膜具有的优点在于，在相邻位置的位线上各个注入掩膜部分以这样的分级形式安置，使得每个单独的注入掩膜部分本身是相连在一起的，并且使得各单独的注入掩膜部分相互平行，并以一定距离对字线和位线倾斜延伸。
本发明的有益扩展结构由从属权利要求给出。
因此本发明使用一种与到目前为止的1/2分割技术不同的系统结构：各个位线对不再相邻排列，而是分别通过另一位线对的一条位线分开，由此得到1/4分割。借此有可能使用一种注入掩膜实现调整起始电压所需的注入，这种掩膜可以设计成贯通的窄条，而且没有转角点和连接点。
在本发明存储装置中的存储电容器，例如可以应用铁电存储电容器。本发明也可以以有益的方式应用在其它存储器中，例如在需要混合结构的″快速擦写存储器″中。
下面借助附图进一步阐述本发明。这些附图是：
图1示出按本发明存储单元装置的存储单元阵列，
图2示出用于制造图1所示的存储单元阵列的版图布局，
图3示出图2所示版图布局所应用的注入掩膜，
图4示出一种常规存储单元装置的存储单元阵列，
图5示出用于制造图4所示存储单元阵列的版图布局，
图6示出图5所示版图布局中的注入掩膜。
图4至图6于本文开始己叙述过。在图1至图3中与在图4和图6中相互对应的组成部分用相同的参考符号表示，因此下面不再另述。
图1示出一种存储单元阵列，在该阵列中位线BL0和bBL0或BL1和bBL1不呈相邻成对延伸。而是在这里位线BL1跟随位线BL0，然后接着是位线bBL0和bBL1。就是说各个位线对分别通过另一个位线对的一个位线分开，由此得到为存储单元相互间的1/4分割。
于是该另一种分割对注入掩膜12的构形有重要影响，例如从图2可以看到：注入掩膜12由各个如此阶梯状地在相邻排列的位线上错位地安置的部分组成，使得各个注入掩膜部分本身是相连在一起的，并且各个注入掩膜部分彼此平行以及相互间以一定距离对字线和位线倾斜地延伸。这些注入掩膜部分12以及与其互补的铬掩膜部分13在图3中再一次单独地列出。正如从图2和图3可清楚地看到的那样，在本发明的存储单元装置中不出现注入掩膜的连接区和转角区，这样就可以可靠地避免与这些区域相关的问题。注入掩膜12的这另一种构形的可能性是由1/4分割决定的，该分割又是通过在各个位线对之间分别放置另一对的一个位线实现的。

Claims (2)

1.用于制造存储单元装置的注入掩膜，该存储单元装置由与字线(WL0、WL1、WL2...)和位线(BL0、bBL0；BL1、bBL1...)以矩阵形式连接的混合存储单元组成，这些存储单元分别由一个尤其是铁电存储电容器(Cferro)和一个选择晶体管(TG)组成，其中为每个存储单元分配一个具有与选择晶体管(TG)的起始电压不相同起始电压的短路晶体管(SG)，并且其中各个位线对(BL0，bBL0；BL1、bBL1)各通过另一位线对的一条位线(例如BL1)相互分开，使得存储单元彼此以1/4分割排列，
其特征在于，
各个注入掩膜部分(12)如此阶梯状地在相邻排列的位线(BL0、bBL0、BL1、bBL1)上错位地安置，使得各单个注入掩膜部分(12)本身是相连在一起的，并且各个注入掩膜部分彼此平行，以及相互间以一定距离对字线(WL0、WL1、WL2...)和位线(BL0、bBL0、BL1、bBL1...)倾斜地延伸。
2.按权利要求1的注入掩膜，
其特征在于，掩膜本身由铬组成。
CN99123337A 1998-10-23 1999-10-22 制造存储单元装置的注入掩膜 Expired - Fee Related CN1130726C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19848999A DE19848999A1 (de) 1998-10-23 1998-10-23 Speicherzellenanordnung und Implantationsmaske zum Herstellen von dieser
DE19848999.4 1998-10-23

Publications (2)

Publication Number Publication Date
CN1252603A true CN1252603A (zh) 2000-05-10
CN1130726C CN1130726C (zh) 2003-12-10

Family

ID=7885467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99123337A Expired - Fee Related CN1130726C (zh) 1998-10-23 1999-10-22 制造存储单元装置的注入掩膜

Country Status (7)

Country Link
US (1) US6294294B1 (zh)
EP (1) EP0996163A3 (zh)
JP (1) JP2000133611A (zh)
KR (1) KR100417447B1 (zh)
CN (1) CN1130726C (zh)
DE (1) DE19848999A1 (zh)
TW (1) TW480482B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320639C (zh) * 2002-03-14 2007-06-06 斯班逊有限公司 用于使位线不会短路的存储器装置的硬掩膜方法
CN103886897A (zh) * 2012-12-21 2014-06-25 台湾积体电路制造股份有限公司 混合存储器
CN109087674A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电内存及其数据读取、写入与制造方法和电容结构
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2292258T3 (es) 1998-10-23 2008-03-01 Knorr-Bremse Systeme Fur Schienenfahrzeuge Gmbh Sistema de freno para un vehiculo ferroviario.
KR100340074B1 (ko) * 1999-12-28 2002-06-12 박종섭 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자
JP3910889B2 (ja) * 2002-08-20 2007-04-25 株式会社東芝 半導体メモリ
US8859151B2 (en) * 2003-11-05 2014-10-14 St. Louis University Immobilized enzymes in biocathodes
CN114446957A (zh) 2020-11-05 2022-05-06 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121353A (en) * 1989-07-06 1992-06-09 Kabushiki Kaisha Toshiba Ferroelectric capacitor memory circuit MOS setting and transmission transistor
JPH06208796A (ja) * 1993-11-01 1994-07-26 Hitachi Ltd 半導体メモリ
JP2976842B2 (ja) * 1995-04-20 1999-11-10 日本電気株式会社 半導体記憶装置の製造方法
JP3246294B2 (ja) * 1995-10-24 2002-01-15 ソニー株式会社 強誘電体記憶装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320639C (zh) * 2002-03-14 2007-06-06 斯班逊有限公司 用于使位线不会短路的存储器装置的硬掩膜方法
CN103886897A (zh) * 2012-12-21 2014-06-25 台湾积体电路制造股份有限公司 混合存储器
CN103886897B (zh) * 2012-12-21 2017-07-21 台湾积体电路制造股份有限公司 混合存储器
CN109087674A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电内存及其数据读取、写入与制造方法和电容结构
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法

Also Published As

Publication number Publication date
EP0996163A3 (de) 2006-11-29
CN1130726C (zh) 2003-12-10
DE19848999A1 (de) 2000-05-11
TW480482B (en) 2002-03-21
EP0996163A2 (de) 2000-04-26
KR100417447B1 (ko) 2004-02-05
KR20000047549A (ko) 2000-07-25
US6294294B1 (en) 2001-09-25
JP2000133611A (ja) 2000-05-12

Similar Documents

Publication Publication Date Title
DE3886722T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Und-Nicht-Zellenstruktur.
JP2710521B2 (ja) 反転層を含む半導体メモリ・セルおよびメモリ・アレイ
US5515311A (en) Method of driving ferroelectric memory
CN1177326C (zh) 磁随机存取存储器装置
EP0463623B1 (en) Nonvolatile semiconductor memory circuit
US5850091A (en) Semiconductor memory device and method of reading a data therefrom
US4126900A (en) Random access junction field-effect floating gate transistor memory
KR100441837B1 (ko) 반도체메모리장치
DE3839114A1 (de) Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur
JPH05167042A (ja) 読出専用メモリ
US6385076B1 (en) Nonvolatile memory and its driving method
CN1130726C (zh) 制造存储单元装置的注入掩膜
KR970067340A (ko) 반도체 기억 장치
JPH05508054A (ja) 自己増幅ダイナミックｍｏｓトランジスタメモリセルを有するデバイス
DE2621136A1 (de) Informationsspeichersystem mit kapazitiven mehrfachbit-speicherzellen
US6697280B2 (en) Semiconductor capacitance device, booster circuit and nonvolatile semiconductor storage device
KR100263260B1 (ko) 데이타 비트를 나타내는 대량의 전기 전하를 유도하는 비휘발성 강유전체 메모리 셀의 제어 방법
US5572464A (en) Semiconductor memory device and method of using the same
CN1742342A (zh) 源极偏置的存储器单元阵列
DE102004047610B4 (de) Integrierte Speicher-Schaltungsanordnung mit Tunnel-Feldeffekttransistor als Ansteuertransistor
KR100527559B1 (ko) 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
KR930000759B1 (ko) 다이나믹 메모리
US4920513A (en) Semiconductor memory device using diode-capacitor combination
KR100478259B1 (ko) 불휘발성 기억 장치 및 그 구동 방법
US6421268B2 (en) Method for driving semiconductor memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031210

Termination date: 20091123