CN103886897A - 混合存储器 - Google Patents

混合存储器 Download PDF

Info

Publication number
CN103886897A
CN103886897A CN201310161151.0A CN201310161151A CN103886897A CN 103886897 A CN103886897 A CN 103886897A CN 201310161151 A CN201310161151 A CN 201310161151A CN 103886897 A CN103886897 A CN 103886897A
Authority
CN
China
Prior art keywords
switching device
switch
terminal
resistance switching
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310161151.0A
Other languages
English (en)
Other versions
CN103886897B (zh
Inventor
丁裕伟
蔡竣扬
黄国钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103886897A publication Critical patent/CN103886897A/zh
Application granted granted Critical
Publication of CN103886897B publication Critical patent/CN103886897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

双开关混合存储单元器件包括：连接于第一开关的一个端子和第二开关的栅极之间的存储节点。该器件还包括：连接至存储节点的电阻切换器件。当存储单元处于动态模式时，电阻切换器件通过被设置为高阻态用作电容。本发明还提供了混合存储器。

Description

混合存储器
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及存储单元器件。
背景技术
计算机存储器可以是易失性或非易失性的。易失性存储器可以以相对高速运行，但是为了保持其数据，必须被连接至电源。一种类型的易失性存储器是动态存储器。动态存储器通常使用电容来存储数据。因为存储在电容中的值将随着时间逐渐减小，所以必须周期性地对其进行更新。与易失性存储器相比，非易失性存储器能够在没有电源并且不进行更新的情况下保持其数据。然而，非易失性存储器以相对低速运行。
存储系统通常被嵌入多种系统中。例如，移动设备通常利用在与处理器和其他移动设备电路相同的集成电路中制造的嵌入式存储器。移动设备正变得更强大，然而尺寸变得更小。因此，在移动设备内，期望在每个集成电路上充分利用可用空间。而且，期望确保移动设备关于功耗有效地运行。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种双开关混合存储单元器件，包括：存储节点，连接于第一开关的一个端子和第二开关的栅极之间；以及电阻切换器件，与所述存储节点连接；其中，当所述存储单元处于动态模式时，所述电阻切换器件通过被设置为高阻态而用作电容。
在该器件中，在所述存储单元处于动态模式的同时，所述电阻切换器件的所述电容用于存储数字值。
在该器件中，利用所述存储单元的存储系统周期性地对所述电阻切换器件的所述电容进行更新。
在该器件中，在所述存储单元处于非易失模式的同时，所述电阻切换器件以非易失方式存储数据。
在该器件中，所述电阻切换器件为金属-绝缘体-金属转换器件。
在该器件中，所述存储单元是嵌入式存储系统的一部分。
在该器件中，响应于功率和存储需求的结合，利用所述存储单元的存储系统在所述动态模式和非易失模式之间切换。
根据本发明的另一方面，提供了一种用于操作双开关混合存储单元的方法，所述方法包括：将信号施加给与第一开关的一个端子连接的位线，所述第一开关的第二端子连接至电阻切换器件的第一端子和第二开关的栅极端子；以及在动态模式下，在所述电阻切换器件处于高阻态的同时，将数据存储在所述电阻切换器件的电容中。
该方法进一步包括：将读信号施加给与所述第二开关的第一端子连接的字线；以及将读出放大器连接至与所述第二开关的第二端子连接的位线，以读取用于存储数据的所述电容的状态。
该方法进一步包括周期性地对存储在所述电阻切换器件的所述电容中的信号进行更新。
该方法进一步包括：将所述存储单元改变为非易失模式，其中，所述电阻切换器件用于以非易失方式存储数据。
在该方法中，响应于来自利用所述存储单元的系统的要求，所述存储单元在所述非易失模式和所述动态模式之间改变，所述要求基于存储和功率需求的结合。
在该方法中，所述电阻切换器件通过所述电阻切换器件的阻态来存储数据。
该方法进一步包括：通过在与所述第一开关的所述第一端子连接的所述位线和与所述电阻切换器件的第二端子连接的选择线之间施加信号，来改变所述电阻切换器件的所述阻态。
在该方法中，所述电阻切换器件为金属-绝缘体-金属转换器件。
在该方法中，所述存储单元为嵌入式存储系统的一部分。
根据本发明的又一方面，提供了一种包括多个双开关单元的混合存储系统，每个单元都包括：写开关，包括：第一端子，与写位线连接；第二端子，与存储节点连接；和栅极，与写字线连接；读开关，包括：栅极，与所述存储节点连接；第一端子，与读字线连接；和第二端子，与读位线连接；以及电阻切换器件，包括：第一端子，与所述存储节点连接；和第二端子，与选择线连接；其中，在所述存储单元处于动态模式的同时，处于高阻态的所述电阻切换器件的电容用于存储数据，并且在所述存储单元处于非易失模式的同时，所述电阻切换器件的阻态用于存储数据。
在该系统中，所述电阻切换器件为金属-绝缘体-金属转换器件。
在该系统中，所述存储系统包括嵌入式存储系统。
在该系统中，响应于功率和存储需求的结合，所述存储系统在所述动态模式和所述非易失模式之间切换。
附图说明
当结合附图进行读取时，通过以下详细说明最好地理解本发明的多个方面。应该强调的是，根据工业中的标准实践，多种部件没有按比例绘制。事实上，为了论述清楚起见，多个部件的尺寸可以任意地增加或减小。
图1是示出根据本文中所述的原理的一个实例的示意性混合存储单元的示图。
图2是示出根据本文中所述的原理的一个实例的用于动态模式下的混合存储单元的示意性写操作的示图。
图3是根据本文中所述的原理的一个实例的用于动态模式下的混合存储单元的示意性读操作的示图。
图4是示出根据本文中所述的原理的一个实例的用于非易失模式下的混合存储单元的示意性读/写操作的示图。
图5是示出根据本文中所述的原理的一个实例的混合存储单元的示意性存储器阵列的示图。
图6是示出根据本文中所述的原理的一个实例的用于操作混合存储系统的示意性方法的流程图。
具体实施方式
应该理解，以下发明内容提供了用于实现本发明的不同特征的多个不同实施例或实例。为了简化本发明，以下描述组件和布置的特定实例。当然，它们仅为实例并且不旨在进行限定。而且，以下说明中的第一工艺在第二工艺之前执行可以包括在第一工艺之后立即执行第二工艺的实施例，并且还可以包括在第一工艺和第二工艺之间还可以执行附加工艺的实施例。为了简单和清楚起见，可以按不同比例任意绘制多种部件。而且，在以下说明中，在第一部件在第二部件之上或上形成可以包括以直接接触的方式形成的第一部件和第二部件的实施例，并且还可以包括可以在第一部件和第二部件之间形成附加部件，使得第一部件和第二部件可以不直接接触的实施例。
而且，为了便于说明，本文中可以使用诸如“之下”、“下面”、“下部”、“之上”、“上部”等的空间相对位置的术语，以描述图中所示的一个元件或部件与另一个元件或部件的关系。除了图中所示的定向，空间相对位置的术语旨在包含使用中或操作中的器件的不同定向。例如，如果翻转附图中的器件，则被描述为在其他元件或部件“下面”或“之下”的元件则被定向在其他元件或部件“之上”。因此，示例性术语“下面”可以包含之上和下面的定向。装置可以以其他方式进行定向(旋转90度或在其他定向上)，因此，可以同样地解释本文中所使用的空间关系描述符。
图1是示出说明性的双开关混合存储单元100的示图。根据某些说明性实例，存储单元100包括第一开关102和第二开关110。为了以下进一步进行解释的原因，第一开关可以被称为写开关102，而第二开关可以被称为读开关110。存储单元100还包括电阻切换器件120。根据某些说明性实例，混合存储单元100可以在两种模式下操作。在一种模式下，存储单元100处于动态模式下，并且使用处于高阻态的电阻切换器件120的电容，以存储数据和用作动态存储单元。在被称为非易失性模式的另一种模式下，电阻切换器件120用于以非易失方式存储数据。
虽然写开关102和读开关104被示出为金属氧化物半导体场效应晶体管(MOSFET)器件，但是应该理解，可以使用其他类型的开关。特别地，可以根据本文中所述的原理使用不同类型的晶体管。
根据某些说明性实例，写开关102的第一端子104连接至写位线126。写开关的栅极106连接至写字线132。写开关102的第二端子108连接至存储节点118。下文中将通过伴随图2的文本进一步描述读开关110的操作。
根据某些说明性实例，读开关110的栅极116也连接至存储节点118。读开关110的第一端子114被连接至读字线134。读开关110的第二端子112被连接至读位线128。下文中将通过伴随图3的文本进一步描述读开关110的操作。
通常通过字线和位线构成存储器阵列。字线连接至在单个字节内存储位的几个存储单元。字节为特定指令集合体系结构操作的固定数量的位。例如，64位体系结构处理长度为64位的字节。位线用于选择一个字节内的特定位。本文中描述的位线和字线的配置仅为本文中描述的原理的一个实施例。可以使用根据本文中描述的原理的用于针对混合单元写入和读取数据的其他方法。
电阻切换器件120的第一端子122连接至存储节点118。电阻切换器件120的第二端子124连接至选择线130。电阻切换器件120可以为金属-绝缘体-金属器件。这样的器件呈现基于当前和过去电状态的阻态。例如，所施加的特定电压可以将电阻切换器件120设置为高阻态。此外，相反极性的足够电压可以将电阻切换器件设置为相对的低阻态。
根据某些说明性实例，金属-绝缘体-金属电阻切换器件可以包括介于顶部电极和底部电极之间的介电层。电极可以由诸如金属或金属氮化物的多种导电材料制成。介电层可以由诸如二氧化钛(TiO2)的多种金属氧化物之一制成。
图2是示出用于动态模式下的混合存储单元100的说明性写操作的示图。根据某些说明性实例，在处于动态模式下时，电阻切换器件120处于高阻态。在该状态下，在由电阻切换器件120的介电层隔离开的两个电极之间存在电容。
为了写入存储单元，将信号202施加给写字线132。在一个实例中，该信号可以为足够强度的电压脉冲，以将写开关102的状态设置为ON(导通)状态。在ON状态下，写开关102允许电流206在第一端子104和第二端子108之间流动。通过将信号202施加给字线，用于沿着该字线的每个存储单元的写开关102都被设置为ON状态，从而允许对在该字节中的每位进行设置。
沿着所选字线设置特定存储单元的状态，将信号204施加给连接至存储单元的写位线126。因为写开关102处于ON状态，所以将该信号施加给存储节点118。在一个实例中，高电平信号用于存储逻辑‘1’而低电平信号用于表示数字‘0’。为了将器件设置为存储‘1’，写信号204可以为高电平信号。将该信号作为电压存储在来自电阻切换器件120的电容中。如上所述，存储在电容中的电压随着时间逐渐减小。因此，周期性地对电容值进行更新。该更新处理会消耗相对较大数量的功率。
图3是示出用于动态模式下的混合存储单元100的说明性读操作的示图。为了读取存储在存储单元100中的数据，读位线128连接至读出放大器304。此外，将读信号302施加给读字线134。
如果存储在存储节点118处的电容中的值为高电平值，则将读开关110设置为ON状态。在ON状态下，电流306可以在读开关110的第一端子114和第二端子112之间流动。因此，施加给读字线134的读信号302将通过读开关110并且通过读位线128以到达读出放大器304。然后，存储系统可以知道存储单元100处于表示逻辑‘1’的高电平状态。
如果存储在存储节点118处的电容中的值是表示逻辑‘0’的低电平值，则读开关将保持在OFF状态。因此，读信号302不能通过读开关110到达读出放大器304。然后，存储系统可以知道存储单元100处于表示逻辑‘0’的低电平状态。
图4是示出用于非易失模式下的混合存储单元100的说明性读/写操作的示图。通过上述读和写操作，混合存储单元100可以用作易失性动态存储单元。因此，混合存储单元100具有较快的读和写次数。然而，它将消耗相对较大数量的功率。混合存储单元100有益于切换至低功率、非易失性状态。
根据某些说明性实例，混合存储单元100可以被设置成通过电阻切换器件110的阻态存储数据。该模式被称为非易失模式。因为电阻切换器件120的阻态将在具有电源或不具有电源的情况下保持其状态，存储在电阻切换器件120中的数据为非易失性的。另外，在非易失模式下的存储单元100消耗较少功率。
为了写入在非易失模式下的存储单元100的状态，可以将写信号402施加给写字线132。此外，在一些实例中，可以将信号404施加给连接至电阻切换器件的第二端子124的选择线130。这些信号402、404的结合可以创建切换器件状态的电压条件。例如，可以施加足够强度的电压，以将电阻切换器件120设置为高阻态。为了将电阻切换器件120切换为低阻态，可以在器件120的两端施加足够强度的相对极性的电压。
存在可以用于读取电阻切换器件120的阻态的多种方法。例如，为了读取非易失模式下的混合存储单元100的状态，读出放大器可以连接至选择线130。此外，可以在电阻切换器件120的两端施加读信号。基于电阻切换器件的状态，由读出放大器所检测的电流电平会改变。因此，存储系统可以知道电阻切换器件正在存储逻辑‘1’还是逻辑‘0’。
为了多种原因，上述具有混合存储系统的器件可以在两种模式之间切换。具体地，当在两种不同模式之间切换时，可以确定多个存储和功率需求。特别地，使用混合存储系统的器件的操作系统可以监控功率和存储条件。响应于预定条件，操作系统可以使混合存储系统切换模式。
在一个实例中，在当前由用户正操作设备时，利用诸如存储系统的设备可以在动态模式下使用存储器。在该模式下，存储器会更快地操作，但是其会消耗更多功率。当当前不使用器件时，存储器可以切换至非易失模式。在该模式下，存储系统仍然可以用于存储重要数据。可以在节能的同时实现这种功能，这是因为非易失性存储器不需要电源以保持数据。这样的存储系统节省集成电路芯片上的空间，这是因为两种类型的存储系统占用相同空间。
图5是具有混合存储单元的存储器阵列500的器件的示图。如上所述，上述存储单元可以是存储器阵列的一部分。虽然图5示出仅具有16个存储单元512的4×4存储器阵列500，但是应该理解，实际阵列可以具有更大数量的存储单元。另外，应该理解，器件可以是处理器、逻辑器件、或具有嵌入式存储器的一些其他器件，或可以是独立存储器件。
根据某些说明性实例，用于写字线的控制电路502可以置于阵列500的一侧。该电路502包括选择阵列500内的特定字线并且将信号施加至阵列500内的特定字线的多种组件。另外地，用于读字线的控制电路506可以置于阵列与写字线控制电路502的相对侧。读字线控制电路506包括选择阵列500内的特定读字线并且将信号施加给特定读字线的多种组件。
根据某些说明性实例，用于写位线的控制电路504可以置于阵列的一侧。写位线电路504包括选择阵列内的特定写位线并且将信号施加给阵列内的特定写位线的多种组件。此外，用于读位线和选择线的控制电路510可以置于阵列500与写位线控制电路504的相对侧。读位线和选择线控制电路510包括选择多个读位线和选择线并且将信号施加给多个读位线和选择线的多种组件。
根据某些说明性实例，用于读出放大器的控制电路508以及读出放大器本身可以置于阵列500和用于读位线和选择线的控制电路510之间。用于读出放大器的控制电路508可以根据用于读位线的控制电路510进行操作，使得某些读位线在特定时间点处可以连接至特定读出放大器。读出放大器可以用于在动态模式或非易失模式下读取存储器阵列内的存储单元512的状态。
图6是示出用于操作混合存储系统的说明性方法600的流程图。根据某些说明性实例，方法600包括：步骤602，将信号施加给与第一开关的一个端子连接的位线，第一开关的第二端子与电阻切换器件的第一端子和第二开关的栅极端子连接。方法600还包括：步骤604，在动态模式下，在电阻切换器件处于高阻态的同时，将数据存储在电阻切换器件的电容中。
根据某些说明性实例，双开关混合存储单元器件包括连接于第一开关的一个端子和第二开关的栅极之间的存储节点。器件还包括连接至存储节点的电阻切换器件。当存储单元处于动态模式时，电阻切换器件通过设置为高阻态用作电容。
根据某些说明性实例，用于操作双开关混合存储系统的方法包括：将信号施加至与第一开关的一个端子连接的位线，第一开关的第二端子与电阻切换器件的第一端子和第二开关的栅极端子连接。该方法还包括：在处于动态模式下，在电阻切换器件处于高阻态的同时，将数据存储在电阻切换器件的电容中。
根据某些说明性实例，混合存储系统包括多个双开关单元。每个单元都包括具有连接至写位线的第一端子、连接至存储节点的第二端子、以及连接至写字线的栅极的写开关。每个单元都进一步包括具有连接至存储节点的栅极、连接至读字线的第一端子、以及连接至读位线的第二端子的读开关。每个单元都进一步包括电阻切换器件，电阻切换器件包括连接至存储节点的第一端子和连接至选择线的第二端子。在存储单元处于动态模式的同时，处于高阻态的电阻切换器件的电容存储数据，并且在存储单元处于非易失模式的同时，电阻切换器件的阻态用于存储数据。
应该理解，以上列出的实施例和步骤的多种不同结合可以以多种序列或平行使用，并且不存在关键的或要求的特定步骤。此外，虽然本文中使用术语“电极”，但是应该认识到，术语包括“电极接触件”的概念。此外，以上关于一些实施例示出和论述的特征可以与以上关于其他实施例示出和论述的特征结合。因此，所有这样的修改都旨在包括在本发明的范围内。
以上概述了多个实施例的特征。本领域普通技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与本文中介绍的实施例相同的目的和/或实现与其相同的优点的其他处理和结构。本领域普通技术人员还将认识到，这样的等效结构没有背离本发明的精神和范围，并且他们可以在不背离本发明的精神和范围的情况下，在本文中作出多种改变、替换和变化。

Claims (10)

1.一种双开关混合存储单元器件，包括：
存储节点，连接于第一开关的一个端子和第二开关的栅极之间；以及
电阻切换器件，与所述存储节点连接；
其中，当所述存储单元处于动态模式时，所述电阻切换器件通过被设置为高阻态而用作电容。
2.根据权利要求1所述的器件，其中，在所述存储单元处于动态模式的同时，所述电阻切换器件的所述电容用于存储数字值。
3.根据权利要求1所述的器件，其中，利用所述存储单元的存储系统周期性地对所述电阻切换器件的所述电容进行更新。
4.根据权利要求1所述的器件，其中，在所述存储单元处于非易失模式的同时，所述电阻切换器件以非易失方式存储数据。
5.根据权利要求1所述的器件，其中，所述电阻切换器件为金属-绝缘体-金属转换器件。
6.根据权利要求1所述的器件，其中，所述存储单元是嵌入式存储系统的一部分。
7.根据权利要求1所述的器件，其中，响应于功率和存储需求的结合，利用所述存储单元的存储系统在所述动态模式和非易失模式之间切换。
8.一种用于操作双开关混合存储单元的方法，所述方法包括：
将信号施加给与第一开关的一个端子连接的位线，所述第一开关的第二端子连接至电阻切换器件的第一端子和第二开关的栅极端子；以及
在动态模式下，在所述电阻切换器件处于高阻态的同时，将数据存储在所述电阻切换器件的电容中。
9.根据权利要求8所述的方法，进一步包括：
将读信号施加给与所述第二开关的第一端子连接的字线；以及
将读出放大器连接至与所述第二开关的第二端子连接的位线，以读取用于存储数据的所述电容的状态。
10.一种包括多个双开关单元的混合存储系统，每个单元都包括：
写开关，包括：
第一端子，与写位线连接；
第二端子，与存储节点连接；和
栅极，与写字线连接；
读开关，包括：
栅极，与所述存储节点连接；
第一端子，与读字线连接；和
第二端子，与读位线连接；以及
电阻切换器件，包括：
第一端子，与所述存储节点连接；和
第二端子，与选择线连接；
其中，在所述存储单元处于动态模式的同时，处于高阻态的所述电阻切换器件的电容用于存储数据，并且在所述存储单元处于非易失模式的同时，所述电阻切换器件的阻态用于存储数据。
CN201310161151.0A 2012-12-21 2013-05-03 混合存储器 Active CN103886897B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/725,733 US9087577B2 (en) 2012-12-21 2012-12-21 Hybrid memory
US13/725,733 2012-12-21

Publications (2)

Publication Number Publication Date
CN103886897A true CN103886897A (zh) 2014-06-25
CN103886897B CN103886897B (zh) 2017-07-21

Family

ID=50955750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310161151.0A Active CN103886897B (zh) 2012-12-21 2013-05-03 混合存储器

Country Status (2)

Country Link
US (1) US9087577B2 (zh)
CN (1) CN103886897B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028064A (zh) * 2015-09-22 2018-05-11 Arm 有限公司 用于互补非易失性存储器设备操作的方法、系统和设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336872B2 (en) 2014-03-11 2016-05-10 Everspin Technologies, Inc. Nonvolatile logic and security circuits
EP4044186A4 (en) * 2019-11-01 2022-11-16 Huawei Technologies Co., Ltd. STORAGE AND CALCULATION UNIT AND CHIP
US11145347B1 (en) * 2020-05-21 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11145676B1 (en) * 2020-05-22 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element
US20230125070A1 (en) * 2021-10-25 2023-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multilevel memory device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252603A (zh) * 1998-10-23 2000-05-10 西门子公司 存储单元装置和制造这种装置的注入掩膜
US20070004162A1 (en) * 2005-06-29 2007-01-04 Tang Stephen H Capacitor structure for a logic process
US20090059652A1 (en) * 2006-04-27 2009-03-05 Masao Taguchi Resistive memory cell array with common plate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937829B2 (en) * 2012-12-02 2015-01-20 Khalifa University of Science, Technology & Research (KUSTAR) System and a method for designing a hybrid memory cell with memristor and complementary metal-oxide semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252603A (zh) * 1998-10-23 2000-05-10 西门子公司 存储单元装置和制造这种装置的注入掩膜
US20070004162A1 (en) * 2005-06-29 2007-01-04 Tang Stephen H Capacitor structure for a logic process
US20090059652A1 (en) * 2006-04-27 2009-03-05 Masao Taguchi Resistive memory cell array with common plate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028064A (zh) * 2015-09-22 2018-05-11 Arm 有限公司 用于互补非易失性存储器设备操作的方法、系统和设备
CN108028064B (zh) * 2015-09-22 2023-05-05 Arm 有限公司 用于互补非易失性存储器设备操作的方法、系统和设备

Also Published As

Publication number Publication date
US20140177318A1 (en) 2014-06-26
CN103886897B (zh) 2017-07-21
US9087577B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
CN103886897A (zh) 混合存储器
CN109791781B (zh) 双极性存储器读取
KR102388557B1 (ko) 2-단자 메모리에 대한 선택기 디바이스
US9530462B2 (en) Memory cell with decoupled read/write path
US7251154B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
CN101939838B (zh) 多个存储器单元和方法
EP2556507B1 (en) Asymmetric write scheme for magnetic bit cell elements
US7830693B2 (en) NAND based resistive sense memory cell architecture
US8619457B2 (en) Three-device non-volatile memory cell
CN101053039B (zh) 具有可变电阻特性的存储装置的控制
CN110415744B (zh) 基于铁电晶体管的非易失存储器
US10347335B2 (en) Node retainer circuit incorporating RRAM
CN110428858B (zh) 基于具有滞回特性器件的静态存储器
US8400804B2 (en) Memory devices having break cells
JP6488196B2 (ja) 半導体装置
US8842462B2 (en) Resistive random access memory device and operating method thereof
JP2020521265A (ja) 相補型抵抗スイッチのための書き込み装置及び方法
CN103956428A (zh) 一种降低阻变存储器电铸电压的方法
US8164656B2 (en) Memory emulation in an image capture device
US8908415B2 (en) Resistive memory reset
KR101577532B1 (ko) 멤리스터를 이용한 메모리 셀
CN109979502B (zh) 动态随机存取存储器
US20200350909A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant