CN1241810A - 半导体熔丝 - Google Patents
半导体熔丝 Download PDFInfo
- Publication number
- CN1241810A CN1241810A CN99108915A CN99108915A CN1241810A CN 1241810 A CN1241810 A CN 1241810A CN 99108915 A CN99108915 A CN 99108915A CN 99108915 A CN99108915 A CN 99108915A CN 1241810 A CN1241810 A CN 1241810A
- Authority
- CN
- China
- Prior art keywords
- fuse
- hole
- dielectric layer
- electric conducting
- conducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000012856 packing Methods 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 8
- 239000004411 aluminium Substances 0.000 claims description 7
- 239000003518 caustics Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一种具有熔丝和有源器件的半导体集成电路的形成方法。介质层形成在熔丝上和有源器件的接触区域上。穿过介质层的选择区域形成通孔,露出下面的部分熔丝和下面有源器件的部分接触区域。导电材料淀积在介质层上,并贯穿通孔,淀积在熔丝和接触区域的露出部分上。选择性地除去淀积到熔丝上的部分导电材料,同时留下淀积到有源器件的接触区域上的部分导电材料上。填充材料设置在一个熔丝中,所述填充材料的底部与熔丝隔开。
Description
本发明一般涉及熔丝，特别涉及在半导体集成电路中使用的熔丝。
如本领域所公知的，许多现代的半导体集成电路包括熔丝，在制造工艺期间保护敏感部件以及激活冗余电路，例如动态随机存取存储器(DRAM)的冗余存储单元等。一般有两种熔丝：激光可熔断的熔丝，和电(例如电流)可熔断的熔丝。就尺寸而言，电可熔断熔丝比激光可熔断的熔丝优越。
在电可熔断熔丝的制造中使用的一种技术是用如二氧化硅或BPSG材料等的环绕介质材料覆盖熔丝材料。然而，熔丝材料熔断之后，材料会随着时间迁移(即，合拢)，提供了不希望的短路条件。此外，当熔丝熔断时，在环绕介质中产生的机械力会在介质材料中产生裂缝，并随着熔丝材料的膨胀而扩大。这些膨胀效应会损坏其它相邻的熔丝。
在另一技术中，在熔丝上形成空腔。由此，当熔丝熔断形成开路时，熔丝材料在某种程度上容纳在提供的空腔内。对于DRAM，这些熔丝通常为具有硅化钨上层的掺杂的多晶硅。此外，这些熔丝通常在形成DRAM单元的栅电极时形成。虽然栅电极形成在半导体内的有源区域上，但熔丝通常形成在用于电隔离有源区的二氧化硅隔离区上。空腔有时由特定的光刻步骤形成，即在熔丝区域上的掩模内开一个孔，同时保护芯片的其余部分(即，有源区域)免受形成空腔使用的一系列干和湿腐蚀步骤影响。特别是，空腔通常选择性地形成在熔丝材料和一般为氮化硅的环绕绝缘体之间。由此，一般的栅结构(或栅叠层)和熔丝都包括由密封在氮化硅绝缘体内的掺杂多晶硅/硅化钨组成的导体，在熔丝上选择性地除去氮化硅绝缘体形成用于熔丝熔断材料的空腔。所述空腔通常由等离子体淀积的二氧化硅密封，留出用于熔断的熔丝材料的凹坑，即以上介绍的空腔。在任何情况中，所述后一技术在制造工艺中需要单独的掩蔽步骤。
根据本发明，提供一种半导体集成电路的熔丝的形成方法。该电路有一个有源器件。该方法包括在半导体衬底的不同区域内形成熔丝和有源器件。介质层形成在熔丝和有源器件的接触区域上。穿过介质层的选择区域形成通孔，露出下面部分熔丝和下面有源器件的部分接触区域。导电材料淀积在介质层上，并通过通孔淀积在熔丝和接触区域的露出部分上。选择性地除去淀积到熔丝上的部分导电材料，同时留下淀积到有源器件的接触区域上的部分导电材料。
采用这种方法，可以使用相同的掩蔽步骤形成用于熔丝的空腔和有源器件的接触通孔。
根据本发明的另一个特征，第二介质层形成在导电材料上。穿过第二介质材料形成第二通孔，露出淀积到有源器件的接触区域上的部分导电材料。在与导电材料层的材料不同的第二介质层上形成金属化层。部分所述金属化层通过第二通孔淀积到露出的下面淀积在有源器件的接触区域上部分导电材料上。
根据本发明的又一个特征，穿过熔丝和部分金属化层上的第二介质材料形成第三通孔。腐蚀剂接触第二介质，并通过第二和第三通孔接触淀积在熔丝上导电材料的露出部分，并接触金属化层的露出部分。腐蚀剂选择性地除去淀积在熔丝上导电材料的露出部分，留下基本上未腐蚀的淀积的部分金属化层，由第二通孔露出。
根据本发明的再一个特征，填充材料淀积到熔丝上第二通孔的上部分内，所述填充材料的底部与熔丝隔开。
根据本发明的还一个特征，导电材料是钨，金属化层是铝。
根据本发明的又一个特征，提供一种半导体集成电路，具有半导体衬底，熔丝和有源器件设置在半导体衬底的不同区域内。有源器件有一个导电的栅电极。介质层设置在熔丝上和栅电极上。介质层有一个通孔，穿过介质层的选择区域，露出下面的部分熔丝和下面的部分有源器件的源/漏接触区域。具有导电材料的第一金属化层设置在介质层上，并贯穿一个通孔，所述导电材料的一部分设置在源/漏接触区域的露出部分上。第二介质层设置在导电材料上，所述第二介质材料具有穿过第二介质层的第二通孔，所述第二通孔中的一个设置在一个第一通孔上，露出下面的部分熔丝，另一个所述第二通孔露出下面第二部分的导电材料。填充材料设置在熔丝上的一个第二通孔中，所述填充材料的底部与熔丝隔开。
当结合附图阅读时，本发明的其它特征以及本发明的本身将变得更显然，其中：
图1A-1G为具有有源器件和熔丝的半导体集成电路在制造中的不同阶段的剖面示意草图。
现在参考图1A-1G，示出了具有熔丝12和有源器件14的半导体集成电路10的形成方法。该方法包括使用常规的工艺在半导体衬底16的不同区域中形成这里为电可熔断的熔丝12，和这里为MOSFET的有源器件14。用于熔丝12和有源器件14的区域由二氧化硅，这里为浅沟槽二氧化硅区域18电隔离。这里如前所述，有源器件为分别具有源和漏区20，22以及两者之间栅区24的MOSFET。熔丝12形成在二氧化硅浅沟槽隔离区域18上，如前所述。这里，MOSFET有源器件14包括由设置在薄栅二氧化硅层18上的掺杂的多晶硅层26制成的栅电极(即，叠层)25。这里为硅化钨的导电层28设置在掺杂的多晶硅层26上。氮化硅的绝缘层设置在硅化钨层28上。未示出的光刻胶层淀积在要形成栅电极的区域中的氮化硅层上。将部分氮化硅层、硅化钨层28和由掩模露出的掺杂的多晶硅层26腐蚀到二氧化硅层28。应该注意腐蚀将留下露出的栅电极的侧壁。保形的氮化硅的第二层淀积在结构上。使用反应离子腐蚀除去部分第二氮化硅层，部分第二氮化硅层留在栅电极的侧壁上，以常规的方式形成侧壁间隔层。由此，第一淀积的氮化硅层形成帽盖氮化物30，第二氮化硅层形成侧壁间隔层31。
这里为硼磷硅玻璃(BPSG)的介质层32淀积在栅叠层25和熔丝12上，回流，用化学机械抛光工艺平面化，后接这里为TEOS的介质层34。
现在参考图1B，光刻胶层36形成在介质层34的表面上，并使用常规的光刻构图，在其中形成开口38，如图1B所示。构图的光刻胶层36用做腐蚀掩模在介质层34的上表面部分中形成沟槽40，如图所示。应该注意沟槽34在源和漏区域20，22上对准。
现在参考图1C，除去光刻胶掩模36(图1B)，并用另一个光刻胶层42代替。如图所示构图光刻胶层42，腐蚀出通孔44，穿过露出的下面部分介质层34，32和源和漏区域20，22上的二氧化硅栅氧化层28，如图所示。由此，形成通孔44，穿过介质层32，34的选择区域，露出下面的部分熔丝12和下面MOSFET有源器件14的部分源/漏接触区域20，22。应该注意在形成沟槽40之前形成通孔44。
接下来参考图1D，除去光刻胶层42(图1C)，这里为钨的导电材料40a，40b，40c淀积在介质层34的表面上。应该注意导电材料46a，46b，46c穿过通孔44淀积到沟槽38(图1B)内，如图所示。使用如化学机械抛光(CMP)等的任何工艺除去导电材料46a，46b，46c的上部分(未示出)，形成图1D所示的平面表面。由此，应该注意使用双镶嵌工艺形成源/漏接触46b，46c，同时相同的材料46a淀积到熔丝12上。同样应该注意淀积到熔丝12上的部分钨46a由部分介质层34，32与源/漏电接触部分46b，46c隔离，如图所示。
现在参考图1E，这里为TEOS的介质层48淀积在结构的表面上，即介质层34上和钨材料46a，46b，46c的上部分上，如图所示。以类似于构图介质层48的方式构图介质层48。然而，沟槽和通孔与钨材料46b，46c提供的源和漏电接触对准，如图所示。
接下来，形成第一金属化层50a，50b。这里，用作金属化层50a，50b这里为铝的导电材料，与用作导电材料46a，46b，46c的这里为以上介绍的钨导电材料不同。铝层50a，50b淀积在结构的表面上，然后使用例如化学机械抛光如图所示平面化，产生图1E所示的结构。应该注意所述第一级金属化部分50a，50b通过介质层48中的通孔淀积到露出的下面部分钨材料46a，46b上，用于提供到源和漏区的源和漏电接触。
接下来，这里为TEOS的介质层52淀积到图1E所示的结构表面上。以类似于结合图1B和1C介绍的类似方式构图介质层52。由此，应该注意如图所示和通孔56a，56b一起在介质层52中形成沟槽59。这里为通孔56a的一个通孔在熔丝12上对准，这里为通孔56b的另一个通孔在这里为部分漏电接触64c的一个源/漏电接触的部分上对准。这里为过氧化氢的湿腐蚀剂接触介质层52，接触露出的淀积到熔丝12上的钨材料46a，和漏电接触46c的露出部分。如前所述，漏电接触46c的材料与熔丝12上的材料不同，即前者为铝，后者为钨。过氧化氢选择性地除去钨材料46a(图1E)，基本上没有腐蚀介质TEOS或BPSG层52，48，34，32或铝材料46c。过氧化氢腐蚀之后，图1F示出了所得结构，这里任选地，从熔丝12上的硅化钨层28的上部分除去氮化硅层30的露出部分。用过氧化氢除去硅化钨的一些部分。应该注意除去导电硅化钨越多导致熔丝12电阻越高，由此当电流经过掺杂的多晶硅26时，有助于熔断所述熔丝。
作为另一选择，使用化学干法各向异性含氟的腐蚀剂除去氮化硅的侧壁间隔层31(图1B)，来增加空腔的尺寸(即，空间64的尺寸)。
接下来，参考图1G，这里为铝的第二金属化层60a，60b，60c淀积在图1F显示的结构表面上，然后使用例如CMP平面化产生图1G所示的结构。由此，熔丝12上通孔56a中的铝60a起填充材料的作用。此外，由于高宽比较高，(例如通孔56a的高度为通孔56a宽度的五倍)，填充材料60a的底部62垂直地与熔丝12的上表面隔开。由此所述空间64提供了熔丝12熔断后用于熔丝材料的空腔。
其它的实施例在附带的权利要求的精神和范围内。
Claims (16)
1.一种半导体集成电路的熔丝的形成方法，所述电路具有一个有源器件，所述方法包括以下步骤：
在半导体衬底的不同区域内形成熔丝和有源器件；
在熔丝和有源器件上形成介质层；
穿过介质层的选择区域形成通孔，露出下面的部分熔丝和下面有源器件的部分接触区域；
导电材料淀积在介质层上，并穿过通孔淀积在熔丝和接触区域的露出部分上；
选择性地除去淀积到熔丝上的部分导电材料，同时留下淀积到有源器件的接触区域上的部分导电材料。
2.根据权利要求1的方法，包括步骤：
在导电材料上形成第二介质层；
穿过第二介质材料形成第二通孔，露出下面淀积到有源器件的接触区域上的部分导电材料；
在与导电材料层的材料不同的第二介质层上形成金属化层，部分所述金属化层通过第二通孔淀积到淀积在有源器件的接触区域上露出的下层部分导电材料上。
3.根据权利要求2的方法，包括穿过熔丝和部分金属化层上的第二介质材料形成第三通孔的步骤。
4.根据权利要求3的方法，包括以下步骤：腐蚀剂接触第二介质，并通过第二和第三通孔接触淀积在熔丝上的导电材料的露出部分，并接触金属化层的露出部分，所述腐蚀剂选择性地除去淀积在熔丝上的导电材料的露出部分，留下基本上未腐蚀的淀积的部分金属层，由第二通孔露出。
5.根据权利要求4的方法，包括填充材料淀积到熔丝上第二通孔的上部分内的步骤，所述填充材料的底部与熔丝隔开。
6.根据权利要求5的方法，其中导电材料是钨。
7.根据权利要求6的方法，其中金属化层是铝。
8.一种半导体集成电路的熔丝的形成方法，所述电路具有一个有源器件，所述方法包括以下步骤：
在半导体衬底的不同区域内形成熔丝和有源器件，所述有源器件具有导电的栅电极；
在熔丝和栅电极上形成介质层；
穿过介质层的选择区域形成通孔，露出下面的部分熔丝和下面有源器件的部分源/漏接触区域；
形成第一金属化层，具有淀积在介质层上的导电材料，并贯穿通孔，所述导电材料具有淀积在熔丝露出部分上的第一部分，和淀积在源/漏接触区域的暴露部分上的第二部分，所述第一和第二部分由部分介质层电隔离；
选择性地除去部分导电材料的第一部分，同时留下基本上为导电材料的第二部分。
9.根据权利要求8的方法，包括步骤：
在导电材料上形成第二介质层；
穿过第二介质材料形成第二通孔，所述第二通孔露出下面的部分导电材料的第二部分；
在第二介质层上形成第二级金属化层，所述第二级金属化层的材料与导电材料不同，部分所述第二级金属化层通过第二通孔淀积到露出的下面导电材料的第二部分上。
10.根据权利要求9的方法，其中形成第二通孔的步骤包括在导电材料的第一部分上形成通孔，露出下面部分第二导电材料的第一部分。
11.根据权利要求10的方法，包括腐蚀第二介质层、导电材料露出的第一部分，和第二金属层的露出部分，所述腐蚀选择性地除去导电材料露出的第一部分，留下基本上未腐蚀的露出的第二金属层。
12.根据权利要求11的方法，包括将填充材料淀积到熔丝上的步骤，所述填充材料的底部与熔丝隔开。
13.根据权利要求12的方法，其中导电材料是钨。
14.一种半导体集成电路的熔丝的形成方法，所述电路具有一个有源器件，所述方法包括以下步骤：
在半导体衬底的不同区域内形成熔丝和有源器件，所述熔丝和所述有源器件每一个具有导电的栅电极；
在熔丝和栅电极上形成第一介质层；
穿过第一介质层的选择区域形成第一通孔，所述第一通孔露出下面的部分熔丝和有源器件的部分源/漏接触区域；
形成第一金属化层，具有淀积在第一介质层上的第一导电材料，并贯穿第一通孔，所述第一导电材料具有淀积在熔丝露出部分上的第一部分和淀积在源/漏接触区域的暴露部分上的第二部分，所述第一和第二部分由部分第一介质层电隔离；
在第一介质层和第一导电材料上形成第二介质层；
穿过第二介质层形成第二通孔，所述第二通孔露出部分第一导电材料的第二部分；
在第二介质层上形成第二金属化层，所述第二金属化层的导电材料与第一导电层不同，所述第二导电材料的一部分穿过第二通孔，淀积到露出的部分第一导电材料的第二部分上；
在第二介质层上形成第三介质层；
在部分第三介质层中形成第三通孔，露出部分第一导电材料的第一部分，和部分第二金属化层；
将第三介质层暴露到腐蚀剂，所述腐蚀剂选择性地除去由第三通孔露出的部分第一导电材料，同时留下基本上未腐蚀的第二金属化层；以及
将填充材料淀积到第三介质层上，所述材料淀积在第三通孔的上部分中，所述填充材料具有与熔丝隔开的底部。
15.一种集成电路，包括：
半导体衬底，在半导体衬底的不同区域内设置熔丝和有源器件，所述有源器件有一个导电的栅电极；
介质层设置在熔丝上和栅电极上，所述介质层有一个通孔，穿过介质层的选择区域，露出下面的部分熔丝和下面的部分有源器件的源/漏接触区域；
第一金属化层具有设置在介质层上的导电材料，并贯穿一个通孔，所述导电材料的一部分设置在源/漏接触区域的露出部分上；
在导电材料上的第二介质层，所述第二介质层具有穿过其中的第二通孔，所述第二通孔中的一个设置在一个第一通孔上，露出下面的部分熔丝，另一个所述第二通孔露出下面导电材料的第二部分；
填充材料设置在熔丝上的一个第二通孔中，所述填充材料的底部与熔丝隔开。
16.根据权利要求15的电路，其中填充材料包括导电材料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/105107 | 1998-06-24 | ||
| US09/105,107 US6261937B1 (en) | 1998-06-24 | 1998-06-24 | Method for forming a semiconductor fuse |
| US09/105,107 | 1998-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1241810A true CN1241810A (zh) | 2000-01-19 |
| CN1143378C CN1143378C (zh) | 2004-03-24 |
Family
ID=22304059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991089154A Expired - Fee Related CN1143378C (zh) | 1998-06-24 | 1999-06-24 | 形成半导体熔丝的方法以及含有上述熔丝的集成电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6261937B1 (zh) |
| EP (1) | EP0967638B1 (zh) |
| JP (1) | JP2000040746A (zh) |
| KR (1) | KR100609544B1 (zh) |
| CN (1) | CN1143378C (zh) |
| DE (1) | DE69932472T2 (zh) |
| TW (1) | TW432665B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277674B1 (en) * | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
| US6268638B1 (en) * | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6972612B2 (en) * | 1999-06-22 | 2005-12-06 | Samsung Electronics Co., Ltd. | Semiconductor device with malfunction control circuit and controlling method thereof |
| US6472253B1 (en) * | 1999-11-15 | 2002-10-29 | Vlsi Technology, Inc. | Programmable semiconductor device structures and methods for making the same |
| US6295721B1 (en) * | 1999-12-28 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Metal fuse in copper dual damascene |
| KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
| US6458691B1 (en) * | 2001-04-04 | 2002-10-01 | Advanced Micro Devices, Inc. | Dual inlaid process using an imaging layer to protect via from poisoning |
| US6589711B1 (en) | 2001-04-04 | 2003-07-08 | Advanced Micro Devices, Inc. | Dual inlaid process using a bilayer resist |
| KR100413582B1 (ko) * | 2001-06-28 | 2003-12-31 | 동부전자 주식회사 | 반도체소자용 패드레이어/퓨즈레이어의 형성방법 |
| KR100444722B1 (ko) * | 2002-04-08 | 2004-08-16 | 아남반도체 주식회사 | 퓨즈 라인 제조 방법 |
| KR100620705B1 (ko) * | 2004-12-31 | 2006-09-13 | 동부일렉트로닉스 주식회사 | 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법 |
| KR100621773B1 (ko) * | 2005-02-07 | 2006-09-14 | 삼성전자주식회사 | 전기적 퓨즈 회로 및 레이아웃 방법 |
| JP5139689B2 (ja) * | 2007-02-07 | 2013-02-06 | セイコーインスツル株式会社 | 半導体装置とその製造方法 |
| US7983024B2 (en) * | 2007-04-24 | 2011-07-19 | Littelfuse, Inc. | Fuse card system for automotive circuit protection |
| JP2009004565A (ja) * | 2007-06-21 | 2009-01-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US8232190B2 (en) * | 2007-10-01 | 2012-07-31 | International Business Machines Corporation | Three dimensional vertical E-fuse structures and methods of manufacturing the same |
| CN102549737B (zh) * | 2009-08-27 | 2014-09-24 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US8630108B2 (en) | 2011-03-31 | 2014-01-14 | International Business Machines Corporation | MOSFET fuse and array element |
| CN103094095B (zh) * | 2011-10-28 | 2015-10-21 | 中芯国际集成电路制造(北京)有限公司 | 制造半导体器件的方法 |
| US9070687B2 (en) | 2013-06-28 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with self-protecting fuse |
| US10079156B2 (en) * | 2014-11-07 | 2018-09-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor package including dielectric layers defining via holes extending to component pads |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833865A (ja) * | 1981-08-24 | 1983-02-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPH02106968A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
| US5550399A (en) * | 1994-11-03 | 1996-08-27 | Kabushiki Kaisha Toshiba | Integrated circuit with windowed fuse element and contact pad |
| JPH09153552A (ja) * | 1995-11-29 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE19600398C1 (de) * | 1996-01-08 | 1997-03-27 | Siemens Ag | Schmelzsicherung in einer integrierten Halbleiterschaltung, deren Verwendung in einer Speicherzelle (PROM) sowie Verfahren zu ihrer Herstellung |
| US5970346A (en) * | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
| US5989784A (en) * | 1998-04-06 | 1999-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etch recipe for embedded DRAM passivation with etch stopping layer scheme |
-
1998
- 1998-06-24 US US09/105,107 patent/US6261937B1/en not_active Expired - Lifetime
-
1999
- 1999-05-31 DE DE69932472T patent/DE69932472T2/de not_active Expired - Lifetime
- 1999-05-31 EP EP99110468A patent/EP0967638B1/en not_active Expired - Lifetime
- 1999-06-16 TW TW088110086A patent/TW432665B/zh not_active IP Right Cessation
- 1999-06-23 KR KR1019990023670A patent/KR100609544B1/ko not_active IP Right Cessation
- 1999-06-24 JP JP11178936A patent/JP2000040746A/ja not_active Withdrawn
- 1999-06-24 CN CNB991089154A patent/CN1143378C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040746A (ja) | 2000-02-08 |
| KR20000006377A (ko) | 2000-01-25 |
| EP0967638A3 (en) | 2000-11-22 |
| DE69932472D1 (de) | 2006-09-07 |
| EP0967638B1 (en) | 2006-07-26 |
| TW432665B (en) | 2001-05-01 |
| EP0967638A2 (en) | 1999-12-29 |
| DE69932472T2 (de) | 2007-02-15 |
| KR100609544B1 (ko) | 2006-08-04 |
| CN1143378C (zh) | 2004-03-24 |
| US6261937B1 (en) | 2001-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1143378C (zh) | 形成半导体熔丝的方法以及含有上述熔丝的集成电路 | |
| US6218279B1 (en) | Vertical fuse and method of fabrication | |
| US6573585B2 (en) | Electrically blowable fuse with reduced cross-sectional area | |
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| US6274440B1 (en) | Manufacturing of cavity fuses on gate conductor level | |
| EP0887859A2 (en) | Integrated circuits with metallic fuses and method | |
| WO1999019905A1 (fr) | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication | |
| CN1107340C (zh) | 形成半导体器件中的自对准接触的方法 | |
| CN100358089C (zh) | 自对准接触的侧壁间隔片结构及其形成方法 | |
| US6365464B1 (en) | Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids | |
| KR100544030B1 (ko) | 다중-레벨도전구조물및그의제조방법 | |
| TWI809359B (zh) | 動態隨機存取記憶體的製造方法 | |
| US6724054B1 (en) | Self-aligned contact formation using double SiN spacers | |
| US6524941B2 (en) | Sub-minimum wiring structure | |
| KR100592581B1 (ko) | 집적 회로용 콘택의 제조 방법 및 상기 콘택을 가진반도체 소자 | |
| US7074725B2 (en) | Method for forming a storage node of a capacitor | |
| CN100390985C (zh) | 具有柱型帽盖层的半导体器件及其制造方法 | |
| US20040262638A1 (en) | Integrated circuit with dram memory cell | |
| US7084057B2 (en) | Bit line contact structure and fabrication method thereof | |
| KR100292294B1 (ko) | 상호연결부를교차하는스터드의높이를제어하는방법. | |
| CN101192604B (zh) | 集成电路元件、芯片及其制造方法 | |
| KR20000008799A (ko) | 고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법 | |
| KR20000065823A (ko) | 반도체 메모리 장치의 비트 라인 구조 | |
| CN118555830A (zh) | 半导体器件及其制备方法 | |
| KR920001175B1 (ko) | 반도체 랜덤 액세스 메모리 쎌의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130226 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130226 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130226 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151223 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040324 Termination date: 20160624 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |