KR20000008799A - 고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법 - Google Patents

고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법 Download PDF

Info

Publication number
KR20000008799A
KR20000008799A KR1019980028780A KR19980028780A KR20000008799A KR 20000008799 A KR20000008799 A KR 20000008799A KR 1019980028780 A KR1019980028780 A KR 1019980028780A KR 19980028780 A KR19980028780 A KR 19980028780A KR 20000008799 A KR20000008799 A KR 20000008799A
Authority
KR
South Korea
Prior art keywords
contact
stud
pad poly
pad
region
Prior art date
Application number
KR1019980028780A
Other languages
English (en)
Inventor
김윤기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980028780A priority Critical patent/KR20000008799A/ko
Publication of KR20000008799A publication Critical patent/KR20000008799A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 공정 포폴로지 단차가 큰 고집적 반도체 디램 공정에 있어서, 양호한 특성의 인터커넥션 금속 콘택을 형성할 수 있는 반도체 장치 및 그 제조 방법을 제공한다.
본 발명의 고집적 디램 장치는 셀 영역의 패드 폴리 콘택과 셀 이외 영역의 스터드 폴리 콘택을 단일 레티클로 동시에 형성함으로써 스터드 콘택의 크기를 셀 및 셀 이외 영역의 디자인 룰에 의한 콘택 크기보다 확장되게 함으로써, 이후 포토레지스트 플로우 공정을 적용하는 직접 콘택 공정 단계, 매몰 콘택 형성 단계, 및 메탈 콘택 단계의 콘택과 오버레이(overlay) 마진을 향상시킬 수 있고, 직접 콘택 및 메탈 콘택에서 건식 식각을 수행하여야 할 깊이를 저감할 수 있다.

Description

고집적 반도체 공정의 토폴로지 개선을 위한 디램 구조 및 제조 방법
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 공정 토폴로지(topology) 단차가 큰 고집적 반도체 디램 장치 및 그 제조 방법에 관한 것이다.
반도체 집적 회로 공정에 있어서, 단위 면적당 소자의 집적도가 증가함에 따라, 반도체 기판 상에 형성되는 소자들은 3차원적으로 적층 형태를 띠게 되며, 이에 따라 층간 절연막을 통해 전기적으로 접속하여야 할 다층 금속 배선이 바라보는 토폴로지 상하 단차는 급속히 증가하게 된다.
즉, 256M Bit 급 이상에서의 디램 제조 공정에서 디자인 룰은 0.2㎛ 이하가 되고 금속 배선층이 바라보는 토폴로지 단차는 2㎛ 이상이 된다. 따라서, 반도체 제조 업계에서는 포토리소그래피의 미세 패턴 형성의 어려움을 극복하기 위하여 포토레지스트 플로우를 이용하여 디자인 룰을 맞추는 연구를 수행하고 있다.
그러나, 포토레지스트 플로우 공정 단계에서, 콘택의 하부 단차에 의해 비정상적으로 플로우 되는 현상과, 각각의 콘택의 크기에 따라 플로우 되는 양이 서로 다른 점, 및 패턴의 조밀도에 따라 플로우 되는 양이 영향을 받는 점 등의 문제점이 상존 한다.
당 업계에서는 전술한 하부 단차로 인한 플로우의 어려움을 해결하기 위하여 CMP(chemical mechanical polishing) 공정을 적용하여 단차 문제를 완화시키고 있으며, 상기 플로우 양이 콘택 크기에 의존하여 변하는 문제점은 각각의 콘택의 크기를 가능한 줄여서 플로우 되는 양의 일치점을 찾고자 하고 있다.
그런데, 디램 소자의 경우 전달 소자(transfer device) 상부에 형성되는 스택형 캐패시터의 용량 증대로 금속 콘택 층에서 바라보는 토폴로지(topology) 단차가 깊어짐에 따라 스터드 형성을 위한 건식 식각 시에 비아 홀의 크기에 따라 식각 되는 깊이가 서로 달라지게 되고, 또한 도전형 금속의 매립 깊이도 서로 달라져서 고집적 디램 제조상 어려움을 겪게 된다.
또한, 256M Bit급 이상의 집적도를 갖는 반도체 디램 제조 공정에 있어서, 획기적인 구조의 변경 없이 메탈 콘택이 감당할 수 있는 최대 단차는 2㎛로 판단되어지므로 캐패시터 단차로 인하여 메탈 콘택이 겪는 공정상의 부담은 매우 크다.
따라서, 본 발명의 제1 목적은 토폴로지 단차가 깊은 반도체 구조물에 대하여 양호한 특성의 전기적 접속을 갖는 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 금속 배선층과 기판 상의 소자와의 전기적 접속을 위하여 양호한 스터드 콘택을 갖는 반도체 장치 및 그 제조 방법을 제공하는데 있다.
제1도는 본 발명의 제1 실시예에 따른 고집적 디램 장치의 주요부를 도시한 단면도.
제2도는 본 발명의 제2 실시예에 따른 고집적 디램 장치의 주요부를 도시한 단면도.
제3도는 본 발명의 제3 실시예에 따른 고집적 디램 장치의 주요부를 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
103, 110, 111 : 패드 폴리실리콘
125 : 실리사이드층
126 : 티타늄 나이트라이드
120, 121, 122 : 스터드 폴리실리콘
140 : 층간 절연막
141 : 직접 콘택
305 : N+또는 P+활성층
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 형성된 구조물 위에 셀 영역을 위한 패드 폴리 콘택; 상기 패드 폴리 콘택과 동시에 단일 레티클로 형성된 셀 이외의 영역을 위한 스터드 콘택; 상기 패드 폴리 콘택과 상기 스터드 콘택의 하부에 형성된 실리사이드; 상기 패드 폴리 콘택과 상기 스터드 콘택의 측벽에 형성된 티타늄 나이트라이드; 상기 패드 폴리 콘택과 상기 스터드 콘택에 충전된 고농도로 도우핑된 폴리실리콘; 상기 고농도로 도우핑된 폴리실리콘의 상부에 형성된 티타늄 실리사이드를 포함하는 것을 특징으로 하는 고집적 디램 장치를 제공한다.
이하, 본 발명에 따른 고집적 디램 장치 및 그 제조 방법의 양호한 실시예를 첨부하는 도면을 참조하여 상세히 설명한다.
제1도는 본 발명의 제1 실시예에 의한 반도체 장치를 나타낸 도면으로서, 반도체 기판(100) 상에 소자 분리용 얕은 트렌치(101), 게이트 스택 구조(102), 셀 영역의 패드 폴리실리콘(103, 110, 111), 비트 라인(104), 직접 콘택(105) 및 매몰 콘택(106)이 형성되어 있다. 셀 영역의 게이트 트랜지스터 상부에는 전하 저장용 캐피시터가 형성되어 있으며, 전하 저장용 캐패시터는 스택 구조로서 하부 전극(107), TaO/HSG 유전체(108), 및 상부 폴리실리콘 전극(109)으로 구성되어 있다.
한편, 셀 이외의 영역 스터드 콘택(120, 121, 122)은 상기 셀 영역 내의 패드 폴리 콘택(103)과 동시에 단일 레티클로 형성되며, 상기 패드 폴리 콘택과 상기 스터드 콘택은 모두 하부는 실리사이드층(125), 측벽은 티타늄 나이트라이드로 구성되고, 상기 패드 콘택(103, 110, 111) 및 상기 스터드 콘택(120, 121, 122)는 모두 고농도로 도우핑된 폴리실리콘(103, 120)으로 매립되고, 상기 매립된 폴리실리콘의 상부는 실리사이드층(112, 131)으로 형성된다.
이어서, 층간 절연막층(140)이 형성되고 평탄화 과정을 거쳐서 금속 콘택(141, 142, 143, 144)이 형성된다.
바람직한 실시예로서, 상기 콘택 하부에 형성되는 실리사이드층(119, 125)은 내화 금속(rdfractory metal)의 실리사이드, 즉 티타늄 실리사이드 또는 코발트 실리사이드를 사용할 수 있다.
제2도는 본 발명의 제2 실시예에 따른 고집적 디램 장치를 나타낸 것으로서, 셀 영역을 위한 패드 폴리 콘택(103, 110, 111)과 동시에 형성되는 스터드 콘택(121, 126) 형성 단계에 있어서, 주변 영역(periphery)의 게이트(205)를 제외하는 것이 전술한 본원 발명의 제1 실시예와 상이한 점이다. 바람직한 실시예로서, 상기 주변 영역의 게이트(205) 상부에는 금속 콘택(142)이 접속되어 질 수 있다.
제3도는 본 발명의 제3 실시예에 따른 고집적 디램 장치를 나타낸 것으로, 셀 영역을 위한 패드 폴리 콘택(103, 110, 111)과 동시에 형성되는 스터드 콘택(121, 122) 형성 단계에 있어서, 주변 영역의 N+활성층 및 P+활성층(305) 또는 이들 중의 하나를 제외하는 것이 전술한 본원 발명의 제1 실시예 및 제2 실시예와 상이한 점이다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.
이상과 같은 본 발명에 따른 고집적 디램 장치는 종래 토폴로지 단차가 깊은 반도체 장치가 지니는 문제점을 해결하기 위한 구조로, 본 발명은 셀 영역을 위한 패드 폴리 콘택 형성 단계를 셀 이외의 지역의 스터드 콘택 형성 단계와 동시에 동일 레티클을 이용하여 형성함으로써, 스터드 콘택의 크기를 셀 및 셀 이외 영역의 디자인 룰에 의한 콘택 크기보다 확장되게 함으로써, 이후 포토레지스트 플로우 공정을 적용하는 직접 콘택 공정 단계, 매몰 콘택 형성 단계, 및 메탈 콘택 단계의 콘택과 오버레이(overlay) 마진을 향상시킬 수 있고, 직접 콘택 및 메탈 콘택에서 건식 식각을 수행하여야 할 깊이를 저감할 수 있다.

Claims (14)

  1. 반도체 기판 상에 고집적 디램을 제조하는 방법에 있어서,
    셀 영역을 위한 패드 폴리 콘택과 셀 이외의 영역을 위한 스터드 콘택을 동시에 형성하는 단계;
    상기 패드 폴리 콘택과 상기 스터드 콘택의 하부는 실리사이데이션을 형성하는 단계;
    상기 패드 폴리 콘택과 상기 스터드 콘택의 측벽은 티타늄 나이트라이드를 형성하는 단계;
    상기 패드 폴리 콘택과 상기 스터드 콘택은 고농도로 도우핑된 폴리실리콘으로 충전하는 단계;
    상기 패드 폴리 콘택과 상기 스터드 콘택을 충전한 폴리실리콘의 상부는 티타늄 실리사이드를 형성하는 단계
    를 포함하는 것을 특징으로 하는 고집적 디램의 제조 방법.
  2. 제1항에 있어서, 상기 셀 영역의 패드 폴리 실리콘과 상기 셀 이외의 영역을 위한 상기 스터드 콘택을 동시에 형성하는 단계는 셀 영역에는 패드 폴리실리콘이 형성되고 셀 이외의 영역에서는 스터드가 형성될 수 있는 금속 콘택 및 직접 콘택의 코아 부위의 조합을 포함하는 것을 특징으로 하는 고집적 디램의 제조 방법.
  3. 제1항에 있어서, 상기 동시에 형성된 셀 영역의 패드 폴리 콘택과 상기 셀 이외의 영역을 위한 상기 스터드 콘택의 하부는 내화 금속(refractory meatal)의 실리사이드로 형성하는 것을 특징으로 하는 고집적 디램의 제조 방법.
  4. 제3항에 있어서, 상기 내화 금속의 실리사이드는 티타늄 실리사이드 또는 코발트 실리사이드 중의 하나인 것을 특징으로 하는 고집적 디램의 제조 방법.
  5. 제1항에 있어서, 상기 패드 폴리 콘택 및 스터드 콘택을 동시에 형성하는 단계 이후에 상기 형성된 콘택의 하부에 N+및 P+플러그 이온 주입을 수행하는 단계를 더 포함하는 것을 특징으로 하는 고집적 디램의 제조 방법.
  6. 제1항에 있어서, 상기 셀 영역에 N+이온 주입 공정 단계를 더 포함하는 것을 특징으로 하는 고집적 디램의 제조 방법.
  7. 제1항에 있어서, 상기 셀 영역을 위한 패드 폴리 콘택과 동시에 형성하는 상기 셀 이외의 영역에 대한 스터드 콘택 형성 단계는 주변 영역(periphery)의 게이트를 제외하는 것을 특징으로 하는 고집적 디램의 제조 방법.
  8. 제7항에 있어서, 상기 주변 영역의 게이트는 금속 콘택(metal contact)으로 형성하는 것을 특징으로 하는 고집적 디램의 제조 방법.
  9. 제1항에 있어서, 상기 셀 영역을 위한 패드 폴리 콘택과 동시에 형성하는 상기 셀 이외의 영역에 대한 스터드 형성 단계는 주변 영역(periphery)의 N+활성층 및 P+활성층 또는 이들 중의 하나를 제외하는 것을 특징으로 하는 고집적 디램의 제조방법.
  10. 제9항에 있어서, 상기 셀 영역을 위한 패드 폴리 콘택과 동시에 형성되는 것이 제외된 셀 이외 영역의 콘택은 금속 콘택(metal contact)으로 형성되는 것을 특징으로 하는 고집적 디램의 제조 방법.
  11. 반도체 기판 상에 형성된 구조물 위에 셀 영역을 위한 패드 폴리 콘택;
    상기 패드 폴리 콘택과 동시에 단일 레티클로 형성된 셀 이외의 영역을 위한 스터드 콘택;
    상기 패드 폴리 콘택과 상기 스터드 콘택의 하부에 형성된 실리사이드;
    상기 패드 폴리 콘택과 상기 스터드 콘택의 측벽에 형성된 티타늄 나이트라이드;
    상기 패드 폴리 콘택과 상기 스터드 콘택에 충전된 고농도로 도우핑된 폴리실리콘;
    상기 고농도로 도우핑된 폴리실리콘의 상부에 형성된 티타늄 실리사이드
    를 포함하는 것을 특징으로 하는 고집적 디램 장치.
  12. 제11항에 있어서, 상기 패드 폴리 콘택과 동시에 단일 레티클로 형성된 셀 이외의 영역의 스터드 콘택은 주변 영역(periphery)의 게이트를 제외하는 것을 특징으로 하는 고집적 디램 장치.
  13. 제11항에 있어서, 상기 패드 폴리 콘택과 동시에 단일 레티클로 형성된 셀 이외의 영역의 스터드 콘택은 주변영역의 N+활성층 및 P+활성층, 또는 이들 중의 어느 하나를 제외하는 것을 특징으로 하는 고집적 디램.
  14. 제12항 또는 제13항에 있어서, 상기 패드 폴리 콘택과 동시에 형성되는 것이 제외되는 콘택은 금속 콘택으로 접속되는 것을 특징으로 하는 고집적 디램.
KR1019980028780A 1998-07-16 1998-07-16 고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법 KR20000008799A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980028780A KR20000008799A (ko) 1998-07-16 1998-07-16 고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028780A KR20000008799A (ko) 1998-07-16 1998-07-16 고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법

Publications (1)

Publication Number Publication Date
KR20000008799A true KR20000008799A (ko) 2000-02-15

Family

ID=19544417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028780A KR20000008799A (ko) 1998-07-16 1998-07-16 고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR20000008799A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363099B1 (ko) * 2001-01-12 2002-12-05 삼성전자 주식회사 주변회로부의 소오스/드레인 영역에 컨택패드를 갖는반도체 장치의 형성방법
KR100370170B1 (ko) * 2001-03-08 2003-02-05 주식회사 하이닉스반도체 플레쉬 메탈 레이어의 콘택 형성방법
KR100386109B1 (ko) * 2000-11-08 2003-06-02 삼성전자주식회사 2단 메탈콘택구조를 가진 반도체 메모리 장치 및 그제조방법
KR100399769B1 (ko) * 2001-03-13 2003-09-26 삼성전자주식회사 엠아이엠 캐패시터를 채용한 캐패시터 오버 비트 라인 구조의 반도체 메모리 소자의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386109B1 (ko) * 2000-11-08 2003-06-02 삼성전자주식회사 2단 메탈콘택구조를 가진 반도체 메모리 장치 및 그제조방법
KR100363099B1 (ko) * 2001-01-12 2002-12-05 삼성전자 주식회사 주변회로부의 소오스/드레인 영역에 컨택패드를 갖는반도체 장치의 형성방법
KR100370170B1 (ko) * 2001-03-08 2003-02-05 주식회사 하이닉스반도체 플레쉬 메탈 레이어의 콘택 형성방법
KR100399769B1 (ko) * 2001-03-13 2003-09-26 삼성전자주식회사 엠아이엠 캐패시터를 채용한 캐패시터 오버 비트 라인 구조의 반도체 메모리 소자의 제조 방법

Similar Documents

Publication Publication Date Title
JP5073157B2 (ja) 半導体装置
KR100950472B1 (ko) 4f2 트랜지스터를 갖는 반도체 소자의 제조방법
US6255224B1 (en) Method of forming contact for semiconductor device
KR0151012B1 (ko) 매몰 비트라인 디램 셀 및 제조방법
US8999827B2 (en) Semiconductor device manufacturing method
KR100455378B1 (ko) 반도체 소자의 퓨즈 오픈방법
KR100399769B1 (ko) 엠아이엠 캐패시터를 채용한 캐패시터 오버 비트 라인 구조의 반도체 메모리 소자의 제조 방법
JP2001257325A (ja) 半導体記憶装置及びその製造方法
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
KR100285702B1 (ko) 반도체 디램용 콘택 및 그 제조 방법
KR20140019705A (ko) 반도체 소자 및 그 제조 방법
KR20000008799A (ko) 고집적 반도체 공정의 토폴로지 개선을 위한디램 구조 및 제조방법
US6982199B2 (en) Bitline of semiconductor device having stud type capping layer and method for fabricating the same
KR100443127B1 (ko) 커패시터의 하부전극 형성방법
US6436758B1 (en) Method for forming storage node contact plug of DRAM (dynamic random access memory)
KR20000028642A (ko) 컨택트 형성 방법 및 반도체 장치
KR20000008446A (ko) 공정 토폴로지 개선을 위한 고집적 반도체 장치 및 그 제조 방법
KR100955923B1 (ko) 매몰형 비트라인 구조를 갖는 반도체소자의 제조방법
US7084057B2 (en) Bit line contact structure and fabrication method thereof
KR100277080B1 (ko) 다이나믹랜덤억세스메모리장치및그제조방법
KR20090009561A (ko) 반도체 소자 및 그 제조 방법
KR20010011640A (ko) 반도체 장치의 플러그폴리 형성방법
KR100528765B1 (ko) 반도체 소자의 제조 방법
KR20230072596A (ko) 반도체 소자 및 이의 제조 방법
KR20030002749A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid