TW432665B - Semiconductor fuse - Google Patents

Semiconductor fuse Download PDF

Info

Publication number
TW432665B
TW432665B TW088110086A TW88110086A TW432665B TW 432665 B TW432665 B TW 432665B TW 088110086 A TW088110086 A TW 088110086A TW 88110086 A TW88110086 A TW 88110086A TW 432665 B TW432665 B TW 432665B
Authority
TW
Taiwan
Prior art keywords
fuse
conductive material
hole
insulating layer
layer
Prior art date
Application number
TW088110086A
Other languages
English (en)
Inventor
Dirk Tobben
Stefan J Weber
Axel Brintzinger
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW432665B publication Critical patent/TW432665B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

r r * A 7 __—_ B7_^_ 五、發明説明（） 發明之背長 本發明一般而言係有關於熔絲，更特別是有關於半導 體積體電路中所使用的熔絲。 如本技藝所熟知，許多現代的半導體電路包含在製造 期間保護敏感組件並啓動冗餘電路的熔絲，諸如動態隨機 存取記憶體（DRAM)中的冗餘記憶胞*有兩種典型的熔絲， 雷射燒斷熔絲及電（諸如電流）燒斷熔絲。以尺寸的觀點， 電燒斷熔絲提供超過雷射熔絲的優點·> .用於製造電燒斷熔絲的技術係以絕緣材料覆蓋熔絲材 料，諸如二氧化矽或硼磷矽酸鹽玻璃（BPSG)材料。然而， 在熔絲材料燒斷後，該材料可能會遷移並提供所不欲的短 路。此外，當熔絲燒斷時，其將在周圍絕緣質中產生機械 力，而使因熔絲的爆裂而膨脹的絕緣材料破裂。這些爆裂 將損傷其他相鄰的熔絲。 在另一個技術中，孔洞係形成於熔絲上。因此，當熔絲 燒斷以提供斷路時，熔絲材料會包含於所設的孔洞中。就 DRAM而言，道些熔絲係爲具有上層矽化鎢的摻雜多晶 矽。此外，這些熔絲係典型地與DRAM單元的閘極電極 一同形成。雖然閘極電極形成於半導體中的主動區上，但 熔絲係典型地形成於用以電隔離主動區的二氧化矽隔離區 上。該孔洞有時係以特定的微影步驟形成，其可開啓在熔 絲區域上之罩幕中的開口，而晶片的其餘區域（亦即主動 區）係不爲一連串之用以形成孔洞的乾式與濕式蝕刻步驟 所影響•特別是，該孔洞係於熔絲材料與典型地爲氮化矽 本紙張尺度適用中國囷家橾準（CNS > A4規格（210X297公嫠） ----------^------、玎------0 (請先閣讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^4 3 2 6 6 5 A7 B7 五、發明説明（） 的周圍絕緣質間形成。因此，典型的閘極結構（或閘極堆 叠）與熔絲皆包含以氮化矽絕緣質包圍之摻雜多晶矽/矽化 鎢所製成的導體，而該絕緣質係選擇性地由熔絲移除而形 成熔絲燒斷材料的孔洞。該孔洞係典型地以電漿沈積二氧 化矽密封，並留下燒斷熔絲材料用之袋狀物（亦即上述的 孔洞）。無論如何，此後來之技術在製程中需要分離之遮 罩技術。 發明之槭述 根據本發明，提供一種用於形成半導體積體電路用的 熔絲的方法。該電路具有一主動裝置，該方法包含形成熔 絲及主動區於半導體基板中的各區域中，形成一絕緣層於 熔絲及主動裝置的接觸區上，穿經所選擇的絕緣層區域形 成通孔，以曝露出下面部份的熔絲及下面部份的主動裝置 之接觸區。沈積一導電材料於絕緣層上，並穿經所曝露之 熔絲與接觸區部份上的通孔。沈積在熔絲上之導電材料部 份係選擇性地移除，而留下沈積在主動裝置接觸區上的導 電材料。 藉由該方法，相同的遮罩步驟用於形成熔絲孔洞及主 動裝置的接觸孔洞· 根據本發明之另一特徵，形成一第二絕緣層於導電材 料上。第二通孔係穿經第二絕緣層而形成，而曝露出下面 部份的沈積在主動裝置之接觸區上的部份導電材料。形成 相異於導電材料的金屬化層於第二絕緣層上。部份該金屜 化層被沈積於第二通孔中，並達位於沈積在主動裝置之接 -4- 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 r 經濟部智慧財產局員工消費合作社印製 .‘ A7 _____B7_ 五、發明説明（） 觸區上的導電材料的所曝露部份上。 根據本發明之另一個特徵，第三通孔係穿經位於熔絲 上及部份金屬化層上的第二絕緣質。一蝕刻係與第二絕緣 質接觸，並穿經第二及第三通孔而與沈積在熔絲上的導電 材料的曝露部份接觸，並與金屬化層的曝露部份接觸。該 蝕刻將選擇性地移除沈積在熔絲上之導電材料的曝露部份， 並留下爲第二通孔所曝露之完全未蝕刻的金屬化層部份。 根據本發明之另一特徵，沈積一塡充材料於熔絲上之 第二通孔的上半部中，而該塡充材料的底部係與熔絲隔 離。 根據本發明的另一特徵，該導電材料爲鎢而金屬化層 爲鋁。 根據本發明的再另一特徵，一半導體積體電路係具有 熔絲與主動裝置置於半導體基板各區域中的半導體基板。 主動裝置具有導電閘極電極。沈積一絕緣層於熔絲上及閘 極電極上。該絕緣層具有穿經所選擇之絕緣層區域的通孔， 以曝露出下面部份的熔絲及下面部份的主動裝置的源極/ 汲極接觸區。具有導電材料的一第一金屬化層置於絕緣層 上，並穿經通孔，該導電材料的部份係置於源極/汲極接 觸區的曝露部份。一第二絕緣層係置於導電材料上，該第 二絕緣材料具有穿經第二絕緣層的第二通孔，該第二通孔 之一係置於第一通孔之一上方，以曝露出下面部份的熔絲， 而另一個該第二通孔將曝露出底下第二部份的導電材料。 —塡充材料係置於位在熔絲上的第二通孔之一內，該塡充 本紙張尺度速用中圃國家搮準（CNS ) A4規格（210X297公着） ---------^------ΤΓ------^ (請先閱讀背面之注意事項再填寫本頁) 432665 A7 _____B7 _ 五、發明説明（） 材料的底部係與熔絲隔離。 圖式之簡翬說明 本發明的其他特徵及本發明本身將參考附圖硏讀而變 得更容易瞭解，其中； 第1A-1G圖係爲具有主動裝置及熔絲之半導體積體電 路在各製造階段的示意剖面圖。 較佳實施例之說明 參考第1A-1G圖，一種形成具有熔絲12及主動裝置14 的半導體電路10的方法係爲所示。該方法包含以傅統加 工法形成熔絲12(在此爲電燒斷型），熔絲及主動裝置14(在 此爲MOSFET)於半導體基板16的各區域中。熔絲12與 主動裝置14之區域係以二氧化矽電氣隔離，在此係以淺 溝渠二氧化矽區18。在此，上述的主動區係爲具有源極 與汲極區20,22及位於其間的閘極區24的MOSFET«熔絲 12形成於所示之二氧化矽淺溝渠隔離區18上》在此， MOSFET主動裝置14包含置於薄閘極二氧化矽層18上之 摻雜多晶矽層26製的閘極電極（亦即堆叠）25» —導電層 28(在此爲矽化鎢）係置於摻雜多晶矽層26上。一氮化矽 絕緣層30，31係置於矽化鎢層28上。一光阻層（未示）沈 積於閘極電極所形成於其中的區域內。爲遮罩所曝露的部 份氮化矽層、矽化鎢層28及摻雜多晶矽層26係蝕刻至二 氧化矽層28。應注意地是，該蝕刻將使閘極電極的側壁 曝露出。一保形的第二氮化矽層沈積在該結構上°部份的 該第二氮化矽層係以活性離子蝕刻移除，而部份的第二氮 本紙张尺度逋用中國圉家標準（CNS > A4規格< 210X297公釐） (請先閱讀背面之注i項再填寫本頁) 訂 經濟部智慧財產局員工消费合作社印製 五 經濟部智.«-財產局貝工消費合作社印製 A7 B7 發明說明（） 化矽層則殘留在閘極電極側壁，以形成傳統方法的側壁間 隔物β因此，第一道所沈積的氮化矽層將形成覆蓋氮化物 30,而第二氮化矽層將形成側壁間隔物31。 —絕緣層32(在此爲硼磷矽酸鹽玻璃，BPSG)沈積在閘極 堆叠25上與熔絲12上，回流，以化學機械硏磨法平坦化， 接著沈積一絕緣層34(在此爲TEOS)。 參考第1Β圓，一光阻層36形成於絕緣層34表面上，並 使用傳統微影技術刻劃，而具有窗口 38形成於其中，如 第1Β圖所示。經刻劃的光阻層36係作爲蝕刻遮罩，以將 溝渠40形成於絕緣層34的上表面部份中，如所示》應注 意地是，溝渠40係對齊於源極與汲極區20,22。 參考第1C圖，移除光阻遮罩36(第1Β圖）並以另一個 光阻層42取代。光阻層42係刻劃成如所示，而使通孔44 可蝕刻穿經下面部份的絕緣層34,32及位於源極與汲極區 20,22上之二氧化矽閘極氧化層28，如所示。因此，通孔 44穿經所選擇的絕緣層32,34區域而形成，以曝露出底下 部份的熔絲12及底下部份的MOSFET主動裝置14的源極 /汲極區20,22。應注意地是，通孔44可於溝渠40形成前 形成。 其次，參考第1D圖，移除光阻層42(第1C圖），且導電 材料40a,40b，40c(在此爲鎢）沈積在絕綠層34表面上。應 注意地是，導電材料46a，4 6b，46c穿經通孔44而沈積，並 進入溝渠38(第1B圖），如所示，導電材料46a, 46b，46c的 上半部（未示）使用任意製程移除，諸如化學機械硏磨 -7- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） ---------I I I I -----! I 訂 I ί — I --- (請先閱讀背面之注意事項再填寫本頁) 經濟部暫慧財產局貝工消费合作社印« * r43266 5 a? ____B7 _ 五、發明說明（） (CMP)，以形成一平坦表面，如第ID圖所示。因此，應注 意地是，雙重埋入製程係用於形成源極/汲極接觸46b，46c， 並同時將相同材料46a沈積在熔絲12上。亦應注意地是， 沈積在熔絲12上之鎢部份46a係以絕緣層部份32,34,與 源極/汲極電接觸部份46b，46c電氣隔離，如所示。 參考第1E圖，一絕緣層48(在此爲TEOS)沈積在該結 構表面上（亦即絕緣層34)以及鎢材料46a, 46b,46c的上半 部上，如所示》絕緣層48係以類似於刻劃絕緣層48的方 式刻劃之。然而，此處的溝渠與通孔係與爲鎢材料46b，46c 所提供的源極/汲極電接觸對齊，如所示。 其次，形成一個第一金屬化層50a，50b。金屬化層 50a，50b所使用的導電材料（在此爲鋁）係與導電材料 46a，46b,40c所使用的導電材料（在此爲鎢）相異。鋁層 50a,50b被沈積在該結構表面，並使用諸如化學機械硏磨 法平坦化，以製造第1E圖所示的結構。應注意地是，該 第一金屬化層的部份50a，50b穿經在絕緣層48中的通孔， 而被沈積在用於提烘源極/汲極電接觸至源極/汲極區的鎢 材料46a，46b的曝露部份上》 其次，一絕緣層52(在此爲TEOS)沈積在第1Ε圖所示 的結構表面上。絕緣層52係以相似於第1Β圖與第1C圓 所述的方式刻劃。因此，應注意是，溝渠59係沿著通孔 56a，56b而形成於絕緣層52中。一通孔（在此爲通孔56a) 係對齊於熔絲12，而另一個通孔（在此通孔56b)係對齊於 源極/汲極電接觸之一的一部份，在此爲源極電接觸46c 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - ---------- - ^. -------II------V (猜先閱讀背面之注$項再填寫本頁> ή 一 經濟钋智慧 _財產局貝工消费合作社印製 A7 B7 " 、 五、發明說明（) 的一部份。一濕式蝕刻（在此爲過氧化氫）係與絕緣層52、 沈積在熔絲12上之所曝露的鎢材料46a以及汲極電接觸 46c所曝露的部份接觸。如上述，汲極電接觸46c的材料 係與熔絲12上的材料相異，亦即前者爲鋁而後者爲鎢。 過氧化氫將選擇性地移除鎢材料46a(第1E圖），並未完全 蝕刻絕緣TEOS或BPSG層52,48，34,32或鋁材料46c。在 過氧化氫蝕刻後所產生的結構係如第1F圖所示，所曝露 的部份氮化矽層30係由熔絲熔絲12上的矽化鎢層28上 •半部移除。部份的矽化鎢可以過氧化氫移除。應注意地是， 移除越多的導電矽化鎢將使熔絲12的阻抗越高，而使電 流穿經摻雜多晶矽26時促成熔絲燒斷。 此外，氮化矽的壁面間隔物31(第1B圖）可使用化學乾 式等向性含氟蝕刻移除，而增加孔洞的尺寸（亦即間隙64 的尺寸）° 其次，同時參考第 1G圖，一個第二金屬化層 6〇3,6015,60(：(在此爲鋁）沈積在第1?圖所示的結構表面上， 並接著使用諸如CMP平坦化，以製造第1G圖所示的結 構。因此，在熔絲12上之通孔5 6a中的鋁60a係作爲塡 充材料。此外，因爲其高縱橫比（例如通孔56a的高度爲 通孔56a寬度的五倍大），所以塡充材料60a具有與熔絲12 上表面垂直隔離的底部62。該隔離64因而提供熔絲12 燒斷後之熔絲材料用的孔洞。 其他的實施例係涵蓋於所附申請專利的精神與範畴 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） t I — — — — — —— —* — I I I I — — 〈靖先閱«背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印M 顯432665 五、發明說明（） 中〇 符號之說明 10.. .半導體積體電路 12.. .熔絲 14.. .主動裝置 16._ .半導體基板 18… .淺溝渠二氧化矽區 20... .源極區 22... .汲極區 24... .閑極區 25... .閘極電極 26… .摻雜多晶矽層 28... .導電層 30... ，帽蓋氮化物 31... .側壁間隔物 32,34.介電質層 3 6... .光阻層 38... .窗口 40... .溝渠 42... .光阻層 44... .通孔 46a，46M6c.··鎢材料 48... .介電質層 50a，50b...第一金屬化層 (請先閱讀背面之注意事項再填寫本頁)
訂---------線K 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 _B7 五、發明說明（） 52.. ..介電質 56a, 56b...通孔 59.......溝渠 60a，60b，60c...第二金屬化層 64.. .間隔 I 1 _________艮 ί 1 (請先閱讀背面之注意事項再填寫本頁) ή 經濟部智慧財產局貝工消t合作社印製 --5J· · 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 鐘08 r 謬43266 5 六、申請專利範圍 第88 1 10086號「半導體熔絲」專利案（89年12月修正） 六申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1. 一種用於形成半導體稹體電路用熔絲的方法，該電路 具有一主動裝置，該方法包含下列步驟： 形成熔絲及主動區於半導體基板中的各區域中； 形成一絕緣層於熔絲及主動裝置的接觸區上； 穿經所選擇的絕緣層區域形成通孔，以曝露出下面 部份的熔絲及下面部份的主動裝置之接觸區； 沈稹一導電材料於絕緣層上，並穿經所曝露之熔絲 與接觸區部份上的通孔； 沈積在熔絲上之導電材料部份選擇性地移除，而留 下沈積在主動裝置接觸區上的導電材料* 2. 如申請專利範圍第1項之方法，所包含的步驟有： 形成一第二絕緣層於導電材料上； 第二通孔係穿經第二絕緣層形成，而曝露出下面部 份的沈積在主動裝置之接觸區上的部份導電材料； 經濟邾智麓財產局員工消f合作社印" 組成一相異於導電材料的金屬化層於第二絕緣層上， 部份該金屬化層沈積於第二通孔中，並達位於沈積在 所曝露下面部份的主動裝置之接觸區上的導電材料。 3_如申請專利範圍第2項之方法，所包含的步驟有第三 通孔係穿經位於熔絲上及部份金屬化層上的第二絕緣 質。 4.如申請專利範圍第3項之方法，所包含的步驟有： 一蝕刻係與第二絕緣質接觸，並穿經第二及第三通 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8B8C8D8 六 €---r-1- 經濟部智慧財產局具工消费合作杜印製 申請專利範圍 孔而與沈積在熔絲上的導電材料的曝露部份接觸，並 與金屬化層的曝露部份接觸。該蝕刻將選擇性地移除 沈積在熔絲上之導電材料的曝露部份，並留下爲第二 介通孔所曝露之完全未蝕刻的金屬化層部份。 5. 如申請專利範圍第4項之方法，所包含的步驟有沈塡 一塡充材料於熔絲上之第二通孔的上半部中，而該塡 充材料的底部係與熔絲隔離。 6. 如申請專利範圍第5項之方法，其中該導電材料爲 鶴。 7. 如申請專利範圍第6項之方法，其中該金屬化層爲 鋁。 8. —種用於形成半導體積體電路用熔絲的方法，該電路 具有一主動裝置，該方法包含下列步驟·_ 形成熔絲及主動區於半導體基板中的各區域中，該 主動裝置具有導電閛極電極； 形成一絕緣層於熔絲及閘極電極上； 穿經所選擇的絕緣層區域形成通孔，以曝露出下面 的部份熔絲及下面的部份主動裝置之源極/汲極接觸 區； 具有導電材料的一第一金屬化層置於絕緣層上，並 穿經通孔，該導電材料具有沈積在所曝露之部分熔絲 上的第一部份以及沈積在所曝露之部分源極/汲極接觸 區上的第二部份，該第一與第二部份係以部份的絕緣 層電氣隔離； -13- 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） -------------^ illllll^iu —----^ (請先閱讀背面之注意事項再填寫本頁) A8 A8 經濟部智慧財產局貝工消费合作社印製 六、申請專利範圍 選擇性地移除部份的第一部份導電材料，並同時留 下第二部份的導電材料。 9.如申請專利範圍第8項之方法，其包含的步驟爲： 形成一第二絕緣層於導電材料上； 第二通孔係穿經第二絕緣靥而被形成，該第二通孔 曝露出下面部份的第二部份導電材料； 形成一第二層金靥化層於第二絕緣層上，該第二層 的金靥化層係異於導電材料，部份該第二層金屬化層 沈積於第二通孔中，並達位於導電材料的所曝露的下 面第二部份上- m如申請專利範圍第9項之方法，其中形成第二通孔的 步驟包含形成一通孔於第一部份導電材料上，以曝露 出下面的部^第一部份的第二導電材料的步驟。 11.如申請專利範圍第10項之方法，其包含的步驟有將第 二絕緣層沈積在所曝露之第一部份的導電材料及所曝 置之部分的第二金屬化層，該蝕刻將選擇性地移除導 電材料的曝露第一部份，並留下完全未蝕刻的曝露第 二金靥化層* 1Z如申請專利範圍第11項之方法，其包含的步驟有沈積 塡充材料於熔絲上，且該塡充材料的底部與熔絲隔 離。 这如申請專利範圍第12項之方法，其中該導電材料爲 鎢》 14. 一種用於形成半導體積體電路用熔絲的方法，該電路 -14- 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） {請先閱請背面之注意事項再填寫本頁> C.________訂_________線-Γ______________________ 六 产―-r 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 具有一主動裝置，該方法包含下列步驟： 形成熔絲及主動區於半導體基板中的各區域中，該 熔絲與該主動裝置具有導電閘極電極； 形成一絕緣層於熔絲及閘極電極上； 穿經所選擇的絕緣層區域形成第一通孔，該通孔曝 置出部份熔絲及部份的主動裝置之源極/汲極接觸區； 具有第一導電材料的一第一金屬化層被形成於 第一絕緣層上，並穿經第一通孔，該第一導電材料具 有沈積在所曝露之部分熔絲上的第一部份以及沈積在 所曝露之部分源極/汲極接觸區上的第二部份，該第一 與第二部份係以部份的第一絕緣層電隔離； 形成一第二絕緣層於第一絕緣層上以及第一導電材 料上； 穿經第二絕緣層而形成一第二通孔，該第二通孔曝 露出部份的第二部份的第二導電材料； 形成一第二金靥化層於第二絕緣層上，該第二金靥 化層係爲相異於第一導電層的導電材料，該第二導電 材料具有部份穿經第二通孔，並達所曝露之部份的第 二部份的第一導電材料； 形成一第三絕緣層於第二絕緣層上； 形成一第三通孔於部份的第三絕緣層中，以曝露出 部份的第一部份的第一導電材料以及部份的第二金屬 化層； 將第三絕緣層曝露於蝕刻，該蝕刻將選擇性地移除 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------I I --------I---! (請先閱讀背面之注意事項再填寫本頁) A8r 膠432665 | 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 部份之爲第三通孔所曝露的第一導電材料，並留下完 全未蝕刻的第二金屬化層；以及 沈積一塡充材料於第三絕緣層上，該材料係沈積在 第三通孔的上半部，該塡充材料具有與熔絲隔離的底 部》 15_—種半導體積體電路，包含： 熔絲與主動裝置置於半導體基板各區域中的半導體 基板，主動裝置具有導電閘極電極； 沈積一絕緣層於熔絲上及閘極電極上；該絕緣層具 有穿經所選擇之絕緣層區域的通孔，以曝露出下面的 熔絲及下面的主動裝置的源極/汲極接觸區； 具有導電材料的一第一金屬化層置於絕緣層上，並 穿經通孔，該導電材料的部份係置於源極/汲極接觸 區的曝露部份上； 一第二絕緣層係置於導電材料上，該第二絕緣材料 具有穿經第二絕緣層的第二通孔，該第二通孔之一係 置於第一通孔之一上方，以曝露出下面的熔絲部份， 而另一個該第二通孔將曝露出底下第二部份的導電材 料； 一塡充材料係置於位在熔絲上的第二通孔之一內， 該塡充材料的底部係與熔絲隔離。 Η如申請專利範圍第15項之積體電路，其中該塡充材料 包含一導電材料。 -16- (請先閱讀背面之注意事項再填寫本頁) · I 1 Ϊ I 1 n I I I ^ I t — ϋ I I i .1 L I I I I ( I _ 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐）
TW088110086A 1998-06-24 1999-06-16 Semiconductor fuse TW432665B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/105,107 US6261937B1 (en) 1998-06-24 1998-06-24 Method for forming a semiconductor fuse

Publications (1)

Publication Number Publication Date
TW432665B true TW432665B (en) 2001-05-01

Family

ID=22304059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088110086A TW432665B (en) 1998-06-24 1999-06-16 Semiconductor fuse

Country Status (7)

Country Link
US (1) US6261937B1 (zh)
EP (1) EP0967638B1 (zh)
JP (1) JP2000040746A (zh)
KR (1) KR100609544B1 (zh)
CN (1) CN1143378C (zh)
DE (1) DE69932472T2 (zh)
TW (1) TW432665B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417991B (zh) * 2007-02-07 2013-12-01 Seiko Instr Inc 半導體裝置及其之製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277674B1 (en) * 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
US6268638B1 (en) * 1999-02-26 2001-07-31 International Business Machines Corporation Metal wire fuse structure with cavity
US6972612B2 (en) * 1999-06-22 2005-12-06 Samsung Electronics Co., Ltd. Semiconductor device with malfunction control circuit and controlling method thereof
US6472253B1 (en) * 1999-11-15 2002-10-29 Vlsi Technology, Inc. Programmable semiconductor device structures and methods for making the same
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
KR100400033B1 (ko) * 2001-02-08 2003-09-29 삼성전자주식회사 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법
US6458691B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Dual inlaid process using an imaging layer to protect via from poisoning
US6589711B1 (en) 2001-04-04 2003-07-08 Advanced Micro Devices, Inc. Dual inlaid process using a bilayer resist
KR100413582B1 (ko) * 2001-06-28 2003-12-31 동부전자 주식회사 반도체소자용 패드레이어/퓨즈레이어의 형성방법
KR100444722B1 (ko) * 2002-04-08 2004-08-16 아남반도체 주식회사 퓨즈 라인 제조 방법
KR100620705B1 (ko) * 2004-12-31 2006-09-13 동부일렉트로닉스 주식회사 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법
KR100621773B1 (ko) * 2005-02-07 2006-09-14 삼성전자주식회사 전기적 퓨즈 회로 및 레이아웃 방법
US7983024B2 (en) * 2007-04-24 2011-07-19 Littelfuse, Inc. Fuse card system for automotive circuit protection
JP2009004565A (ja) * 2007-06-21 2009-01-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
CN102549737B (zh) * 2009-08-27 2014-09-24 松下电器产业株式会社 半导体装置及其制造方法
US8630108B2 (en) 2011-03-31 2014-01-14 International Business Machines Corporation MOSFET fuse and array element
CN103094095B (zh) * 2011-10-28 2015-10-21 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法
US9070687B2 (en) 2013-06-28 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with self-protecting fuse
US10079156B2 (en) * 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833865A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 半導体記憶装置及びその製造方法
JPH02106968A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体集積回路装置及びその形成方法
US5550399A (en) * 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
JPH09153552A (ja) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE19600398C1 (de) * 1996-01-08 1997-03-27 Siemens Ag Schmelzsicherung in einer integrierten Halbleiterschaltung, deren Verwendung in einer Speicherzelle (PROM) sowie Verfahren zu ihrer Herstellung
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
US5989784A (en) * 1998-04-06 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Etch recipe for embedded DRAM passivation with etch stopping layer scheme

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417991B (zh) * 2007-02-07 2013-12-01 Seiko Instr Inc 半導體裝置及其之製造方法

Also Published As

Publication number Publication date
JP2000040746A (ja) 2000-02-08
KR20000006377A (ko) 2000-01-25
EP0967638A3 (en) 2000-11-22
DE69932472D1 (de) 2006-09-07
EP0967638B1 (en) 2006-07-26
EP0967638A2 (en) 1999-12-29
DE69932472T2 (de) 2007-02-15
KR100609544B1 (ko) 2006-08-04
CN1143378C (zh) 2004-03-24
US6261937B1 (en) 2001-07-17
CN1241810A (zh) 2000-01-19

Similar Documents

Publication Publication Date Title
TW432665B (en) Semiconductor fuse
US6611018B2 (en) Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry
KR940012506A (ko) 반도체 장치 및 그 제조방법
US5854119A (en) Robust method of forming a cylinder capacitor for DRAM circuits
KR20000015029A (ko) 반도체 메모리 장치의 콘택 형성 방법
US6716756B2 (en) Method for forming capacitor of semiconductor device
KR100363702B1 (ko) 반도체장치의 스토리지노드 전극용 콘택 플러그 및 그제조 방법
KR100493794B1 (ko) 반도체 장치의 제조 방법
US7074725B2 (en) Method for forming a storage node of a capacitor
JP3230512B2 (ja) Ｃｏｂ構造のｄｒａｍ及びその製造方法
JP2002083881A (ja) 半導体装置及びその製造方法
US20020159316A1 (en) Semiconductor memory cell and method of fabricating a semiconductor memory cell
TW396617B (en) Manufacturing method of memory cell capacitor for dynamic random access memory in semiconductor device
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
US6297121B1 (en) Fabrication method for capacitors in integrated circuits with a self-aligned contact structure
KR100546122B1 (ko) 반도체소자의 캐패시터 형성방법
KR100268911B1 (ko) 반도체소자의 커패시터 및 이의 제조방법
KR100637688B1 (ko) 반도체소자의 캐패시터 형성방법
KR20000065823A (ko) 반도체 메모리 장치의 비트 라인 구조
KR920001175B1 (ko) 반도체 랜덤 액세스 메모리 쎌의 제조방법
KR20000021156A (ko) 반도체 장치의 금속 콘택 형성 방법
KR20010029902A (ko) 반도체 장치 및 제조 방법
KR20040002277A (ko) 반도체소자의 저장전극 형성방법
KR19990061144A (ko) 반도체 소자의 캐패시터 형성방법
KR20010059531A (ko) 디램(ｄｒａｍ) 셀 캐패시터의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees