CN101192604B - 集成电路元件、芯片及其制造方法 - Google Patents

Abstract

一种集成电路芯片的制造方法。此方法包括提供一基底，此基底以一护环区区分为一内部区域与一外部区域。在基底上的内部区域中形成多个电路构件。接着，再于整个基底上形成介电层，并在内部区域的介电层中形成一内连线，同时在外部区域的介电层中形成多个焊垫结构。然后，沿着基底的切割道切割，以形成多个芯片，各芯片的侧边裸露出焊垫结构。

Description

集成电路元件、芯片及其制造方法

技术领域

本发明涉及一种集成电路元件、芯片及其制造方法，尤其涉及一种侧边具有焊垫结构的集成电路元件、芯片及其制造方法。 

背景技术

焊垫是集成电路芯片与封装基板接合的重要桥梁。现有的焊垫是形成在基底的正面上。通常，焊垫是在形成金属内连线中的顶层金属层时同时形成，且在焊垫形成之后，进行封装之前，基底上还会再覆盖一层保护层，以避免水气入侵。因此，焊垫上的保护层必须再去除，以形成焊垫开口，使焊垫裸露出来。 

然而，由于现有的焊垫是形成在基底的正面上的护环区以内的区域中，会占用较多的面积，而造成封装尺寸过大，因此，并不符合轻薄短小的潮流。 

另一方面，若是在形成焊垫开口之后，后续还会在基底上形成其他的构件例如是互补式金属氧化物半导体图像传感器(CIS)的彩色滤光片以及微透镜，则在形成这一些构件的过程中，焊垫将会遭到显影液的腐蚀而产生凹洞(pitting)，而影响其功用。此外，开启焊垫开口也会导致后续图案化滤光片的光致抗蚀剂层涂布均匀度不佳而影响光学特性。 

发明内容

本发明的目的是提供一种集成电路元件、芯片及其制造的方法，其可以节省焊垫所占的面积，缩小封装的尺寸。 

本发明的又一目的是提供一种集成电路元件、芯片及其制造的方法，其可以避免因为焊垫暴露于显影液所产生的凹洞的问题。 

本发明的又一目的是提供一种集成电路元件、芯片及其制造的方法，其可以避免因为开启焊垫开口导致后续步骤中光致抗蚀剂覆盖不均所衍生的光学等问题。 

本发明提供一种集成电路芯片，其包括一基底、位于该基底的正面上的多个电路构件与多个内连线以及位于该基底侧面的多个焊垫，其中各个焊垫包括多层导电层。该多个焊垫用于使该集成电路芯片与其它电子元件形成电连接。 

依照本发明实施例所述，上述各个焊垫还包括多个连接部，连接相邻的该些导电层。连接部的形状包括柱状或层状。 

依照本发明实施例所述，上述连接部的形状为柱状，且为无规则排列或规则排列。有规则排列包括交错排列、并排排列或矩阵排列。 

依照本发明实施例所述，上述连接部的形状为层状且其大小是小于或等于相邻的导电层。 

依照本发明实施例所述，上述连接部的大小相同或不相同。 

本发明又提出一种集成电路元件，其包括一基底，此基底以一护环区区分为一内部区域与一外部区域。基底上有多个电路构件、介电层、第一导电层、第二导电层以及多个介层窗/连接部。介电层覆盖电路构件；而第一导电层与第二导电层位于介电层中且以介层窗/连接部彼此连接。位于内部区域中的部分第一导电层、第二导电层与介层窗/连接部构成一内连线；位于外部区域的部分第一导电层、第二导电层与介层窗/连接部构成多个焊垫结构。该多个焊垫结构用于使该集成电路元件与其它电子元件形成电连接，且该多个焊垫结构暴露在该集成电路元件的侧面。 

依照本发明实施例所述，上述各该焊垫结构的第一导体层与第二导体层自护环区边缘延伸至基底的一切割道区域。 

依照本发明实施例所述，上述各焊垫的介层窗/连接部为无规则排列或有规则排列。有规则排列包括交错排列、并排排列或矩阵排列。 

依照本发明实施例所述，上述各焊垫的介层窗/连接部的大小相同或不相同。 

依照本发明实施例所述，上述各焊垫的介层窗/连接部的大小与内连线的介层窗/连接部的大小相同或不相同。 

本发明又提出一种集成电路芯片的制造方法。首先，提供一基底，基底以一护环区区分为一内部区域与一外部区域。接着，在基底上的内部区域形成多个电路构件。然后，在整个基底上形成一介电层，并在内部区域的介电层中形成一内连线，同时在外部区域的介电层中形成多个第一焊垫结构。之后，沿着基底的多个切割道切割，以形成多个芯片，各芯片的侧边裸露出第一焊垫结构。 

依照本发明实施例所述，上述内连线与第一焊垫结构的形成方法包括在内部区域以及外部区域的介电层中形成多个导电层，并在内部区域以及外部区域的介电层中形成与导电层电性连接的多个介层窗/连接部，其中位于内部区域的导电层与介层窗/连接部构成内连线；而位于外部区域的导电层与介层窗/连接部构成第一焊垫结构。 

依照本发明实施例所述，上述形成介电层、内连线与第一焊垫结构的方法是先在基底上形成介电层。然后，在介电层中形成多个沟渠与多个介层窗开口/开口。之后，在沟渠与介层窗开口/开口中填入一导电材料，以形成导电层与介层窗/连接部。 

依照本发明实施例所述，上述形成内连线与第一焊垫结构的方法是先在基底上形成介电层的一第一部分，然后，在介电层的第一部分上形成导电层。之后，在基底上形成介电层的一第二部分，并于其中形成多个介层窗开口/开口，裸露出部分导电层。其后，在介层窗开口/开口中形成多个导电插塞，以构成介层窗/连接部。 

依照本发明实施例所述，上述第一焊垫结构是从护环区边缘延伸至基底的切割道。 

依照本发明实施例所述，上述的集成电路芯片的制造方法，还包括在形成内连线与第一焊垫结构之后，沿着基底的切割道切割之前，在内部区域形成多个第二焊垫结构。 

本发明的焊垫结构位于芯片的侧边，可以大幅缩小封装所占的面积，有利于产品的小型化。 

本发明的焊垫结构是在切割的时候后才裸露出来，因此，不会有焊垫遭受显影液的腐蚀而产生凹洞的问题，也不会有开启焊垫开口导致后续光致抗蚀剂覆盖不均所衍生的光学问题。 

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。 

附图说明

图1A至1C是依照本发明一实施例所绘示的侧边具有焊垫结构的集成电路芯片的制造方法的流程剖面图； 

图2A是依照本发明实施例所绘示的侧边具有焊垫结构的集成电路芯 片的示意图； 

图2B是依照本发明实施例所绘示的侧边与正面均具有焊垫结构的集成电路芯片的示意图； 

图3A至3C是依照本发明实施例所绘示的侧边具有焊垫结构的集成电路芯片的制造方法的流程剖面图； 

图4A至4B是依照本发明实施例所绘示的侧边具有焊垫结构的集成电路芯片的制造方法的流程剖面图； 

图5A至5K是依照本发明实施例所绘示的数种焊垫结构的剖面示意图。 

主要元件符号说明 

100：基底 

100a：正面 

100b：背面 

102：电路构件 

103：接触窗 

104、106、106a、106b、106c、106d：介电层 

105：介层窗开口/开口 

107：沟渠 

108：保护层 

110a、110b、110c、510a、510b、510c、510d：导电层 

120a、120b：介层窗 

130：内连线 

140a、104b、150、500、502、504、506：焊垫结构 

152：焊垫开口 

160：护环区 

162：内部区域 

164：外部区域 

170：切割区域 

180：芯片 

190：侧边 

520a、520b、520c、530a、530b、530c、540a、540b、540c：连接部 

具体实施方式

图1A至1C是依照本发明实施例所绘示的侧边具有焊垫结构的集成电路芯片的制造方法的流程剖面图。 

请参照图1A，提供一基底100，此基底100例如是一半导体基底，如单晶硅基底或是化合物基底如硅锗化合物，或者是绝缘层上有硅基底(SOI)。此基底100可包括护环区(die seal ring region)160与切割区域170。护环区160以内的区域定义为内部区域162；在护环区160以外的区域定义为外部区域164。首先，在基底100的正面100a上的内部区域162中形成多个电路构件102。电路构件102可以是动态随机存取存储器元件(dynamic randomaccess memory，DRAM)、静态随机存取存储器元件(static random accessmemory，SRAM)、只读存储器元件(read only memory，ROM)或栅极阵列(gatearray)等等。 

接着，请参照图1B，在整个基底100的正面100a上形成介电层104，并在其中形成与电路构件102电性连接的接触窗103。之后，在整个基底100上形成介电层106。介电层104与106的材质例如是氧化硅或是介电常数低于4的低介电常数材料层。介电层104与106中可能包含其他的材料层，例如是衬层、蚀刻终止层或是抗反射层，在此统称为介电层。在形成介电层106的同时，同时在内部区域162以及外部区域164的介电层106中形成导电层110a、110b、110c以及介层窗/连接部120a、120b。此处所述的导电层亦可称之为金属层。内部区域162的介电层106中的导电层110a、110b、110c以及介层窗/连接部120a、120b是作为内连线130；而在外部区域164的介电层106中的导电层110a、110b、110c以及介层窗/连接部120a、120b则是作为焊垫结构140a、140b。 

在一实施例中，焊垫结构140a、140b可以从护环区160延伸至切割道区域170。焊垫结构140a结构中的介层窗120a与120b的大小与形状可以相同或不相同。此外，焊垫结构140b结构中的介层窗120a与120b与焊垫结构140a结构中的介层窗120a与120b的大小与形状可以相同或不相同。导电层110a、110b、110c以及介层窗/连接部120a、120b的材质例如是钨、铜或其合金。 

之后，在基底100上形成保护层108。保护层108例如是氧化硅层、氮 化硅层或其组合。保护层108的形成方法可以采用化学气相沉积法。 

其后，请参照图1C，沿着基底100的多个切割道170切割，例如是自基底100的正面100a上的上表面101切割至基底100的背面100b，或是从基底100的背面100b切割至基底100的正面100a上的上表面101，以形成多个芯片180，使各芯片180侧边190的焊垫结构140a、140b裸露出来。芯片180的示意图如图2A所示。 

请参照图2A，本发明实施例的焊垫结构140a、140b是与内连线同时形成。当基底切割形成芯片180之后，即可使得形成在外部区域的焊垫结构140a、140b裸露出来。也就是说，本发明实施例的焊垫结构140a、140b是形成在芯片180护环区以外，即芯片180的侧边190，与现有形成在基底正面上的护环区以内的情况不同。 

为能进一步增加焊垫的数目，可以再依照现有的方法在基底100正面100a上的护环区以内的内部区域中再形成其他的焊垫。请参照图1B，也就是，在形成内连线130与焊垫结构140a、140b的最上层导电层110时，可以同时在内部区域162中形成焊垫150。在形成保护层108之后，再形成焊垫开口152，使焊垫150裸露出来。芯片180的示意图如图2B所示。 

请参照图2B，焊垫结构150、140a可以分别同时设置在芯片180的正面的上表面101与侧面190，使焊垫的数目增加。 

上述的焊垫结构140a、140b以及内连线130的形成方法可以采用传统的方式来形成，如图3A至3C所示，也可以采用双重金属镶嵌技术来形成，如图4A至4B所示，或者是同时采用前述两种方式。兹详细说明如后。 

请参照图3A，在基底100上形成电路构件102、介电层104以及接触窗103之后，先在基底100上形成导电层110a。导电层110a的形成方法可以利用化学沉积法在基底100上形成金属材料层，然后，藉由光刻、蚀刻工艺将金属材料层图案化。接着，在基底100上形成介电层106的第一部分106a。之后，以光刻、蚀刻技术在介电层106a之中形成介层窗开口/开口105。 

其后，请参照图3B，在介层窗开口/开口105中形成金属插塞，形成介层窗120a。之后，在介电层106a上形成导电层110b。 

然后，请参照图3C，依照上述方法形成介电层106的第二部分106b、介层窗120b以及导体层110c，完成焊垫结构140a、140b以及内连线130 的制作。 

请参照图4A，在基底100上形成集成电路构件102、介电层104以及接触窗103之后，先在基底100上形成导电层110a。导电层110a的形成方法可以利用化学沉积法在基底100上形成金属材料层，然后，藉由光刻、蚀刻工艺将金属材料层图案化以形成之。接着，在基底100上形成介电层106的第一部分106c。然后，藉由光刻与蚀刻技术在介电层106c中形成沟渠107与介层窗开口/开口105。 

之后，请参照图4B，在沟渠107与介层窗开口/开口105之中填入导电材料。例如可以采用化学气相沉积法在基底100上形成导电材料(未绘示)，以覆盖介电层106c并填满沟渠107与介层窗开口/开口105。之后，藉由化学机械抛光法或是回蚀刻法，去除多余的导电材料。留在沟渠107之中的导电材料作为导电层110b；留在介层窗开口/开口105之中的导电材料作为介层窗120a。其后，依照上述方法形成介电层106的第二部分106d、介层窗120b以及导体层110c，完成焊垫结构140a、140b以及内连线130的制作。 

上述的制造方法中，在完成焊垫结构140a、140b以及内连线130的制作之后，在进行切割之前，可以依照需要在保护层108上方再形成其他的构件。例如，但并不以此为限，当应用在制造互补式金属氧化物半导体图像传感器时，在焊垫结构140a、140b以及内连线130的制作完成之后，再形成滤光片以及微透镜(未绘示)，其后再进行切割。由于侧边的焊垫结构140a、140b是在滤光片以及微透镜形成之后才裸露出来，因此，不会遭受显影液或蚀刻液的破坏。 

本发明的焊垫结构的各部分的大小、形状等可以依照实际的需要来加以改变，以下举数个实例来说明之，然，并不以此为限。 

图5A～5K是依照本发明实施例所绘示的数种焊垫结构的剖面示意图。 

请参照图5A与5B，本发明的焊垫结构500包括数层的导电层510a、510b、510c、510d。这一些导电层510a、510b、510c、510d的大小和形状可以相同，如图5A所示，或是不相同，如图5B所示。在以下的实例中，是以大小和形状相同的导电层510a、510b、510c、510d来说明之，然，本发明亦可涵盖大小和形状不相同的导电层。 

本发明的焊垫结构500，除了导电层510a、510b、510c、510d之外，还可包括多个连接相邻两层导电层的连接部，这一些连接部可以是柱状或 是层状。 

请参照图5C～5G，本发明实施例的焊垫结构502的连接部520a、520b、520c的形状可以呈柱状，其如同内连线的介层窗。连接部520a、520b、520c可以是规则排列，如图5C～5F，或是无规则排列，如图5G。在图5C、5D中，连接部520a、520b、520c是呈并排排列；在图5E中，连接部520a、520b、520c是呈矩阵排列；在图5F中，连接部520a、520b、520c是呈交错排列。连接部520a、520b、520c的大小可以相同，如图5C，也可以不相同如图5D。在图5D中，同一层的连接部520c的大小和形状可以不相同；不同层的连接部520b和520c的大小和形状也可以不相同。值得一提的是，当连接部520a、520b、520c为柱状时，其大小可以与内连线中的介层窗的大小相同，或是不相同。 

请参照图5H～5J，本发明实施例的焊垫结构504的连接部530a、530b、530c的形状可以呈层状。连接部530a、530b、530c的大小与形状可以与导电层510a、510b、510c、510d相同，如图5H所示；或是不相同，如图5I所示；也可以是一部分的连接部530a、530c的大小与形状与导电层510a、510b、510c、510d相同，而另一部分连接部530b的大小与形状与导电层510a、510b、510c、510d不相同，如图5J。 

请参照图5K，本发明实施例的焊垫结构506的连接部也可以同时存在柱状部分540b和层状部分540a、540c。 

在上述的焊垫结构中，导电层与连接部之间的间隙可填充介电层，如氧化硅或低介电常数材料。 

本发明的焊垫结构除了设置在芯片的侧边之外，还可以设置在芯片的正面，因此，在芯片进行封装时，可以依照需要采用侧边-侧边封装或是侧边-正面封装。 

本发明的焊垫结构位于芯片的侧边，在进行绕线时可以将金属线连接到芯片侧边较近的焊垫，故可减少绕线的长度并且可以大幅缩小封装所占的面积，有利于产品的小型化。而且，焊垫结构是在切割的时候后才裸露出来，因此，焊垫结构不会有现有因为开启焊垫开口导致焊垫遭受显影液的腐蚀而产生凹洞的问题。此外，由于本发明不需要额外的步骤去形成焊垫开口，因此，不会有现有因为开启焊垫开口而导致后续步骤中光致抗蚀剂覆盖不均所导致的甩痕等问题，故可以改善光学特性。 

Claims (17)

1.一种集成电路芯片，包括：

基底，该基底包括正面、背面，其中该背面与该正面相对应；

多个电路构件与多个内连线位于该基底的正面上；以及

多个焊垫，包括多层导电层和连接相邻的该些导电层的多个连接部，该多个焊垫用于使该集成电路芯片与其它电子元件形成电连接，且该多个焊垫至少位于该基底的一侧面，该侧面是由该正面的上表面延伸至该背面。

2.如权利要求1所述的集成电路芯片，其中该些连接部的形状包括柱状或层状。

3.如权利要求2所述的集成电路芯片，其中该些连接部的形状为柱状，且为无规则排列或规则排列。

4.如权利要求3所述的集成电路芯片，其中该有规则排列包括交错排列、并排排列或矩阵排列。

5.如权利要求2所述的集成电路芯片，其中该些连接部的形状为层状且其大小是小于或等于相邻的该些导电层。

6.如权利要求1所述的集成电路芯片，其中该些连接部的大小相同或不相同。

7.一种集成电路元件，包括：

基底，以护环区区分为内部区域与外部区域；

多个电路构件，位于该内部区域的该基底上；

介电层，覆盖于整个基底上；

第一导电层，位于该介电层中；

第二导电层，位于该介电层中；

多个连接部，位于该介电层中，电性连接该第一导电层与该第二导电层，

其中：

位于该内部区域的部分该第一导电层、该第二导电层与该些连接部构成内连线；以及

位于该外部区域的部分该第一导电层、该第二导电层与该些连接部构成多个焊垫结构，该多个焊垫结构用于使该集成电路元件与其它电子元件形成电连接，且该多个焊垫结构暴露在该集成电路元件的侧面。

8.如权利要求7所述的集成电路元件，其中各该焊垫结构的该第一导电层与该第二导电层自该护环区延伸至该基底的切割道区域。

9.如权利要求7所述的集成电路元件，其中各该焊垫结构的该些连接部为无规则排列或有规则排列。

10.如权利要求9所述的集成电路元件，其中该有规则排列包括交错排列、并排排列或矩阵排列。

11.如权利要求7所述的集成电路元件，其中各该焊垫结构的该些连接部的大小相同或不相同。

12.如权利要求7所述的集成电路元件，其中各该焊垫结构的该些连接部的大小与该内连线的该些连接部的大小相同或不相同。

13.一种集成电路芯片的制造方法，包括：

提供基底，该基底以护环区区分为内部区域与外部区域；

在该基底上的该内部区域中形成多个电路构件；

在整个基底上形成介电层，并在该内部区域的该介电层中形成内连线，同时在该外部区域的该介电层中形成多个第一焊垫结构；以及

沿着该基底的多个切割道切割，以形成多个芯片，各该芯片的侧边裸露出该些第一焊垫结构，

其中该内连线与该些第一焊垫结构的形成方法包括：

在该内部区域以及该外部区域的该介电层中形成多个导电层；

在该内部区域以及该外部区域的该介电层中形成与该些导电层电性连接的多个连接部，

其中：

位于该内部区域的部分该些导电层与该些连接部构成该内连线；以及

位于该外部区域的部分该些导电层与该些连接部构成该些第一焊垫结构。

14.如权利要求13所述的集成电路芯片的制造方法，其中形成该介电层、该内连线与该些第一焊垫结构的方法包括：

在该基底上形成该介电层；

在该介电层中形成多个沟渠与多个开口；以及

在该些沟渠与该些开口中填入导电材料，以形成该些导电层与该些连接部。

15.如权利要求13所述的集成电路芯片的制造方法，其中形成该内连线与该些第一焊垫结构的方法包括：

在该基底上形成该介电层的第一部分；

在该介电层的该第一部分上形成该些导电层；

在该基底上形成该介电层的第二部分；

在该介电层的该第二部分中形成多个开口，裸露出部分该些导电层；以及

在该介层窗开口/开口中形成多个导电插塞，以构成该些连接部。

16.如权利要求13所述的集成电路芯片的制造方法，其中该些第一焊垫结构从该护环区延伸至该基底的该些切割道。

17.如权利要求13所述的集成电路芯片的制造方法，还包括在形成该内连线与该些第一焊垫结构之后，沿着该基底的该些切割道切割之前，在该内部区域形成多个第二焊垫结构。

Images