CN1241067A - 脉冲宽度改变器以及其中所用的方法 - Google Patents

Abstract

用于产生与输入脉冲信号(PLS10)脉冲宽度不同的输出脉冲信号(PLS11)的脉冲宽度改变器,该改变器产生与输入脉冲信号同步且宽度比其窄的第一控制脉冲信号(CTL1),此后与第一控制脉冲信号同步地产生脉冲宽度比输入脉冲信号长的第二控制脉冲信号(CTL2/CTL3),最后,确定脉冲长度与第二控制脉冲信号相同的预输出脉冲信号(PLS13)的脉冲长度,从而当输入脉冲信号具有超高频时保持输出信号的脉冲长度为常量。

Description

脉冲宽度改变器以及其中所用的方法

本发明涉及一种脉冲宽度改变器，特别涉及一种用于产生脉冲宽度比输入脉冲信号的脉冲宽度长的输出脉冲信号的脉冲宽度改变器，以及用于该改变器中的方法。

高频信号被用于电子系统中，并且系统部件要求对该高频输入信号作出响应。如果一系统部件几乎不对高频输入信号作出响应，则该低速系统部件需要一个脉冲宽度改变器，而不破坏其中所加载的信息。

图1示出现有的脉冲宽度改变器。该现有脉冲宽度改变器包括反相器1/2/3、“与非”门4/5和一延迟电路6。输入脉冲信号PLS1被输入到反相器1的输入节点中，并且反相器1放大该输入脉冲信号PLS1。输入脉冲信号PLS1为高频小振幅的信号，而反相器1增加该脉冲信号PLS1的振幅。一差分放大器被用作为该反相器1。反相器的输出节点1a连接到“与非”门4的一个输入节点，并且另一个“与非”门5的输出节点5a连接到“与非”门4的另一个输入节点。

该“与非”门4的输出节点4a被分为三条信号线，这三条信号线分别连接到延迟电路的输入节点、“与非”门5的一个输入节点以及反相器2的输入节点。反相器2/3形成输出电路。输出电路2/3放大来自“与非”门4的信号，并且对该信号的波形进行整形。一个良好的输出脉冲信号PLS2从反相器3的输出节点3a输出，输出脉冲信号PLS2在适用于MOS(金属氧化物半导体)场效应晶体管的电势范围内改变该电平。

延迟电路6由一系列反相器6a来实现。奇数个反相器6a相串联，并插入“与非”门4的输出节点4a和“与非”门5的另一个输入节点之间。因此，延迟电路6和“与非”门5形成到“与非”门4的输入节点的反馈回路。

现有的脉冲宽度改变器被设计为把输入脉冲信号PLS1的脉冲宽度T1/T6变为输出脉冲信号PLS2的脉冲宽度T3/T8(参见图2)。即使输入脉冲信号PLS1在数值X1下改变脉冲宽度T1，现有的脉冲宽度改变器也被设计为使输出脉冲信号PLS2的脉冲宽度T3保持为常量(参见图3)。但是，现有的脉冲宽度改变器与超过数值X1的脉冲宽度T1成比例地改变脉冲宽度T3。

参见图2，下面具体描述现有的脉冲宽度改变器的电路运作方式。假设延迟时间T3为根据输入脉冲信号PLS1而适当调整。换句话说，输入脉冲信号PLS1的脉冲宽度T1/T6和脉冲周期T9/T10与延迟时间相适应。

输入脉冲信号PLS1在时刻t1从低电平变为高电平，并且反相器1把输出节点1a从高电平变为低电平。在低电平的输出节点1a时“与非”门4进入无效状态，并且，“与非”门4在时刻t2把输出节点4a变为高电平，而不论在输出节点5a处的电平为何值。在输出节点4a处的电平被两次反相，并且输出电路2/3在时刻t3把输入脉冲信号PLS2变为高电平，并且在输入脉冲信号PLS1的上升沿与输入脉冲信号PLS2的上升沿之间引入时间延迟T2。

当“与非”门4把输出节点变为高电平时，延迟电路6开始测量该延迟时间T3。但是，延迟电路6把输出节点6a保持为高电平直到延迟时间T3结束。“与非”门4直接把高电平从输出节点4a提供给“与非”门5的另一个输入节点，并且“与非”门5把输出节点5a从高电平变为低电平。

输入脉冲信号PLS1具有脉冲宽度T1。尽管输入脉冲信号PLS1被在时刻t4变为低电平，相应地，反相器1把输出节点1a变为高电平，“与非”门5把低电平提供给“与非”门4。即使在时刻t4之后，处于低电平的输出节点5a也强制“与非”门4使输出节点4a保持为高电平。

延迟时间T4在时刻t5结束，并且延迟电路6把输出节点6b变为低电平。然后，“与非”门5把输出节点5a变为高电平，并且，处于高电平的输出节点5a在时刻t6使“与非”门4把输出节点4a变为低电平。输出电路2/3在时刻t7把输出脉冲信号PLS2变为低电平。因此，输出脉冲信号PLS2具有脉冲宽度T3，即，从时刻t3到时刻t7。脉冲宽度T3由延迟时间T4所确定，它比输入脉冲信号PLS1的脉冲宽度更长。输入脉冲信号PLS1在时刻t8再次上升，并且脉冲周期T9为从时刻t1到时刻t8。

下一个脉冲周期T10从时刻t8开始。尽管在脉冲周期T4的顺序L2基本上类似于上述顺序L1，但是延迟电路6以不同时序改变输出节点6b。如上文所述“与非”门4在时刻t6把输出节点4a变为低电平。延迟电路6把该低电平向输出节点6b传输，并且该低电平在时刻t11到达最后的反相器6a。换句话说，延迟电路6把延迟时间T5引入从输出节点4a到最后的反相器6a的传播中，并且输出节点6b在时刻t11变为高电平。“与非”门4在时刻t11之前的时刻t9把输出节点4a变为高电平，并且延迟电路6开始把高电平向输出节点6b传播。换句话说，延迟电路6在时刻t9与时刻t11之间的时间间隔内传播低电平和高电平。因此，延迟电路6在时刻t11把输出节点6b变为高电平，相应地，“与非”门5把输出节点5a变为低电平，如L3所示。处于低电平的输出节点5a使得“与非”门4把输出节点4a保持在高电平，而不管在输出节点1a处的电势如何。

脉冲宽度T6为从时刻t8到时刻t12，并且输入脉冲信号PLS1在时刻t12下降。相应地，反相器1把输出节点1a变为高电平。但是，由于输出节点5a处于低电平，“与非”门4把输出节点4a保持为高电平，并且输出电路2/3把输出脉冲信号PLS2保持为高电平。

在输出节点4a上的的高电平通过延迟电路6传播，并在时刻t13到达最后的反相器6a。最后的反相器6a在时刻t13把输出节点6b变为低电平，并且“与非”门5把输出节点5a变为高电平。结果，“与非”门4把输出节点4a变为低电平，相应地，输出电路2/3在时刻t14把输出脉冲信号PLS2变为低电平。因此，该输出脉冲信号PLS2从时刻t10到时刻t14处于高电平，并且脉冲宽度T8如图所示。

现有的脉冲宽度改变器延长该脉冲宽度，并由具有短脉冲宽度的输入脉冲信号PLS1产生具有长脉冲宽度的输出脉冲信号PLS2，只要输入脉冲信号PLS1具有适应于由延迟电路6所引入的脉冲宽度和脉冲周期。如果输入脉冲信号PLS1的脉冲宽度T11/T16和脉冲周期T19/T20相对于延迟时间T14/T15来说都太短，则该现有脉冲宽度改变器就会遇到这样的问题，即，输出电路2/3在输出脉冲信号PLS2中产生一个如图3所示的短脉冲。如果延迟时间T14/T15相对于脉冲宽度T11/T16和脉冲周期T19/T20来说太长的话也会发生相同的问题。

现有的脉冲宽度改变器在脉冲周期T19中通过与顺序L1相同的顺序L11在脉冲周期T19中使输出脉冲信号PLS2具有脉冲宽度T13，并且该脉冲宽度T13与所设计的数值相同。但是，现有的脉冲宽度改变器在脉冲周期T20中产生具有比设计数值更短的脉冲宽度的输出脉冲信号PLS2。该短脉冲宽度T18的产生是由于输入脉冲信号PLS1的下降沿比延迟时间T15的结束时间早而造成的，如下文所述。

在顺序L11完成之后，“与非”门4在时刻t20把输出节点4a变为低电平，并且延迟电路6开始把该低电平向最后的反相器6a传输。该低电平在时刻t25到达最后的反相器6a，并且最后的反相器6a把该输出节点6b变为高电平。当延迟电路6把低电平传播到最后的反相器6a时，输出节点6b保持为低电平，并且，“与非”门5把输出节点5a固定为高电平。

在这种情况下，输入脉冲信号PLS1在时刻t23下降，并且相应地，反相器1把输出节点1a变为高电平。“与非”门4被启动，并且使输出节点5a处于高电平，而“与非”门4把输出节点4a变为低电平。结果，输出电路2/3把输出脉冲信号PLS2变为低电平，并且脉冲宽度T18变得比脉冲宽度T14更短。

延迟时间T14/T15由该系列反相器6a所确定，并且不可改变。因此，在极短的输出脉冲情况下，短脉冲宽度T18是在现有的脉冲宽度改变器中所固有的。当延迟时间T14/T15太长时，现有的脉冲宽度改变器也产生一个短输出脉冲。

因此，现有的脉冲宽度改变器可以响应低频输出脉冲信号，但是不能响应超高频输出脉冲信号。

本发明人对关于能够保持输出脉冲长为常量的脉冲宽度改变器的已出版文献进行检索，并发现已审查日本专利特开平3-8037和未审查日本专利特开平4-358397和8-180677这几篇文献。

已审查日本专利特开平3-8037公开了一种脉冲发生电路。一地址信号和其互补地址信号被提供给所公开的脉冲发生电路，并且该脉冲发生电路响应地址信号和其反相信号以产生一内部脉冲信号。该脉冲发生电路包括两对输出“与非”门和一个输出“与非”门，以及连接这两对输入“与非”门之间的可复位延迟电路。当该地址改变太早发生时，输入“与非”门使该可复位延迟电路复位，并保持输出脉冲信号为低电平。现有的脉冲发生电路的目的是只在输入地址信号反常地改变其地址时，延长该输出脉冲。

日本专利特开平4-358397中公开一种包含于一半导体存储器件中的写入脉冲发生器。现有的写入脉冲发生器包括一边缘触发型寄存器和一连接于该边缘触发型寄存器的复位端和输出节点之间的延迟电路。该边缘触发寄存器响应输入时钟信号以产生一写入时钟信号，并且该写入时钟信号在脉冲宽度期间为常量，而无论输入时钟信号的脉冲宽度如何。

日本专利特开平8-180677中公开了一种包含于同步动态随机存取存储器件中的时钟输入电路。现有的时钟输入电路由一单冲脉冲发生器而实现，并且一输入时钟信号触发该单冲脉冲发生器。即使输入时钟在一短时间内发生异常改变，该单冲脉冲发生器保持脉冲宽度为常量。

上述现有脉冲发生电路保持输出脉冲信号的脉冲宽度为常量，而不管输出脉冲信号的异常波动如何。但是，它不可能响应超高频输入时钟信号。

因此，本发明的一个重要目的是提供一种脉冲宽度改变器，它响应超高频输入时钟信号以保持输出脉冲信号的脉冲宽度为常量。

本发明的另一个重要目的是提供一种用于在该脉冲宽度改变器中改变脉冲宽度的方法。

本发明人考虑到在现有技术中所存在的问题，并注意到延迟电路6在输出节点4a的电势改变时引入延迟时间T14/T15。这意味着，延迟电路6的功能独立于输入脉冲信号PLS1。换句话说，该延迟电路6与在“与非”门4的输出节点处的电势改变同步，但是不与输入脉冲信号PLS1同步。在这种情况下，如果输入脉冲信号PLS1具有超高频，则延迟时间延伸到两个脉冲周期T19/T20，并且输入脉冲信号PLS1在时刻t13的下降沿变为比延迟时间T15的结束时刻早。

为了实现这一目的，本发明提出可以使延迟电路与输入脉冲信号同步。

根据本发明的一个方面，在此提供一种用于产生脉冲宽度不同于输入脉冲信号的输出脉冲信号的脉冲宽度改变器，它包括：一个输入电路，其被提供输入脉冲信号并产生与该输入脉冲同步的第一内部脉冲信号；一输出电路，其被提供一个脉冲宽度与输入脉冲信号不同的预输出信号，并产生与该预输出脉冲信号同步的输出脉冲信号；以及一个脉冲宽度调整电路，其连接于输入电路和输出电路之间，并响应用于产生用于确定初始输出信号的脉冲宽度的控制信号的第一内部脉冲信号开始一控制顺序。

根据本发明的另一个方面，在此提供一种用于改变基本上同时产生的输入脉冲信号与输出脉冲信号之间的脉冲宽度的方法，它包括步骤：a)检测在输入脉冲信号的波形中重复的第一时序；b)在约等于用于确定控制信号的脉冲宽度的第一时序的第二时序处开始计数比输入脉冲信号的脉冲宽度更长的第一延迟时间；c)当第一延迟时间结束后，在第三时序中结束控制信号的脉冲宽度；以及d)在约等于第三时序的第四时序处结束输出脉冲信号的脉冲宽度。

在下面结合附图的描述中，该脉冲宽度改变器和其方法的特点和优点将变得更加易于理解，其中附图说明如下：

图1为示出现有的脉冲宽度改变器的电路结构的电路图；

图2为示出在现有的脉冲宽度改变器中所观测到的信号波形的波形图；

图3为示出输入脉冲信号的脉冲宽度与输出脉冲信号的脉冲宽度之间的关系的示意图；

图4为示出现有的脉冲宽度改变器响应高频输入脉冲信号的信号波形的波形图；

图5为示出根据本发明的脉冲宽度改变器的电路结构的电路图；

图6为示出在该脉冲宽度改变器中所观测到的信号波形的波形图。

如图5所示，体现本发明的脉冲宽度改变器大体上包括一输入电路10、一输出电路11和一连接于输入电路10和输出电路11之间的脉冲宽度调整电路12。一超高频输入脉冲信号PLS10被提供给输入电路10。输入电路10放大该高频输入脉冲信号PLS10，并把一反相的脉冲信号PLS12提供给脉冲宽度调整电路12。该脉冲宽度调整电路12产生一个脉冲宽度比反相脉冲信号PLS12和超高频输入脉冲信号PLS10更长的预输出脉冲信号PLS13，并保持该预输出脉冲信号PLS13的脉冲宽度为常量。脉冲宽度调整电路12与输入脉冲信号PLS10同步，并引入如下文所述比由制造商所保证的最小脉冲宽度更短的延迟时间。结果，该预输出脉冲信号PLS13具有恒定的脉冲宽度。输出电路11从该预输出脉冲信号PLS13产生输出脉冲信号PLS11。

尽管输入电路10放大超高频输入脉冲信号PLS10，但是输入电路的功能可简单地由反相器10a所实现，并且反相脉冲信号PLS12出现在反相器10a的输出节点处。在本例中，反相器10a由一差分放大器而实现，该放大器可响应超高频输入脉冲信号PLS10。

输出电路11包括一系列反相器11a/11b。反相器11a对预输出脉冲信号PLS13的波形进行整形，并且另一个反相器11b用输出脉冲信号PLS11驱动输出信号线13。输出脉冲信号PLS11在适用于金属绝缘半导体型场效应晶体管的范围内改变其电势。

脉冲宽度调整电路12基本上可以分为四个部分12a、12b、12c和12d，即，脉冲宽度压缩器12a、第一级脉冲宽度扩展器12b、第二级脉冲宽度扩展器12c和一脉冲宽度调节器12d。脉冲宽度压缩器12a和脉冲宽度扩展器12b/12c相串联，并与一输入反相器12e一同形成在输入电路10和脉冲宽度调节器12d之间的控制环路，该输入反相器12e也包含于脉冲宽度调整电路12中。反相器12e对反相脉冲信号PLS12的波形进行整形。

反相脉冲信号PLS12被提供给输入反相器12e，并且输入反相器12e把一脉冲信号PLS14提供给脉冲宽度压缩器12a。脉冲宽度压缩器12a从反相脉冲信号PLS12产生第一控制脉冲信号CTL1。尽管第一控制脉冲信号CTL1的脉冲周期约等于脉冲信号PLS14、反相脉冲信号PLS12和输入脉冲信号PLS10的脉冲周期，但是，第一控制脉冲信号CTL1的脉冲宽度比脉冲信号PLS14和输入脉冲信号PLS10的脉冲宽度短。控制脉冲信号CTL1被提供给第一脉冲宽度扩展器12b，并且该第一级脉冲宽度扩展器12b从第一控制脉冲信号CTL1产生第二控制脉冲信号CTL2。第二控制脉冲信号CTL2的脉冲宽度比第一控制脉冲信号CTL1的脉冲宽度长。第二控制脉冲信号CTL2被提供给第二级脉冲宽度扩展器12c，并且第二级脉冲宽度扩展器12c从第二控制脉冲信号CTL2产生第二控制脉冲信号CTL3。第三控制脉冲信号CTL3的脉冲宽度比第二控制脉冲信号CTL2长，并且比输入脉冲信号PLS10长。第三控制脉冲信号CTL3被提供给脉冲宽度调节器12d，并且脉冲宽度调节器12d从反相脉冲信号PLS12和第三控制脉冲信号CTL3产生间断脉冲信号PLS13。因此，脉冲宽度压缩器12a和脉冲宽度扩展器12b/12c从输入脉冲信号PLS10的反相信号PLS12直接产生第三控制信号CTL3。换句话说，反相脉冲信号PLS12和输入脉冲信号PLS10直接确定脉冲宽度调节的起点和终点。

脉冲宽度压缩器12a包括一系列反相器12f、“与非”门12g和反相器12h。一系列反相器12f在脉冲信号PLS14的电势改变和脉冲信号PLS14到达最终的反相器12f之间引入预定的延迟时间，并作为一延迟电路。反相器12f的数目为奇数，该奇数是根据所需的延迟时间来确定的。脉冲信号PLS14被直接提供给“与非”门12g的一个输入节点，并且通过一系列反相器12f提供给“与非”门12g的其它输入节点。由反相器12f引入的延迟时间在下文中称为“第一延迟时间”。

假设脉冲信号PLS14处于低电平。最终的反相器12f把高电平提供给“与非”门12g，并且“与非”门12g产生高电平。因此，反相器12h是控制脉冲信号CTL1保持为低电平。当脉冲信号PLS14变为高电平时，“与非”门12g把其输出节点变为低电平，并且反相器12h把控制脉冲信号CTL1变为高电平。一系列反相器12f开始把高电平向最终的反相器12f传输，并且该高电平在第一延迟时间结束时到达最终的反相器12f。然后，最终反相器12f把其输出节点变为低电平，并且，“与非”门12g把其输出节点变为高电平。因此，反相器12f是控制脉冲信号CTL1恢复到低电平。这样，控制脉冲信号CTL1的脉冲宽度约等于由一系列反相器12f所引入的第一延迟时间，并且，控制脉冲信号CTL1的脉冲上升沿由脉冲信号PLS14所确定，响应地，也由输入脉冲信号PLS10所确定。

脉冲宽度扩展器12b/12c在电路结构上相互类似，只是作为延迟电路的反相器的数目不同。脉冲宽度扩展器12b包括一系列反相器12j、一“或非”门12k和一反相器12m，反相器12j的数目是大于第一奇数的一个偶数。反相器12j的数目在下文称为“第一偶数”，由反相器12j所引入的延迟时间称为“第二延迟时间”。第一偶数是根据所需的第二延迟时间而确定的，并且，该延迟时间决定第二控制脉冲信号CTL2的脉冲宽度。第二控制信号CTL2的脉冲宽度等于第一和第二延迟时间之和。第一偶数小于该奇数，并且，第二延迟时间比第一延迟时间短。

延迟宽度扩展器12b的运作方式如下。当输入脉冲信号PLS10以及脉冲信号PLS14和第一控制脉冲信号CTL1保持在低电平，则最终反相器12j把低电平提供给“或非”门12k，并且“或非”门12k在其输出节点产生高电平。反相器12m使第二控制脉冲信号CTL2保持在低电平。当输入脉冲信号PLS10和脉冲信号PLS14变为高电平，则脉冲宽度扩展器12a使第一控制脉冲信号CTL1上升，并且“或非”门12k把其输出节点变为低电平。然后，反相器12m把第二控制脉冲信号CTL2变为高电平。当一系列反相器12j把高电平向“或非”门12k的输入节点传输时，反相器12m使第二控制脉冲信号CTL2保持为高电平。当该高电平到达“或非”门12k的输入节点时，控制脉冲信号CTL1仍然处于高电平，并且，“或非”门12k使其输出节点保持为低电平。因此，即使在控制脉冲信号CTL1恢复到低电平后，“或非”门12k使其输出节点保持为低电平，并且第二控制脉冲信号CTL2保持在高电平。当第二延迟时间在第一控制脉冲信号CTL1恢复到低电平之后结束，“或非”门12k的两个输入节点都处于低电平，并且，反相器12m把第二控制脉冲信号CTL2变为低电平。

类似地，脉冲宽度扩展12c包括一系列反相器12n，一“或非”门12p和一反相器12q，反相器12n的数目是小于第一偶数相应地小于该奇数的一个偶数。反相器12n的数目在下文称为“第二偶数”，并且该系列反相器12n所引入的第三延迟时间比第二延迟时间短。控制信号CTL3的脉冲宽度等于第一、第二和第三延迟时间之和。

当第二控制脉冲信号CTL2保持在低电平时，最终反相器12n把低电平提供给“或非”门12p，并且“或非”门12p在其输出节点产生高电平。反相器12q使第三控制脉冲信号CTL3保持在低电平。当脉冲宽度扩展器12b使第二控制脉冲信号CTL2上升时，并且“或非”门12p把其输出节点变为低电平。然后，反相器12q把第三控制脉冲信号CTL3变为高电平。当该系列反相器12n把高电平向“或非”门12p的输入节点传输时，反相器12q使第三控制脉冲信号CTL3保持为高电平。当该高电平到达“或非”门12p的输入节点时，第二控制脉冲信号CTL2仍然处于高电平，并且，“或非”门12p使其输出节点保持为低电平。因此，即使在第二控制脉冲信号CTL2恢复到低电平后，“或非”门12p使其输出节点保持为低电平，并且第三控制脉冲信号CTL3保持在高电平。当第三延迟时间在第二控制脉冲信号CTL2恢复到低电平之后结束时，“或非”门12p的两个输入节点都处于低电平，并且，反相器12q把第三控制脉冲信号CTL3变为低电平。

第一延迟时间被设等于或小于由制造商所保证的最短脉冲宽度。因此，第一控制脉冲信号CTL1的脉冲宽度与制造商所保证的最小脉冲宽度相等，并且该脉冲宽度被通过脉冲宽度扩展器12b/12c而延长。脉冲宽度压缩器12a与信号PLS14和输入脉冲信号PLS10的脉冲上升沿同步地改变第一控制脉冲信号CTL1，并且第一延迟时间比最小脉冲宽度短。因此，在第一延迟时间结束之前输入脉冲信号PLS10不会上升，并且控制脉冲信号CTL1在该脉冲宽度保持不变。第二控制脉冲信号CTL2根据第一控制脉冲信号CTL1而延长，并且第三控制脉冲信号CTL3根据第二控制脉冲信号CTL2而延长。因此，控制脉冲信号CTL1/CTL2/CTL3分别具有恒定的脉冲宽度。

脉冲宽度调节器12包括连接到脉冲宽度扩展器12c的反相器12r和具有连接到反相器12r和10a的输入节点的“与非”门12s。反相器12r使第三控制脉冲信号CTL3反向并把反相的脉冲信号CTL4提供“与非”门12s。当反相脉冲信号CTL4处于高电平时，“与非”门12s被开启，并且，使该反相信号PLS12反相以产生该预输出信号PLS13。但是，当反相脉冲信号CTL4处于低电平时，“与非”门12s产生高电平，而不管该反相脉冲信号PLS12的电势如何。

根据本发明的脉冲宽度改变器按如下方式运作。图6示出基本脉冲信号PLS10/PLS12/CTL1/CTL2/CTL3/CTL4/PLS11的波形。输入脉冲信号PLS10周期性地在时刻t31和时刻t41上升，并在时刻t37和时刻t41下降。在时刻t31/t40与时刻t40/t42之间的时间长度为输入脉冲PLS10的脉冲周期T29/T30，并且，脉冲宽度T21/T26等于时刻t31/t40与时刻t37/t41之间的时间长度。

当输入脉冲信号PLS10上升时，反相器把该反相脉冲信号PLS12变为低电平，并且反相器12e把该脉冲信号PLS14变为高电平。因此，脉冲信号PLS14被认为基本上与输入脉冲信号PLS10同相。

脉冲宽度压缩器12a响应信号PLS14在时刻t32改变控制脉冲信号CTL1，脉冲宽度扩展器12b响应第一控制脉冲信号CTL1在约等于时刻t32的时刻改变第二控制脉冲信号CTL2，脉冲宽度扩展器12c响应第二控制脉冲信号CTL2，在时刻t33改变第三控制脉冲信号CTL3，并且，反相器12r响应第三控制脉冲信号CTL3在约等于时刻t33的时刻产生反相脉冲信号CTL4。时刻t32至时刻t33之间的时间间隔极其短。因此，如输入脉冲信号PLS20启动反相脉冲信号CTL4的产生。

脉冲宽度压缩器12a把第一延迟时间引入反相脉冲信号PLS14的传输中，并在时刻t35把第一控制信号CTL1恢复为低电平。第一控制脉冲信号CTL1具有从时刻t32至时刻t35之间的脉冲宽度T31，并且，第一脉冲宽度等于由制造商所保证的最小脉冲宽度。因此，第一控制脉冲信号CTL1的脉冲宽度为常量，并且，不会被缩短。

脉冲宽度扩展器12b在第一控制脉冲信号CTL1的传输中引入第二延迟时间，并且在时刻t35把第二控制脉冲信号CTL2恢复为低电平，第二控制脉冲信号CTL2具有从时刻t32至时刻t36的脉冲宽度T32并且脉冲宽度T32比第一控制脉冲信号CTL1长，并且比脉冲宽度T21短。

脉冲宽度扩展器12c在第二控制脉冲信号CTL2的传输中引入第三延迟时间，并且在时刻t38把第三控制脉冲信号CTL3恢复为低电平。第三控制脉冲信号CTL3具有从时刻t33至时刻t38的脉冲宽度T33，并且脉冲宽度T33不但比第一和第二控制脉冲信号CTL1/CTL2的脉冲宽度T31/T32长，而且比输入脉冲信号PLS10的脉冲宽度T21长。

反相器从控制脉冲信号CTL3产生反相信号CTL4，并把反相信号CTL4提供给“与非”门12s。如上文所述，反相信号CTL4在输入脉冲信号PLS10的脉冲上升之后立即下降，并使“与非”门12s把预输出信号PLS13变为高电平。反相信号CTL4保持在低电平的时间与脉冲宽度T33相同。因此，即使输入脉冲信号PLS10在时刻t36恢复到低电平，“与非”门12s使预输出信号PLS13保持为高电平，并且，预输出信号PLS13具有比输入脉冲PLS10更长的脉冲宽度T34。输出电路11从预输出脉冲信号PLS13产生输出脉冲信号PLS11，并且，该输出脉冲信号PLS11的信号长度等于预输出脉冲信号PLS13的脉冲宽度。

第三控制信号CTL3在时刻t38恢复为低电平，并且反相脉冲信号CTL4变为高电平。然后，高电平被提供给“与非”门12s的两个输入端，并且，“与非”门12s使预输出脉冲信号PLS13恢复为低电平。

在脉冲周期T30中，输入脉冲信号PLS10是脉冲宽度调节电路12开始上述的控制顺序，并且，脉冲宽度调节电路12使预输出信号PLS13的脉冲宽度保持为常量。

从上文描述可知，脉冲宽度调节电路12在输入脉冲信号PLS10的脉冲上升沿开始启动控制顺序，并且，在下个脉冲周期之前结束该控制顺序。因此，输入脉冲信号PLS10在任何一个延迟时间结束之前不会上升，并且不会产生不需要的短脉冲。

即使输入脉冲信号PLS10的脉冲宽度T21/T26减小为最小脉冲宽度，脉冲宽度压缩器12a保持该脉冲宽度T31为常量，并使控制顺序稳定。

该系列反相器12f/12j/12n作为一延迟电路，反相器12h/12m/12q、“与非”门12g和“或非”门12k/12p整体构成一控制信号发生器，并且反相器12r和“与非”门12s结合形成在下文的其中一项权利要求所所述的逻辑电路。脉冲宽度扩展器12b/12c作为在下文中另一项权利要求所所述的脉冲宽度子扩展器。

尽管在下文中已经示出并描述本发明一个具体实施例，但是，显然对于本领域内的专业技术人员来说还可以作出各种改变和变化而不脱离本发明的精神和范围。

在脉冲宽度调节电路12中可以包含一个或多于两个脉冲宽度扩展器。电路的级数并不重要，只要控制脉冲信号CTL1/CTL2/CTL3与输入脉冲信号PLS10同步即可。

在该最佳实施例中，“与非”门和“或非”门被用于脉冲宽度调节电路中。但是，也可以用其他类型的逻辑电路，例如可以在脉冲宽度调节电路中采用“与”门和“或”门，只要这些控制脉冲信号与最佳实施例中的控制脉冲信号类似具有互不相同的脉冲宽度值即可。

Claims (15)

1.一种用于产生与输入脉冲信号(PLS10)的脉冲宽度不同的输出脉冲信号(PLS11)的脉冲宽度改变器，其中包括：

一输入电路(10)，其被提供所述输入脉冲信号，并产生与所述输入脉冲信号同步的第一内部脉冲信号(PLS12)；

一输出电路(11)，其被提供脉冲宽度与所述输入脉冲信号不同的一预输出信号(PLS13)，并产生与所述预输出脉冲信号同步的所述输出脉冲信号(PLS11)；以及

一脉冲宽度调节电路(12)，其连接于所述输入电路(10)与所述输出电路(11)之间用于产生所述预输出脉冲信号(PLS12)，

其特征在于：

所述脉冲宽度调节电路(12)响应所述第一内部脉冲信号(PLS12)，开始一控制顺序以产生用于确定所述预输出信号(PLS13)的脉冲宽度的控制信号(CTL3)。

2.根据权利要求1所述的脉冲宽度改变器，其特征在于，所述脉冲宽度调节电路(12)包括一开始计数延迟时间的延迟电路(12f；12j；12n)，并且当所述延迟时间结束时终止所述控制信号的脉冲宽度。

3.根据权利要求1所述的脉冲宽度改变器，其特征在于，所述脉冲宽度调节电路(12)包括：

一开始计数延迟时间的延迟电路(12f；12j；12n)，

一控制信号发生器(12g/12h；12k/12m；12p/12q)，其产生脉冲宽度比所述输入脉冲信号(PLS10)长的所述控制信号，并且当所述延迟时间结束时终止所述控制信号的脉冲的所述脉冲宽度，以及

一逻辑电路(12r/12s)，其具有被提供所述控制信号(CTL3)和所述第一内部脉冲信号(PLS12/PLS14)的输入节点，并响应所述控制信号以产生所述预输出脉冲信号(PLS13)。

4.根据权利要求1所述的脉冲宽度改变器，其特征在于，所述脉冲宽度调节电路(12)包括：

一脉冲宽度压缩器(12a)，其响应用于计数第一延迟时间的所述第一内部脉冲信号(PLS12/PLS14)，产生基本上与所述第一内部脉冲信号同步并且脉冲宽度比所述输入脉冲信号(PLS12/PLS14)短的第二内部脉冲信号(CTL1)，并且当所述第一延迟时间结束时，终止所述第二内部脉冲信号(CTL1)的脉冲宽度，

一脉冲宽度扩展器(12b/12c)，其响应用于计数第二延迟时间的所述第二内部脉冲信号(CTL1)，根据所述第二内部脉冲信号(CTL1)产生所述控制信号(CTL3)，并且当所述第二延迟时间结束时，终止所述控制信号(CTL3)，以及

第一逻辑电路(12d)，其具有被提供所述控制信号(CTL3)和第一内部脉冲信号(PLS12/PLS14)的输入节点，并且响应所述控制信号以产生所述预输出脉冲信号(PLS13)。

5.根据权利要求4所述的脉冲宽度改变器，其特征在于，所述第一延迟时间(T31)比所述输入脉冲信号(T21/T26)的脉冲宽度短，并且所述第二延迟时间(T33)比由包括于所述脉冲宽度扩展器中的延迟电路(12j/12n)所确定的特定延迟时间长，并且比所述第一延迟时间短。

6.根据权利要求4所述的脉冲宽度改变器，其特征在于，所述第二内部脉冲信号(CTL1)的脉冲宽度与由所述脉冲宽度改变器的制造商所保证的最小脉冲宽度同样短。

7.根据权利要求4所述的脉冲宽度改变器，其特征在于，所述脉冲宽度扩展器包括串联于所述脉冲宽度压缩器(12a)与所述第一逻辑电路(12d)之间并且依次从所述第二内部脉冲信号(CTL1)向所述控制信号(CTL3)增加脉冲宽度的多个脉冲宽度子扩展器(12b/12c)。

8.根据权利要求4所述的脉冲宽度改变器，其特征在于，所述多个脉冲宽度子扩展器为：

第一脉冲宽度子扩展器(12b)，其响应所述第二内部脉冲信号(CTL1)以计数第三延迟时间，基本上与所述脉冲宽度压缩器同步地产生具有介于所述第二内部脉冲信号(CTL1)的脉冲宽度与所述控制信号(CTL3)所脉冲宽度之间的脉冲宽度的第三内部脉冲信号(CTL2)，并且当所述第三延迟时间结束时终止所述第三内部脉冲信号(CTL2)，以及

第二脉冲宽度子扩展器(12c)，其响应所述第三内部脉冲信号(CTL2)以计数第四延迟时间，基本上与所述第一脉冲宽度子扩展器同步地产生所述控制信号(CTL3)，并且当所述第四延迟时间结束时终止所述控制信号(CTL3)。

9.根据权利要求7所述的脉冲宽度改变器，其特征在于，所述脉冲宽度压缩器具有：

第二逻辑电路(12g/12h)，其具有被直接提供所述第一内部脉冲信号的第一输入节点、第二输入节点和第一输出节点，以产生所述第二内部脉冲信号(CTL1)以及

第一延迟电路(12f)，用于在所述第一内部脉冲信号(PLS12/PLS14)向所述第二输入节点的信号传输中引入所述第一延迟时间，

所述多个脉冲宽度子扩展器(12b/12c)中的每一个具有：

第三逻辑电路(12k/12m；12p/12q)，其具有分别被直接提供其中一个所述第二内部脉冲信号(CTL1)和由所述多个脉冲宽度子扩展器中的另一个所产生的间断脉冲信号(CTL2)的第三输入节点，第四输入节点，以及用于产生其中一个所述控制信号(CTL3)和具有介于所述第二内部脉冲信号的脉冲宽度与所述控制信号的脉冲宽度之间的脉冲宽度的另一个间断脉冲信号(CTL2)，当所述第二延迟时间或者介于所述第一延迟时间与所述第二延迟时间之间的所述第三延迟时间结束时，所述第三逻辑电路终止所述其中一个控制信号和所述另一个间断脉冲信号的脉冲宽度，以及

第二延迟电路(12j；12n)，其用于在所述其中一个第二内部脉冲信号(CTL1)和所述间断脉冲信号(CTL2)向所述第四输入节点的传输中引入所述第二延迟时间。

10.根据权利要求9所述的脉冲宽度改变器，其特征在于，所述第一内部脉冲信号(PLS12/PLS14)与述输入脉冲信号(PLS10)基本同相，并且所述第二内部脉冲信号(CTL1)、所述间断脉冲信号(CTL2)、所述另一个内部脉冲信号(CTL2)以及所述控制信号(CTL3)与所述第一内部脉冲信号(PLS14)基本同相。

11.根据权利要求10所述的脉冲宽度改变器，其特征在于，所述第一逻辑电路(12d)、所述第二逻辑电路和所述第三逻辑电路分别包括：连接于所述多个脉冲宽度子扩展器(12b/12c)和所述输出电路(11)之间的第一反相器(12r)与第一“与非”门(12s)的串联组合、具有所述第一和第二输入节点的第二“与非”门(12g)与具有所述第一输出节点的第二反相器(12h)的串联组合，以及具有所述第三和第四输入节点的“或非”门(12k/12p)与具有所述第二输出节点的第三反相器(12m/12q)的串联组合，以及

所述第一延迟电路和所述第二延迟电路分别包括串联的奇数个第四反相器(12f)，以及串联的偶数个第五反相器(12j/12n)。

12.根据权利要求1所述的脉冲宽度改变器，其特征在于，所述输入电路(10)对所述输入脉冲信号进行放大。

13.根据权利要求1所述的脉冲宽度改变器，其特征在于，所述输出电路(11)对所述预输出脉冲信号的波形进行整形，并在适用于场效应晶体管的电势范围内改变所述输出脉冲信号(PLS11)的电势。

14.一种用于改变基本上同时发生的输入脉冲信号(PLS10)和输出脉冲信号(PLS11)之间的脉冲宽度的方法，其特征在于，其中包括如下步骤：

a)检测在所述输入脉冲信号(PLS10)的波形中重复的第一时刻(t31/t40)；

b)在约等于第一时刻(t31)的第二时刻(t33)处开始计数比所述输入脉冲信号(PLS10)的脉冲宽度(T21/T26)更长的第一时间(T33)用于确定控制信号(CTL3)的脉冲宽度；

c)当所述第一时间结束时，在第三时刻(t38)终止所述控制信号的所述脉冲宽度；以及

d)在约等于所述第三时刻的第四时刻(t39)处终止所述输出脉冲信号(PLS11)的脉冲宽度。

15.根据权利要求14所述的方法，其特征在于，所述步骤d)包括如下分步骤：

b-1)在约等于所述第一时刻的第五时刻(t32)开始计数第二时间(T31)，以确定比所述输入脉冲信号的脉冲宽度短的间断脉冲信号(CTL1)的脉冲宽度，以及

b-2)在介于所述第二时刻与第三时刻之间的第六时刻(t35)终止所述间断脉冲信号(CTL1)，以使所述控制信号(CTL3)准备用于所述步骤c)的所述终止操作。

Images