CN1236988A - 用原版图元制作半定制集成电路的系统和方法 - Google Patents

用原版图元制作半定制集成电路的系统和方法 Download PDF

Info

Publication number
CN1236988A
CN1236988A CN99106762A CN99106762A CN1236988A CN 1236988 A CN1236988 A CN 1236988A CN 99106762 A CN99106762 A CN 99106762A CN 99106762 A CN99106762 A CN 99106762A CN 1236988 A CN1236988 A CN 1236988A
Authority
CN
China
Prior art keywords
module
master
pel
circuit module
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99106762A
Other languages
English (en)
Inventor
托马斯·埃文斯·亚当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of CN1236988A publication Critical patent/CN1236988A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/70741—Handling masks outside exposure position, e.g. reticle libraries

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Library & Information Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制作一个集成电路(IC)的系统和方法,以及用该方法制作的一块IC。在一个实施例中,该系统包括:(1)一个原版图元库,它至少有两个原版图元所含图形与该IC内所含电路模块相对应,(2)一个互连原版,它所含图形与互连导线相对应,以便对电路模块作电连接,以及(3)光刻设备,它用这不少于两个的原版图元和互连原版,光刻出电路模块和互连导线。

Description

用原版图元制作半定制集成电路的系统和方法
本发明一般涉及半导体的生产，更具体说，涉及从原版图元(reticle primitive)和定制互连原版的数据库中选取原版，用来制作半定制集成电路(IC)的系统和方法。
集成电路一般含有几百万个分立的电子器件，每一个的典型大小约几微米，器件之间还要互连。因此，没有一种“有形的”工具适合在半导体衬底上制作代表器件并互相连接的复杂图形。替代的办法是，微电子图形通常都用辐射，例如光，X射线，或电子束来绘制。使用光学成象和光敏膜在半导体衬底上产生图形，这种工艺被称为“光刻法”。
在光刻法中，首先把光致抗蚀剂薄膜(光敏膜)涂布在衬底上。然后，让辐射穿过透明板，或叫“掩模板”，投射出去，在透明板上已经用不透明材料产生了所需图形。所成的像聚焦在涂覆了光致抗蚀剂的衬底上，在衬底上产生与掩模板的像相应的亮和暗的区域。接下来是显影和刻蚀过程，其中抗蚀部分和衬底被除去，在衬底薄膜上刻蚀出与掩模相应的图形。
在微电子学发展初期，掩模图像(图形)是用光学方法从大的原图形缩小而成。所需图形是用手工刻在一张着色的塑料片上，并用房间大小的照相机缩小至所需尺寸。这种方法已经被图形生成器取代，图形生成器是一台设备，它接收计算机生成的关于器件的描述，并把它分解为各个图像块。然后，图形生成器扫描掩模感光层，用例如高强度的电子束在掩模感光层上“书写”出该图形，使图形中每一个器件或互连曝光。
半导体器件典型地由多至五十层的硅，多晶硅，二氧化硅，金属，和硅化物等层组成。每一层的图形包含在一个叫作原版的掩模上。各个原版一般是它们所产生的图形的实际大小的一至十倍。一个集成电路(IC)所有各层所对应的一组原版，称为一个器件序列。
图形的生成过程，即要求在一块半导体晶片上逐点地产生一个复杂的图形，一般说，是一个缓慢的过程。通常，要印在半导体衬底上的多个器件的图像，只有一个用图形生成。然后，单个器件图形，即原版，是用分步-重复照相机(通常称为分步器)重复地复制，形成器件和互连阵列，覆盖在半导体衬底上。原版也可以包含若干个图形阵列并且有别于下述掩模，这种掩模所包含的图形能在一次曝光中转印到整个半导体晶片上(或转印到另一个掩模上)。
一个原版的制作不仅是一个缓慢的过程，而且也是一个昂贵的过程。一个器件序列的原版数乘以单个原版的成本，表示制作一个新的IC的成本。设计和开发一个新的，或者是定制的半导体器件的总成本中，原版的成本占很大部分。在设计和开发一个半导体器件时，由于设计指标的改变或测试时一些意料不到的结果，常常要更改设计。更改设计必须用新的原版来实现更改了的设计。这不仅增加半导体器件的开发成本，还推迟了半导体器件的鉴定和生产。
因此，本行业需要一种克服上述限制的，改进了的制作IC的方法。
针对现有技术的上述不足，本发明提出一种制作一个IC的系统和方法，以及给出用该方法制作的一块IC。在一个实施例中，该系统包括：(1)一个原版图元库，其中至少有两个原版图元所含图形，与要包含在该IC内的电路模块相对应，(2)一个互连原版，它的图形与互连导线相对应，以便对电路模块进行电连接，以及(3)光刻设备，它用这不少于两个的原版图元以及互连原版，光刻出电路模块和互连导线。
因此，本发明引入创建一个先前已有的原版库这个广泛的概念，这些先前已有的原版相应于常用的电路模块，并且通过一次光刻其中一些电路模块，另一次光刻电路模块间的互连，产生一个半定制的IC。对本发明来说，“原版图元”是指一套原版，在构成一个电路模块的处理阶段中使用。而“电路模块”是指一块部分电路，它能作为一个积木式部件，搭成一块较大的电路。例如，一块适用于远程通信的半定制IC，可能用到诸如数-模(D/A)变换电路和模-数(A/D)变换电路，滤波器，处理器，以及相关的存储体。相应于这些电路模块中每一块的原版图元，能被光刻，并在分开的步骤(以及在各个次序中进行的各个步骤)中互连。
在本发明的一个实施例中，这不少于两个的原版图元，不带有电路模块的引线焊点(bond pad)的图形。因为IC上的各个电路模块可能由IC本身的连线互连，使通常的引线焊点变得不必要。然而，可能要求在原版图元上提供远小得多的互连点。
在本发明的一个实施例中，这不少于两个的原版图元，不带有电路模块的受保护驱动晶体管的图形。同样是因为在单个IC内，电路模块相互间的邻域，不再需要通常的受保护的驱动晶体管。在某些情形中，可以直接互连而无需附加任何种类的驱动晶体管。
在本发明的一个实施例中，电路模块从下面的一组中选取，该组包含：(1)静态随机存取存储器(SRAM)模块，(2)电可擦可编程只读存储器(EEPROM)模块，(3)现场可编程门阵列(FPGA)模块，(4)可编程逻辑阵列(PLA)模块，(5)D/A变换器模块，(6)A/D变换器模块，(7)数字信号处理器(DSP)模块，(8)微处理器模块，(9)微控制器模块，(10)线性放大器模块，和(11)滤波器模块。然而，同业人员应当认识到，用熟知的电路模块能构作出许多电路。本发明要推广到所有常规的与近期发现的电路模块。
在本发明的一个实施例中，光刻设备把这不少于两个的原版图元中每一个，进行多次曝光。因此，可以把原版图元投射到一给定晶片上的不同区域，以便在该晶片上制作多个IC。
在本发明的一个实施例中，光刻设备首先用这不少于两个的原版图元，产生含有电路模块的光刻版，其后用互连原版在光刻版中添加互连导线。当然，这些操作可以按相反次序或同时进行。
在本发明的一个实施例中，光刻设备包括一个原版更换器，它能在其后的过程中用互连原版更换这不少于两个的原版图元。这样，原版图元能自动更换而不用人工干预。当然，本发明不限于自动更换。
上面颇为概括地叙述了本发明的优异性能和其他的性能，同业人员能从本发明后面的详细描述中获得更深刻的了解。本发明另外的一些性能将在下文叙述，并构成本发明权利要求书的内容。同业人员应当明白，他们很容易在披露的思想和特定的实施例的基础上，设计或修改其他结构，达到本发明的同一目的。同业人员也应清楚，这一类等效结构，按本发明最广泛的形式来看，并未偏离本发明的精神和覆盖范围。
为了更完全地了解本发明，现在请结合附图，阅读下面的叙述，这些附图是：
图1是个方框图，示例说明半导体图形的制备过程；
图2画出一个示例性原版的局部截面图；
图3画出一个微版处理的实施例的一个“高水平”概要；
图4是个方框图，表示用本发明原理的微版处理方法的一个实施例；
图5A画出一个实施例，它示例表示一个带有引线焊点框(bondpad frame)的半导体晶片的一部分；
图5B画出一个带有第一电路模块的半导体晶片；
图5C画出一个带有第一电路模块和第二电路模块的半导体晶片；
图5D画出用本发明原理构作一块IC的一个实施例；
图6画出一个实施例的流程图，它表示用本发明原理制作一块IC的过程；
图7A是个截面图，它示例表示一个半导体晶片的隔离层截面；
图7B是个截面图，它示例表示图7A半导体中一个门层；
图7C是个截面图，它表示带有多个接点开口(contact opening)的图7A的半导体；和
图7D是个截面图，它表示包含一个第一互连层的图7A的半导体。
先参看图1，这是个方框图，示例说明半导体图形的制备过程100。过程100包括一个计算机生成的描述110，诸如一个关于电路图形的磁带或计算机图形辅助设计(CAD)数据，这一描述被转换为机器语言。把描述110提供给一个曝光“书写”系统或图形生成器120，例如一个激光图形生成器或一个电子束图形生成器，图形生成器在板130上扫描，用一束被引导的光束或电子束把图形写在板上，使图形中每一个元件曝光。一般说来，图形生成器120的孔径是可变的，以产生大小不同的矩形，用这个矩形来产生整个图形。
图形的生成过程，即要求在一块半导体晶片上逐点地产生一个复杂的图形，一般说，是一个缓馒的过程。通常，要印在半导体衬底上的多个器件图像，只有一个用图形生成。然后，单个器件图形，即原版，被重复地复制，形成器件阵列，覆盖在半导体衬底上。应该指出，一个原版也可以包含若干个图形阵列并且有别于下述掩模，这种掩模所包含的图形能在一次曝光中转印到整个半导体晶片上(或转印到另一个掩模上)。
现在来看图2，它画出一个示例性原版200的局部截面图。原版的局部200包括一个衬底210，它常用光学透明的石英材料制成，在其上是用金属，例如铬，按前面讨论过的方法形成的金属图形(统以220表示)。衬底210与图形组合，构成一个原版。为保持原版表面清洁，通常离原版表面很近的距离上，安放一张用诸如塑料等材料作成的胶片230。胶片230可以确保任何落在原版上的微小尘埃，在曝光时将会离焦而不至于在半导体晶片上产生疵点。
本发明认识到，一个半导体器件在设计上的改变，例如设计指标的改变或测试时一些意料不到的结果，常常需要新的原版，并可能大大增加成本和推迟新器件的生产。本发明引入创建一个先前已有的原版库这个概念，这些先前已有的原版与常用的电路模块相对应，并且在一个步骤中光刻这些电路模块，在另一个步骤中光刻电路模块间的互连(“微版处理”)，制作半定制的IC。利用已有的、经过考验的电路模块的原版作为基本的“积木”，省却一些新原版的费用，同时也有助于缩短开发周期。
在详细阐述本发明之前，先给出本发明的方法的概要。在图3中画出微版处理过程300的一个实施例的“高水平”概要。微版处理过程300概要指出了所包括的不同处理次序的要点，即从层1(隔离层)开始，经层n(通路形成)到层n+1(金属化)。
现在来看图4，它是个方框图，表明用本发明原理的微版处理过程方法400的一个实施例。在该演示性实施例中，画出了与光刻设备430连接的一个库410，它含有标准功能电路模块的原版图元，例如静态随机存取存储器(SRAM)。同业人员应当容易明白，在改进的实施例中，库410还可以含有，电可擦可编程只读存储器(EEPROM)模块，现场可编程门阵列(FPGA)模块，可编程逻辑阵列(PLA)模块，数模(D/A)变换器模块，模数(A/D)变换器模块，数字信号处理器(DSP)模块，微处理器模块，微控制器模块，线性放大器模块，和滤波器模块等等模块的原版图元。图上还画出与光刻设备430连接的互连原版420。
在一个有益的实施例中，不同大小和容量，例如，2k字节，4k字节，8位或16位的标准功能模块原版库，要与布局一起设计，这个布局不合有对应于标准引线焊点和受保护驱动电阻的图形，从而节省晶片面积。代替的是，标准功能模块都带有较小的通路(例如，10μm的量级)，这些通路都有较小的芯片内驱动能力，因而为模块互连提供一种更为节省面积的方法。
在另一个实施例中，一套标准原版，它带有引线焊点/驱动晶体管方框，或带有可盲选、可堆积的焊点和栅状的水平/竖直“条”，加上光刻设备430中一个通常的高速更换器，可以“实时”地构作一块定制的IC440。
由于标准功能模块间的互连最好作为后处理进行，因此只要求很少新的原版(实际上是互连模块)。此外，由于只在后处理才用到新原版，而前处理，即形成电的有源器件层，可以立刻开始，并连续处理到后处理，无需等候原版必须的特殊加工的玻璃。这就使有关的最后设计可以推迟到互连阶段，以最小的附加费用允许设计的更改。
使用标准功能模块，免除了一个新的电路模块在互连阶段所要求的设计准则，连同相关的制作困难和成本，特别是那些与“针脚”相关及圆片规模集成相关的困难和成本也一起免除。还有，常常是昂贵且又需要的功能模块原版的设计准则，连同其已知的沿革与产品，都是熟知的并且驻留在库内。剩下的是少量相对“粗糙”的地址结构互连层，这些层的制作和检验费用较低，且不合格率也较低。
与新电路模块相应的原版图元可以随时添加到功能模块库中去，无需改变整个原版库。这一点提供了添加的弹性，在设计和制作期间，开发周期更快和风险更低。一个电路设计人员能够“精细调整”他的电路的功能或更改设计，不必花费整套新原版的费用，或等候完成周期，诸如样机设计/图形布局/IC生产。标准模块或互连能以最少的费用进行更换或改变。
现在来看图5A,5B,5C和5D，这些图表明，采用本发明的原理，制作一块示例性IC的不同阶段。具体说，图5A画出一个实施例的示例性截面，它表示一块带引线焊点框515的半导体晶片510。在引线焊点框515内有多个引线焊点(统以520表示)。在一个改进的实施例中，引线焊点框515还可含有驱动晶体管(未画出)。还有另一个改进的实施例，其引线焊点框515含有可盲选、可堆积的焊点和栅状的水平/竖直“条”。
现在来看图5B，它表示有一块第一电路模块525的半导体晶片510。在所画实施例中，晶片510包括有多个通路焊点(统以530表示)的、被围在引线焊点框515内的第一电路模块525。通路焊点530用来与IC(未画出)内其他电路模块作电连接，或与引线焊点520连接，引线焊点则用来把IC连接到其他电器件，诸如功率源。
现在来看图5C，它表示有第一和第二电路模块525,535的半导体晶片510。半导体晶片510包括第一和第二电路模块525,535，两个电路模块都分别有多个通路焊点530,540。应当指出，第一和第二电路模块525,535可以用不同“工艺”制作。例如，第一电路模块525可以是一个电荷耦合器件(CCD)，而第二电路模块535是一个快速可擦可编程只读存储器(EEPROM)。同业人员应该容易明白，本发明不受任何特定加工技术的限制。
现在来看图5D，它画出采用本发明原理，制作一个IC的实施例。这个IC包括第一和第二电路模块525,535，它们以多个导线(统以550表示)在电上互相连接。导线550在第一和第二电路模块的通路焊点530,540之间连接。图上还画出，第一和第二电路模块的通路焊点530,540连接到引线焊点520(通过导线550)，引线焊点520提供IC与其他电器件的电连接点。
图5A,5B,5C，和5D阐明采用本发明原理构作的一块IC，这些图还可以结合图6作更详细的解释。
现在来看图6，并继续参考图5A,5B,5C，和5D，图6画出采用本发明披露的原理，制作一块IC过程600的实施例的流程图。IC制作过程600在步骤610开始。
在步骤620，用通常的工艺在半导体晶片510上形成引线焊点框515的光刻版。引线焊点框515光刻版是用含有相应于引线焊点520图形与/或驱动晶体管(未画出)图形的原版形成的。在一个改进的实施例中，引线焊点框的515原版，是一个标准的，或固定封装尺寸的带引线焊点与/或驱动晶体管的栅阵列。构成IC的所有标准电路模块原版，均选自原版图元库。一如前述，库内驻留的原版都是标准电路模块的原版，这些原版都有非常确切的和考验过的制作和生产历史。
用选出的原版，按通常工艺，在半导体晶片510上的光致抗蚀剂材料(已事先沉积)上，形成(步骤630)第一和第二电路模块525，535的两个光刻版，其中，采用光刻设备，例如一个分步器，一次完成一个光刻版。在另一个改进的实施例中，可以一次曝光多个原版，或对一个原版进行多次曝光。本发明不把一个原版的曝光限制在特定的次数或特定的顺序上。第一和第二电路模块525,535的电路图形在晶片510上形成之后，采用通常的刻蚀工艺形成第一和第二电路模块525,535。
为更详细地进一步说明本发明的这一方面，结合图7A,7B,7C，和7D来考虑下述例子。图7A画出半导体晶片700的示例性隔离层截面图。半导体晶片700(类似于半导体晶片510)包括一块衬底710和一个焊点绝缘膜720，焊点绝缘膜720通常是在衬底710上用热生长法形成的二氧化硅。用通常的工艺，例如化学气相沉积法(CVD)，在焊点绝缘膜720上沉积氮化硅形成的氮化物层730，以提供一个氧化层掩模。然后，用光刻法界定衬底710上的有源区域。再用通常的工艺，一般是干刻蚀法，除去氮化物层730和焊点绝缘层720。在除去氮化物层730和焊点绝缘层720之后，在衬底的场区注入硼(p+)或砷(n-)，以便在场氧化物区下面产生沟道截断搀杂层。然后，用热生长法，例如湿氧化法，在没有氮化物掩模的地方，生长场氧化物层。在场氧化物区形成后，除去掩模层(焊点绝缘层720和氮化物层730)。
现在来看图7B，它画出半导体700的一个示例性门层(未单独标记)截面图。门层，也常称为有源器件层，包括多个场氧化物区(统以735表示)，它提供第一个门740和第二个门745之间的电隔离。在所画的实施例中，第一和第二个门740,745对应于不同电路模块的门，或不同器件，比如SRAM和DSP电路模块的门，类似于第一和第二电路模块525,535。第一和第二个门740,745，是用通常工艺分别在第一和第二个门氧化物750,755上形成的。第一和第二个门740,745的图形，其原版是采用已有的、考验过的设计。例如，第一个门740采用SRAM原版套中的门层原版图形，而第二个门750采用DSP原版套中的门层原版图形。
现在来看图7C，它画出带有多个接点开口(统以755表示)的半导体700的截面图。门层形成之后，在门层上形成第一介质层760，它可以是一层沉积氧化物。接点开口755，或叫窗口，其图形是用前述SRAM和DSP原版套中相应的接点开口层原版，在光致抗蚀剂(未画出)上形成，光致抗蚀剂已经沉积在第一介质层760上。然后，光致抗蚀剂用通常工艺显影并清除。然后，用通常方法，诸如反应离子刻蚀法，形成穿过第一介质层760的接点开口755。
现在来看图7D，它画出含有第一互连层775的半导体700的截面图。在形成接点开口755之后，相互连接的金属765，例如铝，沉积在接点开口755上，以便把第一和第二门740,745，与半导体700的其他部分在电上连接起来。在第一介质层760和接点开口755之上沉积第二介质层。与接点开口755形成的方式类似，用SRAM和DSP原版套中相应的第一互连层原版，在第二介质层775上形成多个通路(统以770表示)。重复这个过程，直至SRAM和DSP电路模块所有各层均已形成。
回头来看图6，应当指出，为了便于解释，本发明讨论了层数不多的半导体器件的形成。同业人员都知道，半导体器件，比如SRAM，一个器件可能要求例如20个一套的原版。还应指出，第一和第二电路模块525,535，在它们各自的原版套中，可以有不同的原版数。此外，在不同的层上，可能只形成一个原版图形的光刻图，这要看第一和第二电路模块525,535的制作过程或器件的结构。例如，第一电路模块525可能要求20个一套的原版，而第二电路模块可能要求35个一套的原版。典型地重复步骤620和630，直至电路的所有各层均已完成。在形成了第一和第二电路模块525,535之后，过程600进至步骤640。
在步骤640，用通常的方法和材料，例如四乙基原硅酸盐(TEOS)低压化学汽相沉积(CVD)，在第一和第二电路模块525,535上形成一介质层。用通常的图形形成和刻蚀方法，在该介质层上形成通路，分别为第一和第二电路模块的通路焊点530,540，还要为引线焊点框的引线焊点520，提供导电的路径。然后，再用通常的方法，在已经沉积在该介质层上的光致抗蚀剂上，让互连原版曝光。光致抗蚀剂显影之后，其抗蚀部分用通常的腐蚀方法清除，在晶片510上形成互连图形。然后，用通常方法，例如物理气相沉积法(PVC)，把导电材料，比如铝，沉积在晶片上，构成导电互连550。同业人员应当容易明白，在一个半导体器件中，通常要有多层互连，因此可能要重复步骤640直至所有各层互连都已形成。还应指出，在一个改进的实施例中可能不需要互连原版。对应于导电互连550的互连，可能是第一和第二电路模块525,535原版图形的一部分。在另一个实施例中，光刻设备包括一个原版更换器，它可使第一和第二模块525,535以及导电互连550等原版按顺序更换，不需人工干预。导电互连550完成之后，过程600在步骤650结束。
本发明给出一个明显加快了的从设计到制作间的周期。对实现基本要求功能的晶片处理过程，不必等候原版的设计，布局，玻璃片制作，以及验证等等，便可以开始处理。此外，对大多数新设计，与用一整套原版，例如17-29个原版不同，只要求生成少量后处理的原版。复杂的，昂贵的和最容易出毛病(从设计的观点)的功能电路模块可以立即被验证，评价和生产。可能要生成少量原版作功能验证，而在其性能被证实后，整套定制的原版(如果需要)便可以生成。还有，试样中设计的更改可以在评价之后完善，不用付出整套新原版的费用；只有互连原版需要更新。一个在设计中被证明有特点的，审定过的，和有标准功能的库，对电路设计人员也是有用的。
从上面所述应该清楚，本发明提出了一种制作一个IC的系统和方法，以及给出用该方法制作的一块IC。该系统包括：(1)一个原版图元库，它至少有两个原版图元所含图形与该IC内所含电路模块相对应，(2)一个互连原版，它所含图形与互连导线相对应，以便对电路模块作电连接，以及(3)光刻设备，它用这不少于两个的原版图元和互连原版，光刻出电路模块和互连导线。
虽然已经详细描述了本发明，但熟练的同业人员应当明白，按本发明的最广泛的形式，在不偏离本发明的精神和覆盖范围下，同业人员能对之作各种变化，替换和更改。

Claims (31)

1．一种用于制作集成电路(IC)的系统，包括：
一个原版图元库，其中至少有两个所述原版图元包含的图形，与所述IC中要包含的电路模块图形相对应；
一个互连原版，所含图形与把所述电路模块作电连接的互连导线图形相对应；和
光刻设备，它采用所述不少于两个的所述原版图元，以及所述互连原版，光刻出所述电路模块和所述互连导线。
2．按照权利要求1的系统，还包括至少一个含有对应于引线焊点框图形的原版。
3．按照权利要求1的系统，其中所述不少于两个的所述原版图元，不合有与所述电路模块的引线焊点对应的图形。
4．按照权利要求1的系统，其中所述不少于两个的所述原版图元，不含有与所述电路模块的受保护驱动晶体管对应的图形。
5．按照权利要求1的系统，其中所述电路模块选自下面的一组，这一组包括：
静态随机存取存储器(SRAM)模块，
电可擦可编程只读存储器(EEPROM)模块，
现场可编程门阵列(FPGA)模块，
可编程逻辑阵列(PLA)模块，
数模(D/A)变换器模块，
模数(A/D)变换器模块，
数字信号处理器(DSP)模块，
微处理器模块，
微控制器模块，
线性放大器模块，和
滤波器模块。
6．按照权利要求1的系统，其中所述光刻设备可以使所述不少于两个的所述原版图元中的每一个，进行多次曝光。
7．按照权利要求1的系统，其中所述光刻设备，首先用所述不少于两个的所述原版图元，产生含有所述电路模块的光刻版，接着用所述互连原版，在所述光刻版上添加所述互连导线。
8．按照权利要求1的系统，其中所述光刻设备包含一个原版更换器，能使所述不少于两个的原版图元和所述互连原版顺次更换。
9．一种制作集成电路(IC)的方法，包括的步骤有：
从原版图元库中选取至少两个所述原版图元，它们所含图形对应于所述IC中含有的电路模块图形；
首先使用所述不少于两个的所述原版图元，产生所述电路模块的光刻版；和
其次使用含有把所述电路模块作电连接的互连导线图形的互连原版，产生所述互连导线的光刻版，使所述电路模块相配合，组成所述IC。
10．按照权利要求9的方法，还包括使用至少一个含有引线焊点框图形的原版这一步骤。
11．按照权利要求9的方法，其中所述不少于两个的所述原版图元，不含有与所述电路模块的引线焊点对应的图形。
12．按照权利要求9的方法，其中所述不少于两个的所述原版图元，不含有与所述电路模块的受保护驱动晶体管对应的图形。
13．按照权利要求9的方法，其中所述电路模块选自下面的一组，这一组包括：
静态随机存取存储器(SRAM)模块，
电可擦可编程只读存储器(EEPROM)模块，
现场可编程门阵列(FPGA)模块，
可编程逻辑阵列(PLA)模块，
数模(D/A)变换器模块，
模数(A/D)变换器模块，
数字信号处理器(DSP)模块，
微处理器模块，
微控制器模块，
线性放大器模块，和
滤波器模块。
14．按照权利要求9的方法，还包括重复所述使用步骤，在一给定晶片上产生多个所述IC这一步骤。
15．按照权利要求9的方法，其中使用所述第一个原版的所述步骤，是在使用所述第二个原版的所述步骤之前执行。
16．按照权利要求9的方法，其中所述光刻设备包括一个原版更换器，所述方法还包括自动更换所述第一和第二原版这一步骤。
17．一种集成电路(IC)的制作过程，包括的步骤有：
从原版图元库中选取至少两个所述原版图元，它们所含图形对应于所述IC中含有的电路模块图形；
首先使用所述不少于两个的所述原版图元，产生所述电路模块的光刻版；和
其次使用含有把所述电路模块作电连接的互连导线图形的互连原版，产生所述互连导线的光刻版，使所述电路模块相配合，组成所述IC。
18．按照权利要求17的IC，还包括使用至少一个含有引线焊点框图形的原版这一步骤。
19．按照权利要求17的IC，其中所述不少于两个的所述原版图元，不含有与所述电路模块的引线焊点对应的图形。
20．按照权利要求17的IC，其中所述不少于两个的所述原版图元，不含有与所述电路模块的受保护驱动晶体管对应的图形。
21．按照权利要求17的IC，其中所述电路模块选自下面的一组，这一组包括：
静态随机存取存储器(SRAM)模块，
电可擦可编程只读存储器(EEPROM)模块，
现场可编程门阵列(FPGA)模块，
可编程逻辑阵列(PLA)模块，
数模(D/A)变换器模块，
模数(A/D)变换器模块，
数字信号处理器(DSP)模块，
微处理器模块，
微控制器模块，
线性放大器模块，和
滤波器模块。
22．按照权利要求17的IC，还包括重复所述使用步骤，在一给定晶片上产生多个所述IC这一步骤。
23．按照权利要求17的IC，其中使用所述不少于两个的所述原版图元的所述步骤，包括连续地使用所述不少于两个的所述原版图元这一步骤。
24．按照权利要求17的IC，其中所述光刻设备包括一个原版更换器，所述方法还包括自动更换所述第一和第二原版这一步骤。
25．一种集成电路(IC)的制作过程，包括的步骤有：
(a)使用至少一个含有引线焊点框图形的原版，在一块晶片上产生所述引线焊点框的光刻版；
(b)从原版图元库中选取至少两个所述原版图元，它们所含图形对应于所述IC中含有的电路模块图形，所述不少于两个的所述原版图元，不合有所述电路模块的引线焊点和受保护驱动晶体管的图形；
(c)首先使用所述不少于两个的所述原版图元，在所述晶片上产生所述电路模块的光刻版；和
(d)其次使用含有把所述电路模块作电连接的互连导线图形的互连原版，在所述晶片上产生所述互连导线的光刻版，使所述电路模块相配合，组成所述IC。
(e)重复所述步骤(c)和(d)，在所述晶片上产生多个所述IC。
26．按照权利要求25的IC，其中在步骤(c)中的所述原版图元，含有所述电路模块的门层图形。
27．按照权利要求25的IC，其中在步骤(c)中的所述原版图元，含有所述电路模块的接点开口层图形。
28．按照权利要求25的IC，其中在步骤(c)中的所述原版图元，含有所述电路模块的第一互连层图形。
29．按照权利要求25的IC，其中所述电路模块选自下面的一组，这一组包括：
静态随机存取存储器(SRAM)模块，
电可擦可编程只读存储器(EEPROM)模块，
现场可编程门阵列(FPGA)模块，
可编程逻辑阵列(PLA)模块，
数模(D/A)变换器模块，
模数(A/D)变换器模块，
数字信号处理器(DSP)模块，
微处理器模块，
微控制器模块，
线性放大器模块，和
滤波器模块。
30．按照权利要求25的IC，其中使用所述不少于两个的所述原版图元的所述步骤，包括连续地使用所述不少于两个的所述原版图元这一步骤。
31．按照权利要求25的IC，其中所述光刻设备包括一个原版更换器，所述方法还包括自动更换所述第一和第二原版这一步骤。
CN99106762A 1998-05-21 1999-05-19 用原版图元制作半定制集成电路的系统和方法 Pending CN1236988A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US082924 1998-05-21
US09/082,924 US6192290B1 (en) 1998-05-21 1998-05-21 System and method of manufacturing semicustom integrated circuits using reticle primitives from a library and interconnect reticles

Publications (1)

Publication Number Publication Date
CN1236988A true CN1236988A (zh) 1999-12-01

Family

ID=22174329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99106762A Pending CN1236988A (zh) 1998-05-21 1999-05-19 用原版图元制作半定制集成电路的系统和方法

Country Status (6)

Country Link
US (1) US6192290B1 (zh)
EP (1) EP0959501A3 (zh)
JP (1) JP2000003859A (zh)
KR (1) KR100312354B1 (zh)
CN (1) CN1236988A (zh)
TW (1) TW470999B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293605C (zh) * 2002-09-20 2007-01-03 佳能株式会社 半导体器件的制造方法
CN101228527B (zh) * 2005-05-20 2011-03-23 凯登斯设计系统有限公司 有制造意识的ic设计处理和有设计意识的ic制造处理
CN107068546A (zh) * 2015-11-06 2017-08-18 马维尔以色列(M.I.S.L.)有限公司 生产用于多功能产品的半导体晶片的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0012773D0 (en) * 2000-05-25 2000-07-19 Radioscape Ltd Programmable single-chip device and related development environment
JP3827544B2 (ja) * 2001-08-31 2006-09-27 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6557163B1 (en) * 2001-11-30 2003-04-29 International Business Machines Corporation Method of photolithographic critical dimension control by using reticle measurements in a control algorithm
US6988921B2 (en) 2002-07-23 2006-01-24 Canon Kabushiki Kaisha Recycling method and manufacturing method for an image display apparatus
JP4109944B2 (ja) 2002-09-20 2008-07-02 キヤノン株式会社 固体撮像装置の製造方法
DE10324502B3 (de) * 2003-05-26 2005-04-21 Infineon Technologies Ag Photomaske, sowie Verfahren zur Herstellung von Halbleiter-Bauelementen
US20080102225A1 (en) * 2005-03-23 2008-05-01 Braun Christopher P Method for Manufacturing a Device Using Imprint Lithography and Direct Write Technology
US7737049B2 (en) * 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
US8728722B2 (en) 2010-09-30 2014-05-20 Truesense Imaging, Inc. Stitching methods using multiple microlithographic expose tools

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62182939A (ja) * 1986-02-07 1987-08-11 Hitachi Ltd 情報処理装置の論理シミユレ−シヨン方法
JP3027990B2 (ja) * 1991-03-18 2000-04-04 富士通株式会社 半導体装置の製造方法
JPH07141005A (ja) * 1993-06-21 1995-06-02 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
US5652163A (en) * 1994-12-13 1997-07-29 Lsi Logic Corporation Use of reticle stitching to provide design flexibility
JP3347528B2 (ja) * 1995-05-23 2002-11-20 キヤノン株式会社 半導体製造装置
JPH09162105A (ja) * 1995-12-08 1997-06-20 Toshiba Corp 半導体装置の製造方法
JP3889091B2 (ja) * 1996-09-03 2007-03-07 三菱電機株式会社 半導体開発情報統合装置
JP2867982B2 (ja) * 1996-11-29 1999-03-10 日本電気株式会社 半導体装置の製造装置
US5837557A (en) * 1997-03-14 1998-11-17 Advanced Micro Devices, Inc. Semiconductor fabrication method of forming a master layer to combine individually printed blocks of a circuit pattern
US5969972A (en) * 1997-07-02 1999-10-19 Motorola, Inc. Method for manufacturing a semiconductor component and automatic machine program generator therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293605C (zh) * 2002-09-20 2007-01-03 佳能株式会社 半导体器件的制造方法
CN101228527B (zh) * 2005-05-20 2011-03-23 凯登斯设计系统有限公司 有制造意识的ic设计处理和有设计意识的ic制造处理
CN107068546A (zh) * 2015-11-06 2017-08-18 马维尔以色列(M.I.S.L.)有限公司 生产用于多功能产品的半导体晶片的方法
CN107068546B (zh) * 2015-11-06 2022-05-24 马维尔以色列(M.I.S.L.)有限公司 生产用于多功能产品的半导体晶片的方法

Also Published As

Publication number Publication date
KR19990088432A (ko) 1999-12-27
TW470999B (en) 2002-01-01
KR100312354B1 (ko) 2001-11-03
EP0959501A2 (en) 1999-11-24
EP0959501A3 (en) 2004-02-04
JP2000003859A (ja) 2000-01-07
US6192290B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
JP3754378B2 (ja) 半導体集積回路装置の製造方法
CN1236988A (zh) 用原版图元制作半定制集成电路的系统和方法
US8203223B2 (en) Overlay target for polarized light lithography
CN107004616A (zh) 对单元特定的图案化的自动光学检测
US7859111B2 (en) Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device
CN103165582A (zh) 用于电子束芯片中重叠标记的结构和方法
DE102014119153B4 (de) Verfahren zum Ausbilden verschiedener Strukturen in einer Halbleiterstruktur unter Verwendung einer einzelnen Maske
US6288393B1 (en) Automated method of circuit analysis
CN1094252C (zh) 半导体器件和制造半导体器件的方法
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
JP2785811B2 (ja) 電子線露光装置用露光マスクデータの作成方法および電子線露光装置用マスク
KR100313280B1 (ko) 반도체 장치의 전도배선 마스크 제조방법
CN116156998B (zh) 超导约瑟夫森结及其制备方法
CN1892442A (zh) 制造半导体器件的方法
CN1174468C (zh) 可降低邻近效应的光刻制作方法
CN114256209A (zh) 一种大尺寸芯片设计版图结构
JP3058245B2 (ja) 投影露光装置及び半導体製造方法
TW200303449A (en) Complementary mask, fabrication method thereof, exposure method, semiconductor device, and fabrication method thereof
JPH11283906A (ja) 半導体集積回路装置又は集積回路製造用板状物の製造方法
US20020158647A1 (en) Apparatus for manufacturing semiconductor device, method for manufacturing semiconductor device, inspection apparatus for semiconductor device, and inspection method for semiconductor device
Dingwall High-yield processing for fixed-interconnect large-scale integrated arrays
JP2887972B2 (ja) 半導体集積回路装置の製造方法
JP2008299259A (ja) フォトマスク欠陥判定方法
EP0563257A1 (en) PROCESS FOR REPRODUCING PRINTED CIRCUIT BOARDS.
JPS58143676A (ja) 撮像装置用メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication