JPH09162105A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】この発明の課題は、パターン寸法のばらつきを
防止して、均一な特性を有する製品を確実に製造するこ
とができ、しかも、スループットの低下を最小限に抑え
ることが可能な半導体装置の製造方法を提供する。 【解決手段】寸法精度の要求が厳しいゲート電極の製造
工程やコンタクトホールの製造工程のみ、１チップ取り
のレチクル１２を使用し、その他の製造工程では複数チ
ップ取りのレチクル１１、１３を使用することにより、
ゲート電極やコンタクトホールのパターン寸法のばらつ
きを防止する。したがって、一定した動作速度を有する
製品を確実に製造することができ、しかも、スループッ
トの低下を最小限に抑えることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば複数チッ
プ分のパターン領域を有するレチクルを用いた半導体装
置の製造方法に関する。

【０００２】

【従来の技術】図５は、従来の半導体装置の製造工程に
用いるレチクルを工程順に示している。図５（ａ）は例
えば第１層配線のリソグラフィ工程、図５（ｂ）は例え
ばコンタクトホールを形成するためのリソグラフィ工
程、図５（ｃ）は例えば第２層配線のリソグラフィ工程
に用いるレチクルである。従来の各リソグラフィ工程に
おいて、レチクル２１〜２３は複数チップ分のパターン
領域を有する複数チップ取りレチクルが使用されてい
る。図５の各レチクル２１〜２３は２チップ取りレチク
ルであり、各レチクル２１〜２３にはパターン領域２１
ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂが形成さ
れている。このように、複数チップ取りレチクルを用い
る理由は、チップサイズの小さい製品では、露光エリア
を有効に利用でき、同時に複数チップ分のパターンを露
光することにより、ウエハ面内の露光回数を削減し、ス
ループットを向上できるためである。

【０００３】

【発明が解決しようとする課題】しかし、複数チップ取
りレチクルを用いた場合、露光に使用されるレンズのデ
ィストーションやレチクルの像面の傾斜により、露光さ
れる領域の中央部分と周辺部分とで解像度にばらつきが
発生する。すなわち、レチクル２１を例に示す場合、露
光中心はレチクルの両パターン領域２１ａ、２１ｂの中
心と一致されている。円形で示す中央部２４はレンズの
特性が良好な範囲を示し、２５は露光の外周部を示して
いる。このような構成の場合、レチクル２１の中央部２
４に位置するパターンに比べ、外周部２５に位置するパ
ターンの寸法が大きくなる。このため、１回の露光によ
り同時にパターニングされた各チップ内において、パタ
ーンの寸法のばらつきが大きくなる。この現象はレチク
ル２２、２３を用いた場合でも同様である。

【０００４】特に、例えば最小線幅が０．３μｍの半導
体装置において、極微細化されたＭＯＳトランジスタの
ゲート電極を形成する際、ゲート電極の寸法にばらつき
が発生した場合、トランジスタの駆動能力が変化し、出
力に接続された回路の動作速度が一定しない。このた
め、一定した動作速度を有する製品を確実に製造するこ
とが困難となる。

【０００５】この発明は、上記課題を解決するものであ
り、その目的はパターン寸法のばらつきを防止して、均
一な特性を有する製品を確実に製造することができ、し
かも、スループットの低下を最小限に抑えることが可能
な半導体装置の製造方法を提供しようとするものであ
る。

【０００６】

【課題を解決するための手段】この発明の半導体装置の
製造方法は、第１の製造工程は複数チップ取りの第１の
レチクルを用いて露光し、前記第１の製造工程に比べて
寸法精度が要求される第２の製造工程は前記第１のレチ
クルより少ない数のチップを取る第２のレチクルを用い
て露光することを特徴とする。

【０００７】すなわち、寸法精度の要求が厳しいゲート
電極等の特定の製造工程は、厳しい寸法精度が要求され
ない製造工程のレチクルより少ない数のチップ取りのレ
チクルを使用しているため、レンズの特性が良好な部分
を使用してパターンを露光できる。したがって、パター
ン寸法のばらつきを防止して、電流駆動力等の均一な特
性を有する製品を確実に製造することができる。しか
も、寸法精度の要求が厳しい特定の製造工程のみ、少な
い数のチップ取りのレチクルを使用しているため、スル
ープットの低下を最小限に抑えることができる。

【０００８】

【発明の実施の形態】以下、この発明の実施例につい
て、図面を参照して説明する。図１は、この発明の半導
体装置の製造方法に適用されるレチクルを工程順に示し
ている。この発明は例えば０．３μｍルールに適用され
る。図１（ａ）は例えば素子分離領域を形成するための
リソグラフィ工程、図１（ｂ）（ｃ）は例えばゲート電
極やコンタクトホールを形成するためのリソグラフィ工
程、図１（ｄ）は例えば配線を形成するためのリソグラ
フィ工程である。

【０００９】図１（ａ）（ｄ）に示す素子分離領域の形
成や配線の形成のように、厳しい寸法精度が要求されな
い工程では、複数チップ取り、例えば２チップ取りレチ
クル１１、１３が使用され、図１（ｂ）（ｃ）に示すよ
うに、ゲート電極やコンタクトホールを形成する厳しい
寸法精度が要求される工程では、小数チップ取り、例え
ば１チップ取りレチクル１２が使用される。前記レチク
ル１１、１３はそれぞれパターンが形成されたパターン
領域１１ａ、１１ｂ、１３ａ、１３ｂを有し、レチクル
１２はその中央部にパターン領域１２ａが設けられてい
る。図１（ｂ）（ｃ）に示す工程では、レチクル１２を
使用してレチクル１１に設けられたパターン領域１１
ａ、１１ｂの数と同数回露光される。すなわち、図１
（ｂ）ではパターン領域１１ｂに対応するチップに露光
され、図１（ｃ）ではパターン領域１１ａに対応するチ
ップに露光される。

【００１０】図２に示すように、前記１チップ取りレチ
クル１２は、パターン領域１２ａの中央部と露光中心Ｏ
が一致している。このため、円形で示すレンズ特性の良
好な部分１５を使用してパターン領域１２ａの殆どの領
域を露光することができ、露光中心Ｏから所定距離離間
した点Ｃもレンズのディストーションの少ない部分１６
で露光できる。したがって、寸法のばらつきが少ないパ
ターンを形成できる。

【００１１】一方、図３に示すように、前記複数チップ
取りレチクル１１の場合、露光中心Ｏはレチクルのパタ
ーン領域１１ａ、１１ｂの中心と一致されている。これ
はレチクル１３も同様である。このような構成の場合、
レチクル１１の中央付近に位置するパターンに比べ、レ
チクルの外周部に位置するパターンの寸法が大きくな
る。すなわち、図３において、１７はレンズの最大露光
エリア近傍を示し、レンズのディストーションの大きい
部分を示している。この部分１７で露光されるパターン
は寸法精度が劣化する。このため、１回の露光により同
時にパターニングされた各チップ内において、パターン
の寸法のばらつきが大きくなる。Ａはレンズ特性の良好
な部分１５で示す領域内のパターンの位置を示し、Ｂは
露光の周辺部１６内のパターンの位置を示している。Ｃ
はＡとＢの中間に位置している。

【００１２】図４は、０．３μｍルールにおけるＭＯＳ
トランジスタのゲート電極の寸法データを示すものであ
り、あるパターンの露光中心Ｏからの距離を横軸にと
り、そのパターンがレンズ特性の良好な部分１５内のＡ
点にあるときの寸法を基準として、ディストーションの
少ない部分１６内のＣ点、ディストーションの大きい部
分１７内のＢ点に位置する同一のパターン寸法の増減を
縦軸にとった場合を示している。レンズの最大露光エリ
アを使用した場合、露光中央付近のＡ点と、外周部付近
のＢ点とでは、寸法に０．０１５μｍの差が生じる。し
たがって、複数チップ取りレチクル１１、１３の場合、
露光中央部と外周部とでこの寸法差が発生する。これに
対して、１チップ取りレチクル１２で使用する露光エリ
アの外周部付近に当たるＣ点では寸法差が０．００５μ
ｍと減少することが分かる。

【００１３】図４に示すデータは、特定のステッパーに
ついて得られた結果である。一般に、レンズの周辺は精
度が低下する傾向にある。このため、この結果を他のス
テッパーに適用できることは言うまでもない。

【００１４】上記実施例によれば、厳しい寸法精度が要
求される工程は１チップ取りのレチクルを使用し、厳し
い寸法精度が要求されない工程は複数チップ取りのレチ
クルを使用している。したがって、厳しい寸法精度が要
求される工程においては、レンズの特性が良好な部分を
使用して露光できるため、十分な寸法精度を確保でき、
例えば電流駆動力が均一で、動作速度が揃った複数のト
ランジスタを製造できる。

【００１５】しかも、全製造工程について１チップ取り
レチクルのような、小数チップ取りのレチクルを使用す
るのではなく、厳しい寸法精度が要求される工程につい
てのみに使用するため、スループットの低下を最小限に
抑えることができる。

【００１６】なお、上記各実施例ではゲート電極やコン
タクトホールを形成する工程に使用されるレチクルを１
チップ取りのレチクルとしたが、これに限定されるもの
ではなく、厳しい寸法精度が要求される他の製造工程に
適用できる。

【００１７】また、上記実施例は０．３μｍルールの半
導体装置の製造工程にこの発明を適用した場合について
説明したが、０．３μｍルール以下の半導体装置の製造
工程にこの発明を適用できることは言うまでもない。そ
の他、この発明の要旨を変えない範囲において、種々変
形実施可能なことは勿論である。

【００１８】

【発明の効果】以上詳述したようにこの発明によれば、
寸法精度の要求が厳しい特定の製造工程は、厳しい寸法
精度が要求されない製造工程のレチクルより少ない数の
チップ取りのレチクルを使用しているため、レンズの特
性が良好な部分を使用してパターンを露光できる。した
がって、パターン寸法のばらつきを防止して、均一な特
性を有する製品を確実に製造することができる。しか
も、寸法精度の要求が厳しい特定の製造工程のみ、少な
い数のチップ取りのレチクルを使用しているため、スル
ープットの低下を最小限に抑えることができる。

【図面の簡単な説明】

【図１】この発明の実施例を示すものであり、各製造工
程に適用されるレチクルを示す構成図。

【図２】小数チップ取りレチクルを示す構成図。

【図３】複数チップ取りレチクルを示す構成図。

【図４】露光範囲と寸法誤差の関係を示す図。

【図５】従来の各製造工程に適用されるレチクルを示す
構成図。

【符号の説明】

１１、１３…複数チップ取りレチクル、１２…小数チッ
プ取りレチクル、１１ａ、１１ｂ、１２ａ、１２ｂ、１
３ａ、１３ｂ…パターン領域。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の製造工程は複数チップ取りの第１
   のレチクルを用いて露光し、 前記第１の製造工程に比べて寸法精度が要求される第２
   の製造工程は前記第１のレチクルより少ない数のチップ
   を取る第２のレチクルを用いて露光することを特徴とす
   る半導体装置の製造方法。
2. 【請求項２】 前記第２のレチクルは露光中心とパター
   ンが形成された領域中心とが一致していることを特徴と
   する請求項１記載の半導体装置の製造方法。
3. 【請求項３】 前記第２の製造工程は、少なくともトラ
   ンジスタのゲート電極の製造工程、コンタクトホールの
   製造工程であることを特徴とする請求項１記載の半導体
   装置の製造方法。
4. 【請求項４】 前記寸法精度は最小線幅が０．３μｍ以
   下であることを特徴とする請求項１記載の半導体装置の
   製造方法。