CN1236497C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1236497C
CN1236497C CNB991265289A CN99126528A CN1236497C CN 1236497 C CN1236497 C CN 1236497C CN B991265289 A CNB991265289 A CN B991265289A CN 99126528 A CN99126528 A CN 99126528A CN 1236497 C CN1236497 C CN 1236497C
Authority
CN
China
Prior art keywords
conductive
dielectric film
semiconductor layer
word line
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991265289A
Other languages
English (en)
Other versions
CN1258100A (zh
Inventor
A·O·阿丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1258100A publication Critical patent/CN1258100A/zh
Application granted granted Critical
Publication of CN1236497C publication Critical patent/CN1236497C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/50—ROM only having transistors on different levels, e.g. 3D ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的目的在于通过在平坦的字线上形成起到有源层的功能的第1导电型半导体层，得到高质量的半导体层，得到可靠性高的半导体装置。上述半导体装置如以下那样来构成：依次形成绝缘膜11、13互相平行的多条字线12、栅绝缘膜14和第1导电型半导体层15，绝缘膜13相对于字线12的表面，其表面被平坦化，第1导电型半导体层15中形成由与字线12交叉且互相平行的多个第2导电型高浓度杂质扩散层21构成的位线。

Description

半导体装置及其制造方法
本发明涉及半导体装置及其制造方法，更详细地说，涉及由新的ROM单元阵列结构构成的半导体装置及其制造方法。
迄今为止，作为掩模ROM(MROM)的NOR型存储单元，如图7和图8中所示那样，使用了结构单纯且制造容易的平单元(flatcell)结构。通常将这样的平单元结构的MROM的单位存储单元称为单漏(single drain)型存储单元，该存储单元由MOS晶体管构成，该MOS晶体管由利用包含高浓度杂质的扩散层形成的相邻的2条位线31和与其交叉的由多晶硅膜形成的字线32构成。
这样的存储单元用低阈值电压(例如，Vth＝0.5V)或比电源电压高的阈值电压(例如，Vth＝5V，电源电压Vdd＝3V)来进行编程，例如，如图9的等效电路图中所示那样，与选择晶体管QBTOP、QBBOT连接，构成NOR型ROM阵列。
一般来说，在亚微米沟道MOSFET中，作为对于短沟道效应及热载流子产生的性能变坏的对策，采用了LDD(轻掺杂漏)结构。
但是，LDD结构难以应用于上述那样的平单元结构的存储单元。即，LDD结构可通过下述的工艺来实现：在形成了栅电极后，将该栅电极作为掩模来使用，形成低浓度杂质扩散层，再在栅电极上形成了侧壁隔离层(sidewall spacer)后，将该栅电极和侧壁隔离层作为掩模来使用，形成高浓度杂质扩散层。另一方面，在平单元结构中，由于先形成作为位线和源/漏区起作用的高浓度杂质扩散层，再形成字线，使其与该高浓度杂质扩散层交叉，故不能在高浓度杂质扩散层与之后成为沟道的区域之间以自对准方式形成低浓度杂质扩散层。
因此，如果打算以自对准的方式相对于高浓度杂质扩散层来形成低浓度杂质扩散层，则除了通常的工序之外，必须有以下一系列的工序，例如：
①在整个衬底上形成氧化膜，在该氧化膜的成为低浓度杂质扩散层和高浓度杂质扩散层的区域中形成开口；
②将氧化膜作为掩模来使用，注入低浓度杂质；
③在具有开口的氧化膜上再淀积氧化膜，进行回刻(etchback)，在开口中形成侧壁隔离层；
④将该氧化膜和侧壁隔离层作为掩模来使用，注入高浓度杂质；以及
⑤以刻蚀方式除去作为掩模使用的氧化膜和侧壁隔离层。
再者，随着缩小到亚半微米，高浓度杂质扩散层也缩小，但伴随该缩小，高浓度杂质扩散层的电阻增加。该电阻的增加使构成单元的晶体管的驱动电流减少，使对于MROM的存取时间延迟。
作为降低高浓度杂质扩散层、即位线的电阻的方法，通常采用自对准硅化物(salicide)技术，但由于在上述平单元结构的存储单元中，字线在位线上交叉，此外，由于位线上的绝缘膜的厚度与位线区和字线区以外的区域的绝缘膜的厚度相同，故难以应用将字线作为掩模的自对准硅化物技术。
此外，作为另外的MROM的NOR型存储单元，在特开平6-291284号公报中提出了如图10(a)～(d)中示出的那种高密度MROM。
该MROM中，在形成了高浓度杂质扩散层41作为位线的体硅衬底40上形成栅电极42，在栅电极42上形成硅层，在该硅层43中形成高浓度杂质扩散层43a，由此用接点部44来连接上下的高浓度杂质扩散层41、43a，同时共用栅电极42来谋求高密度化。即，通过以共有栅电极42的方式将平单元结构的MROM与反平单元结构的MROM组合起来，实现了高密度化。
但是，即使在该结构的MROM中，也不能适应防止伴随微细化的短沟道效应和降低高浓度杂质扩散层的电阻的要求。
按照本发明，提供这样一种半导体装置，其结构是这样的：依次形成绝缘膜、互相平行的多条字线、栅绝缘膜和第1导电型半导体层，上述绝缘膜相对于上述字线的表面，其表面被平坦化，上述第1导电型半导体层中形成与上述字线交叉且互相平行的多个由第2导电型高浓度杂质扩散层构成的位线。
此外，按照本发明，提供包含下述的工序的半导体装置的制造方法：
(a)形成绝缘膜和字线、相对于上述字线的表面使上述绝缘膜的表面平坦化的工序；
(b)在这些绝缘膜和字线上形成栅绝缘膜、第1导电型半导体层的工序；
(c)在该半导体层上形成与上述字线交叉且互相平行的多个线状绝缘膜的工序；
(d)将该线状绝缘膜作为掩模来使用、对半导体层注入第2导电型杂质以形成多个第2导电型低浓度杂质扩散层的工序；
(e)在上述线状绝缘膜中形成绝缘性的侧壁隔离层、将这些线状绝缘膜和侧壁隔离层作为掩模来使用、对半导体层注入第2导电型杂质以形成多个第2导电型高浓度杂质扩散层的工序；
(f)将上述线状绝缘膜和侧壁隔离层作为掩模来使用、在上述第2导电型高浓度杂质扩散层的表面上形成自对准硅化物膜的工序；以及
(g)在包含上述线状绝缘膜和侧壁隔离层的上述半导体层上形成层间绝缘膜的工序。
图1是示出作为本发明的半导体装置的实施例的反平单元结构的ROM单元阵列的主要部分的概略斜视图。
图2是说明图1的反平单元结构的ROM单元阵列的制造工序用的主要部分的概略剖面工序图。
图3是说明图1的反平单元结构的ROM单元阵列的制造工序用的主要部分的概略剖面工序图。
图4是示出图1的反平单元结构的ROM单元阵列的层叠结构的主要部分的概略斜视图。
图5是示出作为本发明的半导体装置的另一实施例的反平单元结构的ROM单元阵列的主要部分的概略斜视图。
图6是示出图5的反平单元结构的ROM单元阵列的层叠结构的主要部分的概略斜视图。
图7是示出作为本发明的半导体装置的又一实施例的反平单元结构的ROM单元阵列的主要部分的概略斜视图。
图8是示出现有的ROM的单元阵列的主要部分的概略平面图。
图9是图8的单元阵列的X-X’线剖面图。
图10是包含图8的单元阵列的NOR型ROM的等效电路图。
图11是示出现有的另一ROM的单元阵列的主要部分的(a)概略平面图、(b)等效电路图、(c)A-A’线剖面图，(d)C-C’线剖面图。
本发明的半导体装置主要是依次形成绝缘膜、互相平行的多条字线、栅绝缘膜和第1导电型半导体层而构成的反平单元结构的半导体装置。
本发明的半导体装置最好在半导体衬底上形成。作为此时的半导体衬底，例如可举出硅、锗等的半导体衬底、GaAs、InGaAs等的化合物半导体等各种衬底。再有，也可在半导体衬底中形成晶体管、电容器、电阻等元件或RAM、ROM、外围电路等的电路。
绝缘膜最好如上述那样在半导体衬底上形成，例如，可在半导体衬底的正上方形成，也可作为元件或电路等上的层间绝缘膜来形成，也可作为LOCOS(硅的局部氧化)膜等元件分离膜来形成。关于该绝缘膜的膜厚，可根据层间绝缘膜、元件分离膜等的功能以适当的膜厚来形成，例如，可举出约300～500nm。此外，该绝缘膜也可作为SiO2膜、SiN膜的单层膜或层叠膜来形成。
再有，在绝缘膜上形成了下述的字线，但该绝缘膜的一部分配置在字线间，而且相对于字线的表面，其表面进行了平坦化。即，通过将字线埋入该绝缘膜的表面内，该绝缘膜可具有这些表面成为同一的面那样的槽，该绝缘膜也可以是下述的绝缘膜，该绝缘膜由在平坦的单层膜或层叠膜的下层绝缘膜上形成了字线后，层叠埋入字线间的上层绝缘膜，通过对该表面进行回刻被平坦化而形成的上下层构成。
在绝缘膜上形成了互相平行的多条字线。字线通常可用作为半导体装置的字线起作用的材料、膜厚、宽度来形成。作为字线的材料，例如可举出铝、铜、银、铂、高熔点金属(钨、钽、钛、钼等)等金属、多晶硅、与高熔点金属的硅化物、多晶硅硅化物(polycide)等。其中，作为能耐高温、传导率低的材料的硅化钼、氯化钛等是较为理想的。此外，关于其膜厚，可举出约150～300nm。关于其宽度，例如可举出约0.1～0.5μm。
在与绝缘膜一起其表面被平坦化的字线上形成了栅绝缘膜。栅绝缘膜可用通常起到晶体管的栅绝缘膜的功能的材料、膜厚来形成。例如，可举出SiO2膜、SiN膜的单层膜或层叠膜。此外，其膜厚，例如，可举出约5～10nm。
在栅绝缘膜上形成了第1导电型半导体层。该半导体层是起到形成晶体管用的有源层的功能的层，例如，可用由硅、锗等的半导体、GaAs、InGaAs等的化合物半导体等形成的薄膜层来形成。其中，硅层较为理想。这是因为，硅层的缺陷密度少、粒界少。半导体层的膜厚可考虑能得到的半导体装置的特性等适当地进行调整，例如，可举出约30～150nm。
对半导体层进行第1导电型杂质的掺杂。此时的第1导电型杂质，在N型的情况下，可举出磷、砷等，在P型的情况下，可举出硼等。关于杂质浓度，只要是在构成通常的晶体管的半导体衬底或半导体层中含有的浓度，则不作特别限定，例如，可举出约5×1016～3×1017cm-3。该第1导电型杂质可在半导体层内均匀地掺杂，也可在以后的工序中，在形成晶体管的沟道区的区域或其一部分中以低浓度或高浓度进行掺杂。
此外，在该第1导电型半导体层中，形成了与字线交叉且互相平行的多个第2导电型高浓度杂质扩散层。该第2导电型高浓度杂质扩散层在P型的情况下，含有硼等，在N型的情况下，含有磷或砷等，其浓度可举出与起到通常的位线或源/漏区的功能的杂质扩散层同样的浓度，例如1×1020～1×1021cm-3。此外，关于其宽度，可举出约0.1～0.5μm。再有，该第2导电型高浓度杂质扩散层最好具有与半导体层的厚度相同程度的深度。
再者，在该第1导电型半导体层中，可在第2导电型高浓度杂质扩散层间并与第2导电型高浓度杂质扩散层邻接的区域中形成第2导电型低浓度杂质扩散层。再有，第2导电型低浓度杂质扩散层最好在高浓度杂质扩散层的两侧的邻接的区域中形成。第2导电型低浓度杂质扩散层比第2导电型高浓度杂质扩散层浅，最好以约0.05～0.15μm的宽度来形成，起到所谓的LDD区的功能。其杂质浓度，例如可举出1×1018～1×1019cm-3。
此外，在半导体层中形成的第2导电型高浓度杂质扩散层的表面上最好形成自对准硅化物膜。关于自对准硅化物膜，例如在半导体层由硅层来构成的情况下，可举出TiSi2膜等。自对准硅化物膜的膜厚最终地定为约20～50nm是较为理想的。
利用这样的结构，在本发明的半导体装置中，形成多个单元晶体管，构成掩模ROM单元阵列，在该多个单元晶体管中，在互相邻接的2个第2导电型高浓度杂质扩散层和与该第2导电型高浓度杂质扩散层交叉的1条字线的交叉部处，将2个第2导电型高浓度杂质扩散层定为源/漏区，将该第2导电型高浓度杂质扩散层间的第1导电型半导体层定为沟道区，将1条字线定为栅电极。
在由该多个单元晶体管构成的掩模ROM单元阵列中，通过在所希望的晶体管的沟道区内将第1导电型杂质设定为比第1导电型半导体层内高的浓度或低的浓度，以使晶体管的阈值电压变化，可进行数据的写入。例如，在掩模ROM单元阵列中，通过分别将阈值电压调整为低的阈值电压(例如，0.4V)或高的阈值电压(例如，5V，电源电压为3V)，可进行晶体管的“1”或“0”的逻辑的表现。
本发明的半导体装置中，通过层叠多个由上述那样的绝缘膜、字线、栅绝缘膜和第1导电型半导体层的层叠而构成的反平单元结构，可形成密度更高的半导体装置。再有，此时，如下述那样，可在下层的半导体装置的第1导电型半导体层和上层的半导体装置的绝缘膜间，形成了只在下层的半导体装置的第1导电型半导体装置中的沟道区上形成的线状绝缘膜和在第2导电型低浓度杂质扩散层上任意地形成的绝缘性的侧壁隔离层，也可形成其它的层间绝缘膜、元件、电路等或这些的组合。
本发明的半导体装置可用以下的方法来形成。
首先，(a)最好在半导体衬底上形成绝缘膜和字线，相对于字线的表面，对绝缘膜的表面进行平坦化。此时的平坦化，如上述那样，可在形成了绝缘膜之后，互相平行地形成在该绝缘膜中埋入字线的多个槽，在具有该槽的绝缘膜上层叠构成字线的导电材料，通过回刻直到露出绝缘膜的表面来进行，也可在形成了绝缘膜之后，层叠导电材料，对该导电材料进行图形刻蚀，形成字线，在该字线上再次层叠绝缘膜，通过对该绝缘膜进行回刻直到露出字线的表面来进行。
其次，(b)在该绝缘膜和字线上形成栅绝缘膜、第1导电型半导体层。栅绝缘膜可利用例如CVD法等众所周知的方法来形成。例如，可利用使用了硅烷气体的CVD法，在形成了半导体层之后，注入第1导电型杂质的离子，通过使半导体层结晶化来形成第1导电型半导体层。此外，也可一边掺第1导电型杂质，一边形成半导体层，其后进行结晶化。再者，也可在结晶化之后进行除气(gettering)。例如，可利用固相结晶生长、激光再结晶法、在特开平9-312404号公报中记载的方法来进行此时的结晶化。
再者，(c)在半导体层上形成与字线交叉且互相平行的多个线状绝缘膜。此时的线状绝缘膜，例如，可利用SiO2膜、SiN膜的单层膜或层叠膜，以膜厚约100～300nm来形成。该线状绝缘膜的形状是只覆盖在以后的工序中成为晶体管的沟道区的区域的形状。
(d)将线状绝缘膜作为掩模来使用，对半导体层注入第2导电型杂质，形成多个第2导电型低浓度杂质扩散层。关于此时的杂质的注入，有必要利用杂质不贯通线状绝缘膜、只注入到半导体层的表面上那样的加速能量来进行。关于此时的加速能量，可根据半导体层的膜厚、第2导电型低浓度杂质扩散层的深度等适当地进行调整，例如，可举出约40～70KeV。
(e)在线状绝缘膜中形成侧壁隔离层，将该线状绝缘膜和绝缘性的侧壁隔离层作为掩模(来使用)，对半导体层注入第2导电型杂质，形成多个第2导电型高浓度杂质扩散层。关于此时的杂质的注入，有必要利用杂质不贯通线状绝缘膜和侧壁隔离层、因激活而到达半导体层的底部那样的加速能量来进行。关于此时的加速能量，可根据半导体层的膜厚、第2导电型低浓度杂质扩散层的深度等适当地进行调整，例如，可举出约50～80KeV。
(f)将线状绝缘膜和侧壁隔离层作为掩模来使用，在第2导电型高浓度杂质扩散层的表面上形成自对准硅化物膜。关于自对准硅化物膜，首先，在包含线状绝缘膜和侧壁隔离层的半导体层整个面上形成膜厚约20～50nm的高熔点金属膜，在氮气气氛下，在约600℃～650℃的温度范围内进行约10～20分钟的热处理，由此，将与半导体层接触的高熔点金属膜变换为硅化物膜，再者，利用刻蚀除去未变换为硅化物膜的高熔点金属膜，通过再次在约800℃～850℃的温度范围内进行热处理，可作为低阻膜来形成。
(g)在包含线状绝缘膜和侧壁隔离层的半导体层上形成层间绝缘膜。即，不除去在前面的工序中作为掩模使用的线状绝缘膜和侧壁隔离层，作为层间绝缘膜的一部分来使用。由于通常在晶体管等的元件上形成布线层，故层间绝缘膜是在元件与布线层之间形成的绝缘膜，只要是能确保该绝缘性的膜厚，就对膜厚不作特别的限定。此外，只要是确保通常绝缘性的材料，就不特别限定该材料，可以是单层膜，也可以是层叠膜。
再有，在对本发明的半导体装置写入数据的情况下，在工序(g)中在形成层间绝缘膜之前，在形成了线状绝缘膜和侧壁隔离层的状态下，最好通过以贯通线状绝缘膜的加速能量对晶体管的沟道区注入杂质离子来进行写入。可适当地调整此时的杂质的离子注入的剂量，以便成为能将晶体管的阈值设定为所希望的阈值的浓度。
以下，根据附图说明本发明的半导体装置及其制造方法。
实施例1
本发明的半导体装置，如图1中所示，是具有反平单元结构的MROM。
在该MROM中，按下述顺序层叠硅衬底10、绝缘膜11，在该绝缘膜11上平行地形成了多条字线12。再有，在字线12间配置了由CVD氧化膜构成的绝缘膜13，在互相分离字线12的同时，对字线12的表面进行平坦化。在字线12和绝缘膜13上通过栅绝缘膜14配置了成为有源层的硅层15，在该硅层中以与字线12交叉的方式形成了起到位线和源/漏区的功能的多个高浓度杂质扩散层21，相对于该高浓度杂质扩散层21以自对准的方式形成了低浓度杂质扩散层22。此外，在硅层15中的高浓度杂质扩散层21的表面上形成了低阻的TiSi2膜23。再者，在硅层15中的不是高浓度杂质扩散层21和低浓度杂质扩散层22的区域上形成了CVD绝缘膜17(图中未示出)，在该CVD绝缘膜17的侧壁上形成了侧壁隔离层19(图中未示出)，再在其上形成了层间绝缘膜25(图中未示出)。
以下，说明图1中示出的反平单元结构MROM的制造方法。
首先，如图2(a)中所示，在由形成了所希望的元件(图中未示出)的体硅构成的硅衬底10上形成由膜厚约300～500nm的氧化硅构成的绝缘膜11。再有，在CMOS工艺的情况下，作为LOCOS膜形成了该绝缘膜11。此外，为了降低在以后的工序中形成的字线与硅衬底10之间的寄生电容，该绝缘膜11最好是厚膜。
在绝缘膜11上以膜厚约150～300nm形成MoSi2或TiN那样的高熔点金属膜，利用光刻和刻蚀工序进行图形刻蚀，成为所希望的形状，形成字线12。其后，在字线12上淀积绝缘膜13，用CMP技术进行平坦化。这是因为，如果在以后的工序中淀积的硅层的结晶化时在基底上存在台阶差，则发生因台阶差引起的硅层的膜厚的不均匀、结晶化的不均匀等，不能进行良好的结晶化。再有，也可在绝缘膜13中形成字线12形成用的槽，在该槽内形成字线12。
其次，如图2(b)中所示，用热氧化法或CVD法在字线12上形成膜厚约5～10nm的栅绝缘膜14。在栅绝缘膜14上形成作为有源层的硅层15。该硅层15决定构成ROM存储单元的晶体管的特性，为了得到高质量的硅层15，首先，淀积非晶硅，其次，进行固相结晶生长或激光再结晶。其后，对硅层15注入硼离子，使其杂质浓度为5×1016～3×1017cm-3，形成P型的硅层15。再有，最终的硅层15的膜厚是约50nm。
接着，如图2(c)中所示，以膜厚50nm形成CVD氧化膜17，利用光刻和刻蚀工序，在以后的工序中形成位线的区域的CVD氧化膜17中形成开口。将该CVD氧化膜17作为掩模来使用，以约2×1013个/cm2的剂量、约20keV的注入能量注入磷18。
其次，如图2(d)中所示，在CVD氧化膜17的整个面上以膜厚约200nm形成CVD氧化膜或氮化膜，通过进行回刻，在CVD氧化膜17上形成侧壁隔离层19。将该CVD氧化膜17和侧壁隔离层19作为掩模来使用，以约3×1015个/cm2的剂量、约40keV的注入能量注入砷20。
其后，如图2(e)中所示，用RTA法激活已注入的原子，形成起到位线和源/漏区的功能的高浓度杂质扩散层21和相对于高浓度杂质扩散层21以自对准的方式形成低浓度杂质扩散层22。
接着，将该CVD氧化膜17和侧壁隔离层19作为掩模来使用，用溅射法在所得到的硅衬底10上淀积约50nm的钛膜，在约600～650℃的N2的气氛下进行退火。由此，在硅层15与钛膜相接的区域中，钛膜成为TiSix膜23a。再有，在CVD氧化膜17和侧壁隔离层19上的钛膜成为TiN。其次，用刻蚀方法除去TiN和未反应的Ti，通过在800～850℃下进行退火，可使TiSix膜成为低阻的TiSi2膜23，可实现位线的低阻。
利用以上的工序，完成LDD结构和自对准硅化物膜的形成，可形成由下述部分构成的晶体管：具有由在硅层15中形成的高浓度杂质扩散层21和低浓度杂质扩散层22构成的LDD结构的源/漏区；位于该源/漏区间的沟道区；栅绝缘膜14；以及位线12。
其后，如图2(f)中所示，形成在所希望的晶体管的沟道区上具有开口的抗蚀剂掩模24。使用该抗蚀剂掩模24在晶体管的沟道区中隔着GVD氧化膜17，以1×1014个/cm2的剂量、20keV的注入能量注入硼离子，进行数据的写入。即，利用该离子注入，使晶体管的阈值电压比电源电压高的约6V，写入数据「1」，此外，使未进行离子注入的晶体管的阈值成为约0.5V，写入数据「0」。再有，在图2(f)中，一起示出了前面在硅衬底10上已形成的所希望的元件，例如在外围电路中的MOS晶体管。
其次，如图2(g)中所示，在所得到的硅衬底10上形成层间绝缘膜25，对接触孔进行开口，形成接点栓(contact plug)26、布线层27，由此完成反平单元结构MROM。再有，在该反平单元结构MROM中，没有必要用刻蚀方法除去作为离子注入和自对准硅化物膜形成用的掩模来使用的CVD氧化膜17。
实施例2
通过以重复的结构层叠在实施例1中形成的反平单元结构MROM，如图3中所示，可形成高密度的反平单元结构MROM。
实施例3
如图4中所示，本实施例除了不在高浓度杂质扩散层21的表面上形成低阻的TiSi2膜23以外，具有与实施例1中示出的图1的反平单元结构MROM相同的结构。
实施例4
如图5中所示，本实施例除了不在高浓度杂质扩散层21的表面上形成低阻的TiSi2膜23以外，具有与实施例2中示出的图3的反平单元结构MROM相同的结构。
实施例5
如图6中所示，本实施例除了不形成低浓度杂质扩散层22和高浓度杂质扩散层21表面的低阻TiSi2膜23以外，具有与实施例1中示出的图1的反平单元结构MROM相同的结构。
实施例6
在本实施例中，通过以重复的结构层叠在实施例5中形成的反平单元结构MROM，可形成高密度的反平单元结构MROM。
按照本发明，由于依次形成绝缘膜、互相平行的多条字线、栅绝缘膜和第1导电型半导体层，上述绝缘膜相对于上述字线的表面，其表面被平坦化，上述第1导电型半导体层中形成与上述字线交叉且互相平行的多个由第2导电型高浓度杂质扩散层构成的位线，故可在平坦的字线上形成起到有源层的功能的第1导电型半导体层，可得到高质量的半导体层，因此，可实现可靠性高的半导体装置。
此外，按照本发明的半导体装置的结构，由于在与起到位线和源/漏区的功能的第2导电型高浓度杂质扩散层邻接的区域中形成第2导电型低浓度杂质扩散层，可实现所谓的LDD结构的源/漏区，故可防止伴随单漏结构中的晶体管的缩小而变得显著的短沟道效应及热载流子引起的性能变坏，可使单漏结构中的晶体管的源/漏间耐压提高，可谋求提高电源电压和缩短存取时间。
再者，由于可容易地在第1导电型半导体层中形成的第2导电型高浓度杂质扩散层的表面上形成自对准硅化物膜，故可实现位线的低阻化，于是可使半导体装置的驱动能力提高。
而且，由于本发明的半导体装置由平坦的层叠结构来实现，由于可容易地层叠多个该层叠结构，故可提供密度更高的半导体装置。
此外，按照本发明的半导体装置的制造方法，由于可将为了形成杂质扩散层而使用的线状绝缘膜直接作为层间绝缘膜来使用，故可利用简单的制造工序来制造高可靠性、高性能的半导体装置。

Claims (13)

1.一种半导体装置，包括：
依次形成绝缘膜、互相平行的多条字线、栅绝缘膜和第1导电型半导体层，
上述绝缘膜相对于上述字线的表面，其表面被平坦化，上述第1导电型半导体层中形成与上述字线交叉且互相平行的多个由第2导电型高浓度杂质扩散层构成的位线，和
在第1导电型半导体层中形成的第2导电型高浓度杂质扩散层的表面上形成自对准硅化物膜。
2.如权利要求1中所述的半导体装置，其特征在于：
在第1导电型半导体层中形成的第2导电型高浓度杂质扩散层间并与该第2导电型高浓度杂质扩散层邻接的区域中形成第2导电型低浓度杂质扩散层。
3.如权利要求1或2所述的半导体装置，其特征在于：
构成多个单元晶体管，在该多个单元晶体管中，在互相邻接的2个第2导电型高浓度杂质扩散层和与该第2导电型高浓度杂质扩散层交叉的1条字线的交叉部处，将上述2个第2导电型高浓度杂质扩散层定为源/漏区，将该第2导电型高浓度杂质扩散层间的第1导电型半导体层定为沟道区，将上述1条字线定为栅电极，将这些单元晶体管的至少1个的沟道区的第1导电型杂质浓度设定成比第1导电型半导体层的第1导电型杂质浓度高。
4.一种半导体装置的制造方法，其特征在于，包括：
(a)形成绝缘膜和字线、相对于上述字线的表面使上述绝缘膜的表面平坦化的工序；
(b)在这些绝缘膜和字线上形成栅绝缘膜、第1导电型半导体层的工序；
(c)在该半导体层上形成与上述字线交叉且互相平行的多个线状绝缘膜的工序；
(d)将该线状绝缘膜作为掩模来使用、对半导体层注入第2导电型杂质以形成多个第2导电型低浓度杂质扩散层的工序；
(e)在上述线状绝缘膜中形成绝缘性的侧壁隔离层、将这些线状绝缘膜和侧壁隔离层作为掩模来使用、对半导体层注入第2导电型杂质以形成多个第2导电型高浓度杂质扩散层的工序；
(f)将上述线状绝缘膜和侧壁隔离层作为掩模来使用、在上述第2导电型高浓度杂质扩散层的表面上形成自对准硅化物膜的工序；以及
(g)在包含上述线状绝缘膜和侧壁隔离层的上述半导体层上形成层间绝缘膜的工序。
5.如权利要求4中所述的半导体装置的制造方法，其特征在于：
在工序(a)中，形成绝缘膜，在该绝缘膜中互相平行地形成埋入字线的多个槽，在具有该槽的绝缘膜上层叠构成字线的导电材料，进行回刻(etchback)直到露出绝缘膜的表面。
6.如权利要求4中所述的半导体装置的制造方法，其特征在于：
在工序(a)中，形成绝缘膜，层叠导电材料，对该导电材料进行图形刻蚀，形成字线，在该字线上再次层叠绝缘膜，对该绝缘膜进行回刻直到露出字线的表面。
7.如权利要求4中所述的半导体装置的制造方法，其特征在于：
在工序(b)中，利用CVD法形成半导体层，对该半导体层注入第1导电型杂质的离子，通过使半导体层结晶化来形成第1导电型半导体层。
8.如权利要求4中所述的半导体装置的制造方法，其特征在于：
在工序(b)中，一边掺第1导电型杂质，一边形成半导体层，其后通过结晶化来形成第1导电型半导体层。
9.一种半导体装置的制造方法，其特征在于：
包括：
(a)形成绝缘膜和字线、相对于上述字线的表面，使上述绝缘膜的表面平坦化的工序；
(b)在这些绝缘膜和字线上形成栅绝缘膜、第1导电型半导体层的工序；
(c)在该半导体层上形成与上述字线交叉且互相平行的多个线状绝缘膜的工序；以及
(d)将该线状绝缘膜作为掩模来使用、对半导体层注入第2导电型杂质以形成多个第2导电型高浓度杂质扩散层的工序，
依次形成绝缘膜、互相平行的多条字线、栅绝缘膜和第1导电型半导体层，上述绝缘膜相对于上述字线的表面，其表面被平坦化，上述第1导电型半导体层中形成由与上述字线交叉且互相平行的多个第2导电型高浓度杂质扩散层构成的位线。
10.如权利要求9中所述的半导体装置的制造方法，其特征在于：
在工序(a)中，形成绝缘膜，在该绝缘膜中互相平行地形成埋入字线的多个槽，在具有该槽的绝缘膜上层叠构成字线的导电材料，进行回刻直到露出绝缘膜的表面。
11.如权利要求9中所述的半导体装置的制造方法，其特征在于：
在工序(a)中，形成绝缘膜，层叠导电材料，对该导电材料进行图形刻蚀，形成字线，在该字线上再次层叠绝缘膜，对该绝缘膜进行回刻直到露出字线的表面。
12.如权利要求9中所述的半导体装置的制造方法，其特征在于：
在工序(b)中，利用CVD法形成半导体层，对该半导体层注入第1导电型杂质的离子，通过使半导体层结晶化来形成第1导电型半导体层。
13.如权利要求9中所述的半导体装置的制造方法，其特征在于：
在工序(b)中，一边掺第1导电型杂质，一边形成半导体层，其后通过结晶化来形成第1导电型半导体层。
CNB991265289A 1998-12-22 1999-12-22 半导体装置及其制造方法 Expired - Fee Related CN1236497C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36466698A JP3388195B2 (ja) 1998-12-22 1998-12-22 半導体装置及びその製造方法
JP364666/1998 1998-12-22
JP364666/98 1998-12-22

Publications (2)

Publication Number Publication Date
CN1258100A CN1258100A (zh) 2000-06-28
CN1236497C true CN1236497C (zh) 2006-01-11

Family

ID=18482372

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991265289A Expired - Fee Related CN1236497C (zh) 1998-12-22 1999-12-22 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US6737711B1 (zh)
EP (1) EP1014449B1 (zh)
JP (1) JP3388195B2 (zh)
KR (1) KR100369745B1 (zh)
CN (1) CN1236497C (zh)
DE (1) DE69925702T2 (zh)
TW (1) TW451491B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709334B2 (en) * 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US20110013443A1 (en) * 2009-07-20 2011-01-20 Aplus Flash Technology, Inc. Novel high speed two transistor/two bit NOR read only memory
DE112018001161T5 (de) * 2017-03-06 2019-12-05 Sony Semiconductor Solutions Corporation Tuner-modul und empfangsvorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856456A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JP2623122B2 (ja) 1988-08-05 1997-06-25 株式会社リコー 三次元構造の半導体メモリ装置
US5231296A (en) * 1989-12-19 1993-07-27 Texas Instruments Incorporated Thin film transistor structure with insulating mask
JPH04226071A (ja) 1990-05-16 1992-08-14 Ricoh Co Ltd 半導体メモリ装置
JPH0613564A (ja) 1992-06-26 1994-01-21 Sanyo Electric Co Ltd 半導体メモリ装置
JP2853845B2 (ja) 1993-04-01 1999-02-03 シャープ株式会社 半導体装置およびその製造方法
JPH088435A (ja) 1994-06-16 1996-01-12 Sanyo Electric Co Ltd 薄膜トランジスタとその製造方法
JP2661561B2 (ja) * 1994-10-27 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3508295B2 (ja) 1995-04-24 2004-03-22 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5721169A (en) 1996-04-29 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd. Multiple storage planes read only memory integrated circuit device and method of manufacture thereof
JP3545583B2 (ja) * 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5780350A (en) * 1997-01-30 1998-07-14 Lsi Logic Corporation MOSFET device with improved LDD region and method of making same
US5828113A (en) 1997-03-28 1998-10-27 Macronix International Co., Ltd. Double density MROM array structure
JPH10275914A (ja) 1997-03-31 1998-10-13 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR100369745B1 (ko) 2003-01-30
EP1014449A1 (en) 2000-06-28
KR20000048296A (ko) 2000-07-25
TW451491B (en) 2001-08-21
DE69925702D1 (de) 2005-07-14
JP2000188342A (ja) 2000-07-04
EP1014449B1 (en) 2005-06-08
CN1258100A (zh) 2000-06-28
DE69925702T2 (de) 2006-03-23
JP3388195B2 (ja) 2003-03-17
US6737711B1 (en) 2004-05-18

Similar Documents

Publication Publication Date Title
US7902573B2 (en) Semiconductor device including vertical MOS transistors
US8482047B2 (en) DRAM layout with vertical FETS and method of formation
KR100357336B1 (ko) 반도체 집적회로장치
US5659194A (en) Semiconductor device having metal silicide film
US8389360B2 (en) DRAM layout with vertical FETs and method of formation
JP3393846B2 (ja) 半導体デバイスを形成する方法
US5025741A (en) Method of making semiconductor integrated circuit device with polysilicon contacts
US6717202B2 (en) HSG semiconductor capacitor with migration inhibition layer
KR0128062B1 (ko) 반도체 집적회로 장치의 제조방법
TWI575579B (zh) 半導體裝置之製造方法及半導體裝置
CN1238902C (zh) 静态随机存取存储器单元及其制造工艺
CN1500292A (zh) 具有垂直超薄体晶体管的开放位线动态随机存储器
CN1716572A (zh) 非易失性半导体存储器件的制造方法及半导体存储器件
CN1874003A (zh) 半导体器件及其制造方法
CN1383211A (zh) 包含非易失性半导体存储装置的半导体集成电路装置
US6657265B2 (en) Semiconductor device and its manufacturing method
KR100475084B1 (ko) Ｄｒａｍ 반도체 소자 및 그 제조방법
US6320260B1 (en) Semiconductor device and method for manufacturing the same
CN1574293A (zh) 半导体集成电路器件的制造方法和半导体集成电路器件
CN1614785A (zh) 存储器混装半导体装置及其制造方法
CN1236497C (zh) 半导体装置及其制造方法
CN1097311C (zh) 半导体装置的制造方法和半导体装置
JPH1012755A (ja) ＢｉＣＭＯＳ型ＳＲＡＭ素子及びその製造方法
CN1155100C (zh) 具有垂直栅侧壁的场效应晶体管和制造这种晶体管的方法
US11751393B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060111

Termination date: 20111222