CN1235226C

CN1235226C - 自行端接式高频储存器模块

Info

Publication number: CN1235226C
Application number: CNB008037108A
Authority: CN
Inventors: 迪克·D·布朗; 许维民; 汤姆斯·L·斯莱
Original assignee: High Connection Density Inc
Current assignee: High Connection Density Inc
Priority date: 1999-12-14
Filing date: 2000-02-15
Publication date: 2006-01-04
Anticipated expiration: 2020-02-15
Also published as: WO2001045107A1; TW476965B; US6172895B1; KR20010102156A; CN1340196A; JP2003517175A

Abstract

一种自行端接式高频储存器模块(24)。各储存卡(12)可以是一片直接将储存器芯片(28)固定于其上的习用印刷电路卡(12)。或者，由可插拔式子模块(24，35，38)所装配成的高密度储存器模块(24，35，38)亦可使用。另可将这些子模块(24，35，38)予以临时装配，以供进行测试和/或预烧。直接黏著在储存卡(12)或储存器模块(24，35，38)上的总线终端(52)则可消除连接总线出口(42)的需求，让释出的连接容量可供他用。

Description

自行端接式高频储存器模块

相关专利申请案

本申请案与颁给Li等人，发明名称为「自动装配式低插入力连接器总成(Self-Assembled Low Insertion Force Connector Assembly)」的美国第5,928,005号专利案，以及与本案同时提出和共同待审的第＿＿＿＿号[HCD-201]与第＿＿＿＿号[HCD-102]美国专利申请案有关，所有该等案件均以参照方式并入本案。

技术领域

本发明是有关各种电脑应用的高密度储存器模块，尤指内建阻抗受控式传输线总线，和选择性内建驱动器线路终端的高密度储存器模块。

发明背景

现代高速数字电脑和在其上执行的复杂软件，对挥发性随机存取储存器(RAM)的需求量日益增加。当总线和时脉的速率增加时，用以服务若干储存器装置的电驱动要求，即变得比现用较低速的储存器更为严格。

储存器系统的作业速率，多半是由储存器控制器与储存器装置或总线之间的电气互连来决定。当资料速率增加时，相较于讯号的转移时间，因互连而发生的讯号传播时间就不再是可以忽视。总线速率高时，那些互连即有当成传输线网路的作用。该等传输线网路的回应特性则界定出储存器总线的最高可用速率。

在这一代的储存器封装技术中，单一储存卡或模块上实际可用的储存器数量由下列二个因素控制：储存器装置(芯片)本身的容量以及实际可对模块作成的电连接数。可以是菊链式的储存卡或模块数，全视线路驱动器及接收器的容量而决定。为确保快速储存器周期时间，要用极短的快速上升脉冲。

以已知的随机存取储存器(RAM)系统为例，因为在一定的时间间隔期间，总线上只存有一比特，所以总线速率主要是由总线的讯号设定时间来决定。结果，这种总线目前在个人电脑(PC)储存器系统中所能达到的最高资料速率为每秒266百万比特(Mbit)。通常，这种已知的RAM系统不需要或未设有与阻抗匹配的终端。

为求能达到更高的总线速率，同时容许具有更大的储存器容量，必须采用阻抗受控式的总线。举例来说，RAMBUS以储存器的配置设定为其特色，其中储存器装置设在(封装)最多可达三片的RAMBUS针脚定义储存器模块(RIMM)卡上，而所有这些模块卡则由一个高速资料总线互连在一主机板上。主机板上的总线的实际终端则设有一个以上的端接组件。

作业时，位址/资料线路离开主机板上的电路和进入储存器链中的第一RIMM卡。这些相同的位址/资料线路必须经由一整组第二连接始能离开RIMM。于驱动器线路抵达其终端前，这绕径会持续施诸于第二及第三RIMM模块。这种储存器/总线配置设定可透过相当长的总线而在一储存器控制器和一资料储存装置之间传输极快的转移讯号。这些总线可让多个比特同时往下传播到总线的各线路，以达到每秒800Mbits的存取资料速率。未来预期能达到更高的总线速率。

此等总线的一项最重要的特色就是能有效控制讯号传播路径的阻抗，并且将总线的一端端接到总线的特性阻抗，以便保持讯号的逼真度及完整性。

在采用该等总线的系统中，驱动讯号的振幅大致比已知数字讯号的振幅小许多，其原因在于该等装置的驱动强度(dv/dt)受到限制所致。

所有前述因素使得该等储存器总线极为依赖总线沿线各互连之阻抗的控制，始能可靠作业。讯号传输路径中如有任何阻抗失配情形，就会导致讯号衰减，转而可能造成资料传输的错误。同时，所有讯号比特与时脉之间保持正确的定时，对可靠的资料传输也极为重要。因此，使讯号对时脉的延迟差(资料对时脉之斜率)减至最低，则为该等总线的另一重要要求。

已知技术的储存器系统的设计，大致是由一储存器控制器，一时脉驱动器和若干总线终端组成，所有全都安装在主机板上，该主机板在控制器和终端之间则具有最多三个储存器插槽。资料讯号在抵达终端之前，必须通过每一模块，也必须通过总计六个边缘连接器。因为它们的设计，现行的边缘连接器会引起阻抗失配及串音而降低讯号品质，因而让讯号通道的性能受到限制。

储存器模块本身含有终端亦提供几种型式的性能改良。首先，因为只需使用一组接点(即总线线路不需离开模块)，所以额外的接触容量可用作单一储存卡或模块上更多数量的储存器的定址容量。以现今的RAMBUS为例，RIMM卡仅支援八到十六片储存器芯片，每一卡的总容量不超过255Mbits。然而，本发明的储存器模块每一卡却可支援高达32片的芯片，因而使储存器容量增加二至四倍。由省除实质一半的所需接点，即可在单卡上封装更多数量的芯片(例如64片芯片)。

因为有更多的储存器能在单卡上摆置成实际比以往更能接触驱动器电路，所以总线路径的总长度即被大幅减少。另因讯号通过出口接点的额外步骤被省除，因而达到更进一步的改良。再者，已知技术中储存器模块与外部端接电阻器之间的那一段总线路径也被省略。

此外，本发明的设计尚可减低主机板的设计复杂性与制造成本。对于配备一到三个储存器模块的储存器系统而言，使用终端模块作为最后模块有助于达成最大的系统性能。

本发明也可让一通道能具有的所有储存器芯片全都整合到单一终端模块上，据以导致更佳的系统整合与降低成本。与已知技术的模块相比较，本发明的自行端接式模块只需一半的I/O(输入/输出)连接。若将已知的连接器使用在一模块上，可将两个储存器通道整合到一模块上，以致增加频宽并使储存器容量加倍。

当本发明的自行端接式储存器模块与新颖的针脚/插孔技术结合时，即可达到远比以往高出许多的密度。此举可让更多的储存器被封装在单一储存器模块或卡上。这表示可将更多的储存器容量布署得更接近线路驱动器/接收器，因而减低路径长度，尤其在储存器模块属于自行端接式。

高密度自行端接式储存器模块上可配备热管理结构。这些结构在与本案同时提出和共同待审的第＿＿＿＿[HCD-201]号美国专利申请案中有详细说明。

发明内容

本发明的目的在于提供一种其上可支援高达64片储存器芯片的精巧型高密度储存卡。

本发明的另一目的是提供一种采用新颖高密度连接器技术的高密度储存器模块。

本发明的再一目的是提供一种本身设有总线终端的高密度储存器模块。

本发明的又一目的是提供一种能在作业方面减低资料路径长度的高密度储存器模块，因而有助于减轻高速数位电脑等的驱动器的电需求。

本发明的另一目的是提供一种由可拆卸式子模块构成的高密度储存器模块，这些子模块可被临时连接在一起以供进行测试和/或预烧，然后可选择性的以焊接，电黏合，或执行类似的过程而予固定。

本发明的再一目的是提供一种含有以单一总线通道或双总线通道予以支援之所有储存器容量的单一高密度储存器模块。

本发明提供一种其上直接安装有总线终端以便与高速阻抗受控式储存器总线合用的储存器模块。该储存器模块可在一公知印刷电路板上形成，并将未封装或封装的储存器芯片直接固定到该储存器模块。或者，由可插拔式子模块所装配成的高密度储存器模块亦可使用。另可将这些子模块予以临时装配，以供进行测试和/或预烧。使用其上直接黏著总线终端的储存器模块，可增进讯号品质与完整性，因而提升系统的性能。该等设计亦可消除连接总线出口的需求，让释出的连接容量可用于定址模块上额外的储存器容量。另可配备热控结构而使高密度储存器模块保持在可靠的作业温度范围内。

附图说明

兹举实施例并配合图式，将本发明详述于后，其中：

图1是一已知技术的多卡储存器配置的示意图，其中总线终端设于主机板上；

图2a是图1所示已知储存卡的前视平面图；

图2b是图1所示已知储存卡的俯视图；

图2c是图1所示已知储存卡的侧视图；

图3是本发明的储存器配置的示意图，其中总线终端设最后的储存器模块上；

图4是本发明的多卡储存器配置的示意图，其中总线终端设于一储存卡上；

图5a是图4所示本发明的自行端接式储存卡的前视平面图；

图5b是图4所示本发明的自行端接式储存卡的俯视图；

图5c是图4所示本发明的自行端接式储存卡的端视图；

图6是本发明的储存卡采用子卡的另一实施例；

图7a是图6所示本发明的自行端接式储存卡的前视平面图；

图7b是图6所示本发明的自行端接式储存卡的俯视图；

图7c是图7a和图7b图所示子卡的前视示意图；和

图8是可供支援二个储存器通道的自行端接式储存卡的前视示意图。

具体实施方式

一般说来，本发明是一种由裸储存器芯片，或黏著在储存卡或可拆卸储存器子模块(子卡)上的已知储存器芯片制成的高密度储存卡或模块。这些储存卡或模块具有内建的总线终端，并可选择性地具有热管理结构。

首先参阅图1，所示者是一已知技术的多卡(三卡)储存器系统10的示意图。已知的二扩充槽和三扩充槽板，均需端接在主机板12，纵然所有扩充槽都未使用，亦需如此。当然，在此种情况下，于储存器模块及主机板上布线之间提供讯号路径的模块连接器，可能会成比例地降低讯号品质。

所示的主机板12有一部份设有实施RAMBUS(储存器总线)储存器系统所需的支援布线。主机板上12设有一个「直接RAMBUS时脉产生器(Direct RAMBUS Clock Generator，DRCG)」电路14，和一个含有「直接RAMBUS专用集成电路单元组(Direct RAMBUS ASIC Cell，RAC)」18的主装置16。RAMBUS通道20将RAC 18连接到一第一储存器插座22。插座22被实体连接到主机板12。大体上，RAMBUS通道20的连接是由内部的各印刷配线线路(未显示)所达成。第一插座22大致具有若干经设计成能与第一RIMM(RAMBUS针脚定义储存器模块)卡24上的搭配接触垫接合的弹簧加载式接点。

在RAMBUS架构中，各储存模块上大致设有184个接点。RAMBUS通道20是从总线入口区26进入RIMM卡24，再被连接到固定于RIMM卡24上的若干单个式储存器装置28。接著，RAMBUS通道经由RAMBUS通道出口区30从RIMM卡24出来，再从第一RIMM卡24回到主机板12。届时其它的印刷配线线路会将RAMBUS通道20载送到亦设在主机板12上的一第二插座31。该第二插座31插有一第二RIMM卡35。

一个RAMBUS通道入口区32，一连串储存器装置28，和一个RAMBUS通道出口区34组成第二RIMM卡35。同样地，一个第三插座36，第三RIMM卡38，RAMBUS通道入口区40，和RAMBUS通道出口区42组成第三RAMBUS储存卡。RAMBUS通道20是于总线的电路绕径的终端抵达终端44。

终端组件，例如电阻器、阻流电容器和/或去耦电容器44，亦设在主机板12上。RAMBUS通道20的所有讯号在抵达终端44之前，均需先通过三个插座22、31、36和越过三片RIMM卡24、32、38。对于三片RIMM卡24、32、38之上的储存器装置28，相关的驱动器要求应严格始能可靠地存取。讯号会沿著RAMBUS通道20的路径逐步衰减，尤其是在连接器22、31、36处。此外，在主机板12本身之上亦消耗贵重的「空间(realestate)」。

现请参阅图2a，图2b，和图2c，所示者分别是图1的典型已知RIMM卡24的前视、俯视和侧视图。储存器模块28被安排成四纵列，每列各有四个模块。然而，其它的有形安排亦可使用。RAMBUS通道20(图1)是从总线入口区26进入RIMM卡24，再被连接到储存器装置28。接著，RAMBUS通道20经由RAMBUS通道出口区30从RIMM卡24出来，再从第一RIMM卡24回到主机板12(图1)。

图2b是图2a之RIMM卡的一俯视图，其中显示出位在RIMM卡24两边的储存器装置28。

图2c是图2a之RIMM卡的一侧视图，其中也显示出位在RIMM卡24上的储存器装置28。

现请参阅图3，所示者是一具有本发明的储存器模块的储存器系统10示意图。所示的主机板12也有一部份设有实施RAMBUS储存器系统所需的支援布线。按照图1所示及前述的已知储存卡的相同实施方式，主机板上12设有一个「直接RAMBUS时脉产生器(DRCG)」电路14，和一个含有「直接RAMBUS专用集成电路单元组(RAC)」18的主装置16。

RAMBUS通道20将RAC 18连接到一储存器插座22。插座22是被实体连接到主机板12，而RAMBUS通道20的连接大体上是由设在主机板12的一或二表面上的各印刷配线线路(未显示)所达成。或者，可用内部印刷配线路(未颢示)来连接。插座22大致具有若干经设计成能与RIMM卡24上的搭配接触垫接合的弹簧加载式接点。

RAMBUS通道20是从总线入口区26进入RIMM卡24，再被连接到固定于RIMM卡24上的若干单个式储存器装置28。接著，RAMBUS通道20经由RAMBUS通道出口区30从RIMM卡24出来，再从第一RIMM卡24回到主机板12。届时其它的印刷配线线路会将RAMBUS通道20载送到亦设在主机板12上的一第二插座31。该第二插座31插有一第二RIMM卡35。同样地，RAMBUS通道20从第二习用RIMM卡35出来，再被连接到最后一片也含有总线终端的RIMM卡54。本发明不同于已知技术在于，终端52是被直接黏著在RIMM卡54上，因而不需要RAMBUS通道出口部30(图1)。于是，整个附加组的接点被省除，让它们可用来处理附加的储存器容量等。

现请参阅图4，所示者是本发明的储存卡系统50的一示意图。所示的主机板12亦有一部份设有实施RAMBUS储存器系统所需的支援布线。按照图1所示及前述的习用储存卡的相同实施方式，主机板上12设有一个「直接RAMBUS时脉产生器(DRCG)」电路14，和一个含有「直接RAMBUS专用积体电路单元组(RAC)」18的主装置16。

RAMBUS通道20将RAC 18连接到一储存器插座22。插座22是被实体连接到主机板12，而RAMBUS通道20的连接大体上是由设在主机板12的一或二表面上的各印刷配线线路(未显示)达成。或者，可用内部印刷配线路(未显示)来连接。插座22大致具有若干经设计成能与RIMM卡54上的搭配接触垫接合的弹簧加载式接点。

RAMBUS通道20是从总线入口区56进入RIMM卡54，再被连接到固定于RIMM卡54上的若干单个式储存器装置28。不同于习用技艺，终端52是被直接黏著在RIMM卡54上，因而不需要RAMBUS通道出口部30(图1)。整个附加组的接点也被省除。

此时也请参阅图5a，图5b，和图5c，所示者分别是图4的其上设有终端的RIMM卡54的前视、俯视和侧视图。储存器模块28是被安排成二横行，每行各有八个模块。然而，其它的形式安排亦可使用。RAMBUS通道20(图4)是从总线入口区56进入RIMM卡54，再被连接到储存器装置28。RAMBUS通道20终端的终端52(图4)亦设在RIMM卡54上。

图5b是图5a的RIMM卡的一俯视图，其中显示出位在RIMM卡54两边的储存器装置28。

图5c是图5a的RIMM卡的一侧视图，其中也显示出位在RIMM卡54上的储存器装置28。

本发明的配置设定具有许多优点。总线长度若减少时，就可减轻总线上各装置的驱动器要求，因而降低成本和增进可靠性。相较于图1及图3，可看出习用技艺中插槽与终端之间2-1/2连接器插座以及讯号路径相关连的讯号衰减均被消除。大致上，增进RAMBUS通道的品质(即减低其长度，通道延迟，和串音等)即可获得较高的储存器存取速率。RIMM卡54与终端44(图1)之间路径长度的减少以及至少一个插座介面的省除(通常可省除二个半的插座)均有助于降低串音。省除插座36(图1)与终端44(图1)之间的线路时，便释放出额外的主机板空间。

这些变更改良电磁干扰(EMI)的敏感性，也降低主机板12与RIMM卡54组合所辐射出的射频(RF)放射。终端52设于储存卡54上的另一优点就是耦合到主机板12内的杂讯减低，因而增进整个系统的性能。

现请参阅图6，所示者是本发明另一实施例的示意图，其中使用子卡80连接到一储存器模块卡82，而且通常是以针脚/插孔连接技术(未显示)来改善储存器模块卡上的储存器密度。这实施例在与本案同时提出和共同待审的第＿＿＿＿[HCD-201]号专利申请案中有详细说明。所有外部特徵均与先前详述者相同(图4)。

这时也请参阅图7a和图7b，所示者分别是连接到储存器模块卡82的子卡80的前视及侧视图。另请参阅图7c，所示者是子卡80其中之一的前视图。如图所示，储存器装置28设在子卡80上。有一个热管理结构(未显示)被连接到储存器模块28，以便散热。这些控热结构在与本案同时提出和共同待审，并以参照方式并入于此的第＿＿＿＿[HCD-201]号专利申请案中有详细说明。

子卡80上的针脚(未显示)是被插入储存器模块卡82上的插座(未显示)内。本发明的针脚/插孔连接器在与本案同时提出和共同待审的第＿＿＿＿[HCD-201]号专利申请案，以及在美国第5,928,005号专利案中也有详细说明，该等案件亦以参照方式并入于此。

现请参阅图8，所示者是一种二通道RAMBUS模块设计，其中采用了可进一步展现本发明优点的一种已知技术的一通道插座。如图所示，有两个独立的RAMBUS通道56和57进入储存器模块90。若干储存器装置28被连接到RAMBUS通道56和57。设在模块卡90上的独立终端52可适当的端接各RAMBUS通道56和57。这扩展的储存器模块可将芯片固定到两边，也可被插入已知技术的一通道设计的一插座内。

以上所举实施例仅用以说明本发明而已，非用以限制本发明之范围。举凡不违本发明精神所从事的种种修改或变化，俱属本发明申请专利范围。

Claims

1.一种自行端接式高频储存器模块，其包括：

a)一基板；

b)若干沿著该基板至少一边缘而设的电接点，以供连接到一个外部储存器总线；

c)可经运作而连接到所述之若干电接点的电连接装置，以供形成外部储存器总线的一延伸部；

d)若干黏著在基板上并可选择性连接到储存器总线延伸部的储存器装置；和

e)可经运作而连接到储存器总线延伸部的总线端接装置。

2.如申请专利范围第1项所述的自行端接式高频储存器模块，其中该外部储存器总线包括一特性阻抗，而总线终端则展现出一与该特性阻抗匹配的阻抗。

3.如申请专利范围第2项所述的自行端接式高频储存器模块，其中该总线端接装置包括设在基板上并被电连接到储存器总线延伸部线路的电阻器、电容器和电感器构成的群组中的至少一个。

4.如申请专利范围第1项所述的自行端接式高频储存器模块，其中该外部储存器总线包括一个可供容置若干电接点的插座。

5.如申请专利范围第4项所述的自行端接式高频储存器模块，其中该插座包括可供夹紧所述的若干电接点的弹簧接点，以致使基板保持在插座中，和在外部储存器总线与电接点之间建立电连接。

6.如申请专利范围第1项所述的自行端接式高频储存器模块，其中该外部储存器总线包括至少二个外部储存器总线，该外部储存器总线的延伸部包括该等至少二个储存器总线的至少二个延伸部，而所述之若干储存器装置则包括至少二组储存器装置，各组是被独立连接到该等至少二个储存器总线延伸部的其中一个。

7.如申请专利范围第1项所述的自行端接式高频储存器模块，其中沿着该基板至少一边缘设有若干导电针脚。

8.如申请专利范围第7项所述的自行端接式高频储存器模块，其中该外部储存器总线包括一特性阻抗，而总线终端则展现出一与该特性阻抗匹配的阻抗。

9.如申请专利范围第8项所述的自行端接式高频储存器模块，其中该总线端接装置包括属于下列群组的电气组件；设在基板上并被电连接到包括储存器总线延伸部的各个线路的电阻器、电容器和电感器。

10.如申请专利范围第9项所述的自行端接式高频储存器模块，其中该电阻器包括分立的电阻器。

11.如申请专利范围第9项所述的自行端接式高频储存器模块，其中包括一电阻器封装。

12.如申请专利范围第9项所述的自行端接式高频储存器模块，其中设在基板上的电阻器包括一固态电阻装置。

13.如申请专利范围第7项所述的自行端接式高频储存器模块，其中该外部储存器总线包括若干设在一印刷电路板结构上的镀层贯通孔，以供容置和可卸式地固定所述的若干针脚。

14.一种自行端接式高频储存器模块，其包括：

a)一基板；

b)若干连接器，以供容置设在基板上的子卡；

c)至少一片子卡，其具有可供与所述之若干连接器相互作用的电连接装置，另具有至少一个固定于其上的储存器装置；

d)若干沿著基板至少一边缘而设的电接点，以供连接到一外部储存器总线；

e)设于基板上可经运作而连接到所述的若干电接点的配线装置，以供形成外部储存器总线的一延伸部；和

e)可经运作而连接到储存器总线延伸部的总线端接装置。

15.如申请专利范围第14项所述的自行端接式高频储存器模块，其中所述的若干连接器包括设在基板上的镀层贯通孔。

16.如申请专利范围第15项所述的自行端接式高频储存器模块，其中该等镀层贯通孔另包括一个从其容置针脚的远端往内凸伸的导电元件。

17.如申请专利范围第16项所述的自行端接式高频储存器模块，其中该子卡的电连接装置包括若干导电针脚，以供与所述的若干连接器相互作用。

18.如申请专利范围第15项所述的自行端接式高频储存器模块，其中该子卡包括多层印刷电路板。

19.如申请专利范围第18项所述的自行端接式高频储存器模块，其中至少一个储存器装置包括属于下列群组中的至少一个：裸芯片，薄小外框封装，芯片尺寸封装，和电路板插植芯片。

20.如申请专利范围第14项所述的自行端接式高频储存器模块，其中该子卡包括若干彼此保持平行的子卡。

21.如申请专利范围第18项所述的自行端接式高频储存器模块，其中所述的若干子卡另包括热管理结构。

22.如申请专利范围第21项所述的自行端接式高频储存器模块，其中该热管理结构包括所述的至少一个储存器装置热接触的导热鳍片。

23.如申请专利范围第22项所述的自行端接式高频储存器模块，其中所述的若干彼此保持平行的子卡是被安装成实质与基板保持垂直。

24.如申请专利范围第22项所述的自行端接式高频储存器模块，其中所述的若干彼此保持平行的子卡，相对于基板的子卡容置表面，是被安装成与其保持锐角角度。

25.如申请专利范围第14项所述的自行端接式高频储存器模块，其中该外部储存器总线包括至少二个外部储存器总线，该外部储存器总线的延伸部包括该等至少二个储存器总线的至少二个延伸部，而所述的一片具有至少一个固定于其上的储存器装置的子卡则包括至少二组固定于其上的储存器装置，各组是被独立连接到该等至少二个储存器总线延伸部的其中一个。