CN1240256C - 具有较高密度及改良可制造性的高容量存储器模组 - Google Patents

具有较高密度及改良可制造性的高容量存储器模组 Download PDF

Info

Publication number
CN1240256C
CN1240256C CNB018024025A CN01802402A CN1240256C CN 1240256 C CN1240256 C CN 1240256C CN B018024025 A CNB018024025 A CN B018024025A CN 01802402 A CN01802402 A CN 01802402A CN 1240256 C CN1240256 C CN 1240256C
Authority
CN
China
Prior art keywords
high frequency
bus
memory
module
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018024025A
Other languages
English (en)
Other versions
CN1389089A (zh
Inventor
汤玛士L·史莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
High Connection Density Inc
Original Assignee
High Connection Density Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by High Connection Density Inc filed Critical High Connection Density Inc
Publication of CN1389089A publication Critical patent/CN1389089A/zh
Application granted granted Critical
Publication of CN1240256C publication Critical patent/CN1240256C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Combinations Of Printed Boards (AREA)
  • Dram (AREA)

Abstract

一种具有较高密度及改良可制造性的高容量存储器模组，具有选择性总线终端直接附著在存储器模组上以使用在高速，阻抗控制存储器总线上；本发明亦允许存储器卡的双面板上使用相同的存储器装置，以取代已知技术中双面板的存储器卡需要具有镜射I/O连接的知存储器装置；该存储器模组可以将已封装或未封装的存储器晶片直接放在使用具价格-效益比的印刷电路板线宽及间隔的一般印刷电路板上形成，以维持良好的信号品质；使用具有终端模组直接附著的存储器模组可以改良信号的品质甚至因此可以增加系统的效能；如此的设计亦可以减少总线外部连接的需求，因此允许连接容量的增加以增加模组上存储器容量的定址空间。

Description

具有较高密度及改良可制造性的高容量存储器模组
技术领域
本发明是有关于一种应用于电脑的高密度存储器模组，尤指一种较高密度、双面板存储器模组其具有阻抗控制的传输线总线及，选择性地，驱动线终端器内建在该存储器模组中例如是双倍资料速率(double datarate，DDR)同步动态随。
背景技术
本项专利申请案是有关美国第5,928,005号专利案，由Li等人所提出的“自我组合低插入力连接器配件”，及关于1999年12月14日申请的美国专利申请案号09/461,069(即美国专利第6,172,895号)，及1999年12月14日申请的美国专利申请案号09/461,065(即美国专利第6,480,014号)，以及1999年12月14日申请的美国专利申请案号09/645,859(即美国专利第6,496,380号)。以上各专利申请案在此指定为本专利案的参考文献。
现今，多样化的软件在高速数字计算装置上执行需要比以前更多的动态随机存取存储器或是更先进的动态随机存取存储器(RAM)。但是当系统中资料总线及时脉的速度增加时，用以服务多个存储器装置的电气驱动需求较使用较少存储器时变得更加迫切。
存储器系统的操作速度主要是由存储器控制器及该存储器装置之间的多个电气互连所决定。当资料传输率增加时，经过该电气互连的信号传输时间与信号的暂态时间相比将不再是可忽略的。在高总线速度，这些互连的表现有如传输线网路(transmission line networks)。此传输线网路的响应特征定义该存储器总线的最大可使用速度。
在目前的存储器封装技术中，存储器卡或存储器模组上实际可用的存储器数量是由两个因素所决定：存储器装置(chips)本身的容量及：在该存储器模组上可制造的实际电气连接的数量。该存储器卡或存储器模组可以被雏菊轮式串接(daisy chained)其串接数量是与线驱动器或线接收器的数量完全相依。为了确保快速的存储器循环时间(cycle times)，非常短，快速的上升脉冲被使用。
例如，在一般存储器系统中，因为在一定的时间区间中只有一个比特可以存在总线中，该总线的速度主要是由总线的信号设定时间(setuptime)所决定。结果，在目前个人电脑的存储器系统中总线所能达到的最高资料传输率是每秒266百万比特(Mbits per second)。通常地，在此一般的存储器系统中不需要或提供阻抗匹配的终端。
为了达到较高总线速度且同时允许较大的存储器容量，阻抗控制的总线型态必须被采用。例如，RAMBUS的技术特征为存储器的组态，其中存储器装置被排列(封装)在最多3个RAMBUS线内存储器模组(RAMBUS lnline Memory Module(RIMM))卡上，所有主机板(motherboard)上的互连由高速资料总线连接。一个或多个终端零件(termination components)被放置在主机板上的总线实际终端。
在操作上，地址/资料线离开主机板上的驱动线且进入存储器雏菊轮式串接的第一个RIMM卡。这些相同的地址/资料线必须经由一完整、第二组连接离开该RIMM卡。在驱动线到达他们的终端前此绕线(routing)持续经由一第二及第三RIMM模组。此存储器/总线组态允许非常快速的暂态信号被传输在存储器控制器及相对较长的总线的资料储存装置之间。这些总线允许多个比特同时被传输至总线的每一线中。因此，可达到每秒800百万比特的资料传输率。甚至在将来可能出现更高速的资料传输率。
该总线的一个最重要特性是信号传输路径的有效阻抗被良好的控制。总线的一个端点被放置与总线的特征阻抗匹配的终端(terminated)以维护信号的传真性及信号的完整。
在采用该总线的系统中，该驱动信号的振幅是比一般数字信号的振幅小。这是导致该装置的驱动强度(dv/dt)的限制。
如上所述的因素使该存储器总线的可靠操作非常依赖沿着该总线的互连的阻抗控制。沿着传输路径的阻抗不匹配将导致信号的衰减，换句话说，可能导致资料传输中错误。同时，维护所有信号及时脉的精确时序对于可靠的资料传输也是关键性的。因此，最小化信号-至-时脉延迟差异(资料-至-时脉歪斜，data-to-clock skew)是该总线另一个重要的需求。
最近一代的该RAMBUS存储器装置，具有256MB或288MB的容量，与较低容量的前辈相比，是放在较窄的封装中。此降低可能地增加RIMM卡上存储器装置的密度。但实际上，所需要的额外空间不只互连至该装置还有确保该互连(例如印刷电路板上的连线)具有适当电气特性以维护不只经由该RIMM卡还有经由该整个存储器系统的信号完整。
发明内容
本发明的目的在于，允许在使用256MB及288MB装置的已知技术的存储器系统中改良密度及制造性。该密度的改良可以被使用以降低卡的实际大小，以增加一存储卡上的存储器装置的数量，如此可以降低RIMM卡数量的需求，或是将终端装置直接放置在RIMM卡上。组合这些效益以符合特定需求也是可能的。
从一个可制造性的观点而言，现在可能使用相同的存储器装置在存储卡的两面板(double-sided)，取代具有镜射输入/输出连接(mirroredI/O connections)的存储器装置，如同已知技术的两面板存储器卡所需求的。如此在管理晶片的供应上将提供一重大的优点。
已知技术的存储器系统设计一般是由黏著在主机板(motherboard)上的一存储器控制器、一时脉驱动器及多个总线终端所组成，该主机板在该控制器及该终端之间具有最多三个存储器插槽。资料信号在到达终端之前必须经过每一个模组且亦必须经过具有六个边缘的连接器。由于如此的设计，目前该些边缘连接器导致阻抗的不匹配及串音，使信号品质降低且限制信号通道的执行效能。
该存储器模组本身包括该终端亦提供一些型态的学能改良。第一，因为只需要使用一个单一接点集合(single set of contacts)(例如，在模组外不需要有总线线)，在单一卡或模组上有更多存储器时此额外的接点容量可以被贡献至定址能力。由排除实质上一半所需的接点，更多数量的晶片(例如，64个晶片)可以被封装在单一存储器卡上。
因为更多存储器可以被放置在单一卡上，比之前存储器系统实际上更接近该驱动电路，因此，所有总线路径的长度被大幅降低。因为额外通过外部接点的该信号的减少甚至可以得到更多改良。同样地亦减少已知技术的存储器模组及外部终端电阻之间的总线路径部分。
此外，本发明的设计可以降低存储器模组及主机板两者设计的复杂性及制造成本。因为存储器系统具有一至三个存储器模组，使用一终端模组当成该最后模组以达到最大的系统效能。
因此，本发明的另一目的是提供一高容量，具有双面板其上具有存储器晶片的高密度存储器卡。
本发明的再一目的是提供一高容量，高密度存储器模组，只需要单个存储器晶片部分以取代两个典型需要的双面板设计。
本发明的再一目的是提供一高容量，高密度，具有高电气整体性的存储器模组。
本发明的再一目的是提供一高容量，高密度，本身具有总线终端的存储器模组。
本发明的再一目的是提供一高密度存储器模组，该存储器模组可以有效的降低资料路径长度，藉以协助简化在高速数字电脑或类似系统中驱动器电气需求。
本发明是提供一种具有改良存储器装置密度及改良可制造性的双面板存储器模组，及具有选择性总线终端装置直接黏著在其上的存储器模组用以使用在高速，阻抗控制存储器总线。该存储器模组亦允许该相同的存储器被使用在卡的双面板上，取代在已知技术上需要具有镜射输入/输出连接在第二面板的存储器装置，双面板存储器卡。该存储器模组可以将已封装或未封装的存储器晶片直接放在使用具价格-效益比的印刷电路板线宽及间隔的一般印刷电路板上形成，以维持良好的信号品质。使用具有总线终端直接黏著在其上的存储器模组可以改良信号品质及整体性甚至因此增加系统的效能。这样的设计可能也可以排除总线外部连接的需求，因此允许增加该连接的容量以定址模组上更多的存储器容量。
附图说明
为使审查员能进一步了解本发明的结构、特征及其目的，以下结合附图及较佳具体实施例的详细说明如后，其中：
图1是一已知技术中在主机板具有总线终端的多卡存储器排列的示意图；
图2a是图1已知技术中的存储器卡的前视图；
图2b是图2a已知技术中的存储器卡的顶视图；
图2c是图2a已知技术中的存储器卡的侧视图；
图3是本发明一较佳实施例的多卡存储器排列，其中在最后一个存储器模组具有总线终端的示意图；
图4a是图3所示本发明一较佳实施例的存储器卡的前视图；
图4b是图4a中本发明一较佳实施例的存储器卡的顶视图；
图4c是图4a中本发明一较佳实施例的存储器卡的侧视图；
图5显示一具有高速存储器卡的简易电气模型；
图6显示一在双面板上皆具有存储器装置的存储器卡结合新颖的技术以改良整体信号整体性的印刷电路板路径断面图；
图7a显示如图3所示本发明一较佳实施例的具有自我终端的存储器卡的前视图；及
图7b显示如图7a所示本发明一较佳实施例的具有自我终端的存储器卡的顶视图。
具体实施方式
一般来说，本发明是提供一种由存储器裸晶片或一般已封装存储器晶片黏著在存储器卡上制成的高密度存储器卡或模组。可选择地，该存储器卡或模组具有内建的总线终端。
请参照图1，其绘示出已知技术中包含存储器模组的多卡(3卡)存储器系统10的示意图。一般2-插槽及3-插槽板子需要有终端在主机板12上，甚至在所有插槽都没有使用时都还需要该终端。
主机板12的部分显示出具有实现RAMBUS存储器系统所需的支援电路。一个直接RAMBUS时脉产生器电路14(Direct RAMBUS ClockGenerator(DRCG)circuit，以下简称DRCG)及一主装置16包括一直接RAMBUS ASIC胞18(Direct RAMBUS ASIC Cell(DRAC)，以下简称(DRAC)被实施在主机板12上。该RAMBUS通道节段20(RAMBUSchannel segment)连接DRAC 18至一存储器插槽22。存储器插槽22实际上被连接至主机板12。该RAMBUS通道节段20连接一般是由主机板12两面板上的印刷线路路径(图未示)所制成。换句话说，一内部印刷线路路径(图未示)可以被用来连接。存储器插槽22一般设计具有多个弹力-负载(spring-loaded)接点以接合RIMM卡24上相对应的连接垫(pads)。
RAMBUS通道节段20由总线进入区域26进入RIMM卡24且然后被连接至多个单独的存储器装置28a及28b(图未示)经由装置连接节段23以附著至RIMM卡24。该RAMBUS通道然后经由一总线离开区域30离开RIMM卡24且回到主机板12。额外的印刷线路路径携带该RAMBUS通道节段25至也在主机板12上的一第二插槽31。第二插槽31持有第二RIMM卡35。
一RAMBUS通道进入部分32，一串列的存储器装置28a及28b(图未示)，一串列的存储器连接节段33，及一RAMBUS通道离开部分34组成第二个RIMM卡35。相类似地，RAMBUS通道节段37，经由印刷电路板的路径，连接离开部分34至一第三插槽36，第三个RIMM卡38，第三个串列的装置连接节段89，RAMBUS通道进入部分40，及一RAMBUS通道离开部分42组成第三个RAMBUS存储器卡。RAMBUS通道节段41最后到达终端44。该终端元件，例如电阻器，阻碍(blocking)电容器及/或去耦合电容器也被放置在主机板12上。
在到达终端44的所有RAMBUS通道信号必须通过三个插槽22、31、36且穿过三个RIMM卡24、35及38前。该驱动器需求以可靠地存取RIMM卡24、35及38上的存储器装置28a及28b是迫切的。信号下降沿着RAMBUS通道发生，特别是在连接器22、31及36。此外，有用的“真实资产”(real estate)在主机板12上是被充满的。
为了以下所讨论的特定实施例，该存储器装置经由焊球格距阵列(solder ball grid array，BGA)(一种现今所普遍使用以附著半导体至印刷电路板的组装技术)被连接至印刷电路板。非常明显的是该技术中所使用的这些技巧是可以被其他晶片附著方法所取代的。
请参照图2a、2b、及2c，其绘示图1中的第一个RIMM卡24的前视图，顶视图及侧视图。因为RIMM卡35及38(请参照图1)是与已知技术的RIMM卡24相同，在图2a、2b、及2c所展示的资讯亦可适用于它们。存储器装置28a及28b可以任何各种变化的实际排列被放置在卡24上。RAMBUS通道节段20(请参照图1)由总线进入区域26进入RIMM卡24且然后经由装置连接节段23被连接至存储器装置28a及28b(图未示)。以附著至RIMM卡24。该RAMBUS通道然后经由一总线离开区域30离开RIMM卡24且回到主机板12(请参照图1)。
图2b是图2a已知技术中的RIMM卡24的顶视图，该RIMM卡24具有存储器装置28a分散在RIMM卡24的一面板24a上且存储器装置28b分散在RIMM卡24的另一面板24b上。存储器装置28a及存储器装置28b的差异是存储器装置28b的输入/输出(I/O)连接被镜射(mirrors)至存储器装置28a的输入/输出(I/O)连接。使用两种不同装置的足迹(footprints)大幅简化了存储器卡两面板上的该装置互连的布线。不幸地，制造者需要携带及控制两种不同的存储器装置零件数量且确定每一个存储器装置被放置在适当的位置。
此双面板设计亦需要将存储器装置28a以一个形态配置在RIMM卡24的面板24a上，以便RIMM卡24的面板24a上的存储器装置28a与RIMM卡24的面板24b上的存储器装置28b有一半的间隔“d”的差距(offset)。如此允许在球格距阵列(BGA)的下放置连接垫(pads)(图未示)。且其连接至印刷电路板上的贯孔(vlas)(图未示)被更有效率的接线(wired)且在该贯孔之间仍然拥有足够距离以布线每一个存储器装置28a及28b之间的RAMBUS通道信号。
图2c是图2a已知技术中的RIMM卡24的侧视图，亦显示存储器装置28a在第一面板24a上且存储器装置28b在第二面板24b上。
请参照图3，其绘示一多卡(3卡)存储器系统10具有本发明的存储器模组的示意图。主机板12的部分显示出具有实现RAMBUS存储器系统所需的支援电路。一个直接RAMBUS时脉产生器电路14(DirectRAMBUS Clock Generator(DRCG)circuit，以下简称DRCG)及一主装置16包括一直接RAMBUS ASIC胞18(Direct RAMBUS ASIC Cell(DRAC)，以下简称DRAC)被实施在主机板12上。
该RAMBUS通道节段20连接DRAC18至一存储器插槽22。存储器插槽22实际上被连接至主机板12。该RAMBUS通道节段20连接一般是由主机板12两面板上的印刷线路路径(图未示)所制成。换句话说，一内部印刷线路路径(图未示)可以被用来连接。存储器插槽22一般设计具有多个弹力。负载接点以接合本发明RIMM卡46上相对应的连接垫。
RAMBUS通道节段20由总线进入区域48进入RIMM卡46且然后被连接至多个单独的存储器装置28经由装置连接节段50以附著至RIMM卡46。该RAMBUS通道然后经由一总线离开区域52离开RIMM卡46且回到主机板12。额外的印刷线路路径携带该RAMBUS通道节段25至也在主机板12上的一第二插槽31。第二插槽31持有第二RIMM卡54。
相类似地，RAMBUS通道离开本发明的第二RIMM卡54且被连接经由RAMBUS通道节段37至最后一个RIMM卡62，该RIMM卡62亦包括一个总线终端68。该总线终端68典型是由例如电阻器，阻碍(blocking)电容器及/或去耦合电容器等所组成。不像已知技术，总线终端68被直接附著在RIMM卡62上，以减少RAMBUS通道到达终端所需外部部分或主机板12上印刷电路路径(图未示)。完成后，额外的接点可以被减少，以允许增加额外的定址空间或类似的优点。此外，有用的“真实资产”在主机板12上是被充满的。
请参照图4a、4b及4c，其绘示图3中本发明的第一个RIMM卡46的前视图，顶视图及侧视图。因为第二RIMM卡54(请参照图3)与本发明的第一个RIMM卡46相同，在图4a、4b及4c所展示的资讯亦可通用于它们。存储器装置28可以任何各种变化的实际排列被放置在卡46上。RAMBUS通道节段20(请参照图3)由总线进入区域48进入RIMM卡46且然后经由装置连接节段50被连接至存储器装置28。
图4b是图4a中本发明一较佳实施例的存储器卡46的顶视图。当在RIMM卡24(请参照图2)上时，多个存储器装置被配置在本发明的RIMM卡46的两面板上，但是亦有些不同是主要导因于以下所讨论的本发明的接线技术。首先，只有一个存储器装置零件数量以取代两个存储器装置零件数量。用来镜射的存储器装置需求被省略，因此制造者只需要携带及控制一种存储器装置零件数量。且亦将在组合时放置错误零件的机会最小化。其次，该存储器装置从该RIMM卡46的一面板至另一面板间不再需要差距(offset)。如此的改良可以被使用在实际降低卡的大小，以增加存储器卡上的存储器装置数量，如此将可允许降低RIMM卡需求数量，或是一第三选择可以被示范在RIMM卡62(请参照图3)中，其显示该终端直接在该RIMM卡上。
图4c是图4a中本发明一较佳实施例的存储器卡46的侧视图，亦显示存储器装置28在RIMM卡46的两面板上。
如前所述，高速及高容量存储器总线的两个最重要特征是信号传输路径的有效阻控被有效控制，及总线的一端被终端至总线的特征阻抗以维护信号的传真度及整体性。
请参照图5，经由一阻抗控制存储器卡信号路径的简易电气模型70可以被一串列的电感器，电阻器，及电容器所表示。此种型式的电气模型在本技术中是大家所熟知的技术。此模型可以被简化成如图5所示以说明本发明的一个观点，或者他们可以是更复杂模型以完成所需要的目标或详细的准位。例如，虽然贯孔在一多层印刷电路板中扮演一重要角色以互连存储器卡上所有的装置或I/O连接垫，为了简化起见在本模型中并不包含贯孔。为了传输线模型，电感器典型上与电容器串联后接地。第一个电感器，电容器对可以代表存储器卡上连接垫72的阻抗，该连接垫72连接到主机板上连接器的接点。第二个电感器，电容器对可以代表印刷电路路径74的阻抗，该印刷电路路径74连接连接垫72至存储器装置76。
一个代表存储器装置76的简易模型是由三个元件所组成：二个电感器78及80，以及一电容器82。当一般使用在半导体的高频时典型上此模型之后可以接著一个去耦合电容器以驱动该半导体。另外一对可以代表存储器装置76之间或最后一个存储器装置及终端88之间的印刷电路路径86阻抗。根据本发明在一存储器系统中，一典型的系统阻抗是28欧姆(ohms)。
现在特别参考存储器装置76的电气模型(请参照图5)，阻抗及印刷电路板贯孔外长度是需要匹配系统的一整体部分以补偿存储器装置76的寄生输入电容器82。此模型实际上是一个简单低通滤波器电路其中该串联电感器78及80是传输线具有的一突波阻抗(surge impedance)大于该有效经过28欧姆线阻抗。增加贯孔外线阻抗导致每单位长度的过量电威接近于所需求的滤波器集束(lumped)电感。愈大的线阻抗，将导致每单位长度愈大的过量电感。
设定印刷电路路径的长度至该贯孔之间的自然距离且调整该路径的阻抗至达到过量电感所需要的值是较佳的。事实上，单面板存储器卡设计具有长线需求可以容忍如此接近的设计，但是在双面板存储器卡上是不可能的。
布线阻抗的第一个限制总是印刷电路板设计规则的最小允许线宽。现今此最小允许线宽典型上是0.1mm或者约0.004英寸。现今所使用的典型印刷电路板的横截面图与典型使用于印刷电路板制造(例如FR4)的环氧-树脂-基材料电介质(dielectric)常数组合在一起，限制了传输线阻抗至最大约53欧姆。因为此限制，该过量电感需求只藉由一较长的印刷电路线长度即可以被达成。
如上所述，维护印刷电路板的高电气整体性(最小的串音及阻抗变动)是较高优先的。一般所使用方法是使用足够大旋转半径简化该路径至一迂回曲折(meander)且与邻近印刷电路线维持一足够距离，此外亦携带高速信号以控制该串音及阻抗。该双面板存储器卡的布线，特别是针对这些连接非常高密度存储器装置例如RAMBUS 256MB或288MBRDRAM晶片，并没有足够大的空间以容纳该迂回曲折。与前一代的RDRAM晶片比较，256MB或288MB RDRAM晶片的宽度是较窄的。此较窄的间距(pitch)是非常需要的因为清楚地与旧世代的晶片比较允许存储器卡上存储器装置较高的密度。
图6显示此不具有足够大空间制作简单迂回曲折路径的解法具有足够的空间环绕该印刷电路路径。图6中的电路是代表装置连接节段50，58或66(请参照图3)的切面图。该贯孔92连接该印刷电路路径94至其余的装置连接节段50，58或66。此解法是使用印刷电路板设计规则所允许的最小的导线宽度及空间去弯弯曲曲的或折叠该印刷电路路径94。典型是0.004英寸宽导线及0.004或0.005寸宽空间。
此技术以前并未曾被执行过，因为会影响线阻抗及导致相位分散(dispersion)。因为电气耦合关系中间节段96的阻抗是低于两个外部节段98。但是，这些作用是已经了解且可以精确地模组化及纳入考虑。此技术以前被使用在微波应用且在8.M.Schiffman于April 1958所著的“New Class of Broad-Band Microwave 90-Degree Phase Shifters”一书中有记载。此印刷电路路径节段的设计准则可以被决定且印刷电路路径达到该精确的过量电感所须的折叠长度是可以被确立的。
现在在存储器卡的两面板上使用相同的存储器装置是可能的，以取代已知技术中存储器卡的两面板上需使用具有镜射I/O连接的存储器装置。如此在晶片的供应管理上提供一重大的效益。如上所述的技术也可以被应用至如下所述的直接包含终端的存储器卡上。
请参照图7a，7b及7c，显示如图3所示本发明一较佳实施例的具有自我终端的RIMM卡62的前视及侧视图。该存储器装置28可以各形式的实际排列被放置在RIMM卡62上。RAMBUS通道节段37(C3)，由总线进入区域64进入RIMM卡62且经由装置连接节段66被连接至该存储器装置28。
位于RAMBUS通道端点处的终端68被直接附著至RIMM卡62上，以减少已知技术中RIMM卡24，35及38(请参照图1)中RAMBUS通道30、34及42的外部部分，及本发明中RIMM卡46及54中RAMBUS通道52及60的外部合分的需求。完成后，额外所需的接点亦可被减少。
请参照图7b，显示如图7a所示本发明一较佳实施例的具有自我终端的RIMM卡62的顶视图。在本发明的RIMM卡46及54上，该存储器装置28只使用一种存储器零件数量被排列在RIMM卡62的两面板上。再一次的，该存储器装置与存储器卡另一面板上的存储器装置并不需要有差距。如此可大幅改善RIMM卡62上该存储器装置28的密度以允许终端68被放置在卡上，且允许降低RIMM卡62的大小及/或增加已知RIMM卡62上该存储器装置的数量。RIMM卡62上直接包含终端的好处更详细的被描述在美国专利案第6,496,380案，“HCD-204”及美国专利案，第09/461,069号(即美国专利第6,172,895)。使用如上所述的如此高容量，高密度存储器，一个电脑系统所需要的所有存储器可以被包含在两个甚至是一个存储器卡上以取代如图3所示的三个存储器卡的实施也是可能的。这些也在审查中的美国专利案，“HCD-204”及美国专利案第09/461,069号中有更详细的描述。
请参照图7c，显示如图7a所示本发明一较佳实施例的具有自我终端的RIMM卡62的两面板的示意图。
为了揭露的目的本发明选择一以RAMBUS为基础的存储器模组，很明显的是本发明的教不只可以被应用其他高速存储器模组，例如由美光公司所生产的双倍资料读取速率(DDR)的SDRAM，也可以容易地被应用至各种不同形式的封装结构及高效能包括但不限于微处理器，数字信号处理器及以通讯为基础的应用及次系统。
此外，为了揭露的目的当本发明选择一前面板及被面板都具有装置的模组时，很明显的是本发明的教示可以被应用在只有一面板有装置的结构中。如此当装置变得较大且亘连密度增加时可以变的更有效益。
在前述说明书中，本发明参照了特定示范性的具体实施例而说明，但明显地在不背离本发明的精神下，可以进行不同的修正与变动，如申请专利范围所示。因此说明书与附图是作为参考而非限制。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技术者，在不脱离本发明的精神和范围内，当可作少许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (26)

1.一种高频存储器模组，其特征在于，它包括：
a)一基板，具有一前面板，一背面板，及至少一边缘；
b)多个电气接点沿着该基板的至少一边缘排列，以适当连接至一外接存储器总线；
c)多个电气连接装置有效地连接至该电气接点，以形成该外接存储器总线的延伸；以及
d)多个存储器装置黏著在该基板的该前面板及该后面板的至少一面板上，该存储器装置具有高频电气特性及可选择性地被连接至该外接存储器总线，其中每一个存储器装置包括至少一个电感器以及一电容器；
由该电气连接装置中的至少一个以补偿该存储器装置中的至少一个寄生输入电容器的高频电气特性。
2.如权利要求1所述的高频存储器模组，其特征在于，其中该外接存储器总线包括一预先决定的特征阻抗。
3.如权利要求1所述的高频存储器模组，其特征在于，其中该外接存储器总线包括一插槽以接收该电气接点。
4.如权利要求3所述的高频存储器模组，其特征在于，其中该插槽包括多个弹性接点以夹住该电气接点，藉以固定该插槽中的该基板且在该外接存储器总线及该电气接点间建立一电气连接。
5.如权利要求1所述的高频存储器模组，其特征在于，其中该电气连接装置中的至少一个是一迂回曲折以补偿该存储器装置中的至少一个的高频电气特性。
6.如权利要求5所述的高频存储器模组，其特征在于，其中该回旋包括下列群组中的至少一个：弯曲、折叠的形态。
7.如权利要求1所述的高频存储器模组，其特征在于，其中该存储器装置具有完全相同形态的多个电气接点以连接至该基板的该前面板及该背面板。
8.如权利要求2所述的高频存储器模组，其特征在于，更包括多个总线终端装置排列在该基板上且有效地连接至该外接存储器总线的延伸。
9.如权利要求8所述的高频存储器模组，其特征在于，其中该总线终端装置表示一阻抗实质匹配至该外接存储器总线的该特征阻抗。
10.如权利要求8所述的高频存储器模组，其特征在于，其中该排终端装置包括下列群组中的电子零件之一：电阻器、电容器及电感器排列在该基板上且电气连接至该外接存储器总线的延伸的分别的线。
11.如权利要求10所述的高频存储器模组，其特征在于，其中该电阻器包括分散式电阻器。
12.如权利要求10所述的高频存储器模组，其特征在于，其中该电阻器包括一排阻。
13.如权利要求10所述的高频存储器模组，其特征在于，其中该电阻器包括一固态电阻性装置。
14.一种高频模组，其特征在于，它包括：
a)一基板，具有一前面板，一背面板，及至少一边缘；
b)多个电气接点沿著该基板的至少一边缘排列，以适当连接至一外接资料总线；
c)多个电气连接装置有效地连接至该电气接点，以形成该外接资料总线的延伸；以及
d)多个装置黏著在该基板的该前面板及该后面板的至少一面板上，该装置具有高频电气特性且可选择性地被连接至该外接资料总线的延伸，其中每一个存储器装置包括至少一个电感器以及一电容器；
由该电气连接装置中的至少一个以补偿该装置中的至少一个寄生输入电容器的高频电气特性。
15.如权利要求14所述的高频模组，其特征在于，其中该外接资料总线包括一预先决定的特征阻抗。
16.如权利要求14所述的高频模组，其特征在于，其中该外接资料总线包括一插槽接收该电气接点。
17.如权利要求16所述的高频模组，其特征在于，其中该插槽包括多个弹性接点以夹住该电气接点，藉以固定该插槽中的该基板且在该外接资料总线及该电气接点间建立一电气连接。
18.如权利要求14所述的高频模组，其特征在于，其中该电气连接装置中的至少一个是一迂回曲折以补偿该装置中的至少一个的高频电气特性。
19.如权利要求18所述的高频模组，其特征在于，其中该回旋包括下列群组中的至少一个：弯曲、折叠的形态。
20.如权利要求14所述的高频模组，其特征在于，其中该装置具有完全相同形态的多个电气接点以连接至该基板的该前面板及该背面板。
21.如权利要求14所述的高频模组，其特征在于，更包括多个总线终端装置排列在该基板上且连接至该外接资料总线的延伸。
22.如权利要求21所述的高频模组，其特征在于，其中该总线终端装置表示一阻抗实质匹配至该外接资料总线的该特征阻抗。
23.如权利要求21所述的高频模组，其特征在于，其中该排终端装置包括下列群组中的电子零件之一：电阻器、电容器及电感器排列在该基板上且电气连接至该外接资料总线的延伸的分别的线。
24.如权利要求23所述的高频模组，其特征在于，其中该电阻器包括分散式电阻器。
25.如权利要求23所述的高频模组，其特征在于，其中该电阻器包括一排阻。
26.如权利要求23所述的高频模组，其特征在于，其中该电阻器包括一固态电阻性装置。
CNB018024025A 2000-08-24 2001-08-14 具有较高密度及改良可制造性的高容量存储器模组 Expired - Lifetime CN1240256C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/645,858 2000-08-24
US09/645,858 US6449166B1 (en) 2000-08-24 2000-08-24 High capacity memory module with higher density and improved manufacturability

Publications (2)

Publication Number Publication Date
CN1389089A CN1389089A (zh) 2003-01-01
CN1240256C true CN1240256C (zh) 2006-02-01

Family

ID=24590767

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018024025A Expired - Lifetime CN1240256C (zh) 2000-08-24 2001-08-14 具有较高密度及改良可制造性的高容量存储器模组

Country Status (6)

Country Link
US (1) US6449166B1 (zh)
JP (1) JP2004507008A (zh)
KR (1) KR20020043987A (zh)
CN (1) CN1240256C (zh)
TW (1) TW533755B (zh)
WO (1) WO2002017692A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588235B (en) * 2001-04-02 2004-05-21 Via Tech Inc Motherboard with less power consumption
JP3886425B2 (ja) * 2002-07-29 2007-02-28 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4094370B2 (ja) * 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US6947304B1 (en) 2003-05-12 2005-09-20 Pericon Semiconductor Corp. DDR memory modules with input buffers driving split traces with trace-impedance matching at trace junctions
JP4723178B2 (ja) * 2003-10-28 2011-07-13 エルピーダメモリ株式会社 メモリシステム及びメモリモジュール
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
US7221046B2 (en) * 2004-10-21 2007-05-22 Intel Corporation System to control effective series resistance of power delivery circuit
JP4108717B2 (ja) * 2006-07-03 2008-06-25 日本電気株式会社 プリント回路基板
US8143720B2 (en) 2007-02-06 2012-03-27 Rambus Inc. Semiconductor module with micro-buffers
KR100899568B1 (ko) * 2007-12-26 2009-05-27 주식회사 하이닉스반도체 반도체 소자와 그의 구동 방법
CN102065630B (zh) * 2009-11-13 2013-02-13 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
EP2632017A1 (de) * 2012-02-24 2013-08-28 Magna E-Car Systems GmbH & Co OG Batteriesteuerungsvorrichtung
US9261925B1 (en) * 2013-09-25 2016-02-16 Emc Corporation Optimized server design using dense DIMM spacing, wide heatsink, improved routing channels, and improved air delivery to rear devices
KR20220023087A (ko) 2020-08-20 2022-03-02 에스케이하이닉스 주식회사 복수의 단위 캐패시터들을 가진 디커플링 소자를 포함하는 저장 장치
CN112307707B (zh) * 2020-09-22 2022-09-27 中国电子科技集团公司第二十九研究所 一种用于多芯片组件的可制造性审查方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832575A (en) * 1972-12-27 1974-08-27 Ibm Data bus transmission line termination circuit
US3992686A (en) * 1975-07-24 1976-11-16 The Singer Company Backplane transmission line system
US6026456A (en) * 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
JPH09180430A (ja) * 1995-12-28 1997-07-11 Fujitsu Ltd メモリカード
US5680342A (en) * 1996-04-10 1997-10-21 International Business Machines Corporation Memory module package with address bus buffering
US6081430A (en) * 1997-05-06 2000-06-27 La Rue; George Sterling High-speed backplane
US6266252B1 (en) * 1997-12-01 2001-07-24 Chris Karabatsos Apparatus and method for terminating a computer memory bus
US5953215A (en) * 1997-12-01 1999-09-14 Karabatsos; Chris Apparatus and method for improving computer memory speed and capacity
US6128685A (en) * 1998-02-18 2000-10-03 Micron Technology, Inc. Method for terminating a processor bus
US6061263A (en) * 1998-12-29 2000-05-09 Intel Corporation Small outline rambus in-line memory module

Also Published As

Publication number Publication date
WO2002017692A1 (en) 2002-02-28
TW533755B (en) 2003-05-21
US6449166B1 (en) 2002-09-10
JP2004507008A (ja) 2004-03-04
KR20020043987A (ko) 2002-06-12
CN1389089A (zh) 2003-01-01

Similar Documents

Publication Publication Date Title
CN1240256C (zh) 具有较高密度及改良可制造性的高容量存储器模组
TW595273B (en) Memory module
CN1235226C (zh) 自行端接式高频储存器模块
US8760936B1 (en) Multi-rank partial width memory modules
US7035116B2 (en) Memory system and memory subsystem
US5953215A (en) Apparatus and method for improving computer memory speed and capacity
US7113418B2 (en) Memory systems and methods
DE60308183T2 (de) Pufferanordnung für speicher
CN1220263C (zh) 半导体芯片,半导体集成电路及选择半导体芯片的方法
CN101232009B (zh) 用于集成电路模块的安装结构
DE102004062194A1 (de) Integrierte Halbleiterschaltungs-Vorrichtung
US6661690B2 (en) High capacity memory module with built-in performance enhancing features
US6381164B1 (en) Low profile, high density memory system
US20080101105A1 (en) Memory Module and Method for Operating a Memory Module
KR100909112B1 (ko) 온-핀 캐패시터들을 이용하는 고속 메모리 모듈
KR20110044501A (ko) 개선된 레이아웃 마진을 갖는 반도체 모듈 및 그에 따른 신호라인 레이아웃 방법
US20180189214A1 (en) Crosstalk cancellation transmission bridge
KR100810613B1 (ko) 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈
US8144481B2 (en) Memory board structure having stub resistor on main board
CN1327449C (zh) 用于高频半导体装置的电子封装
JPH09114953A (ja) メモリカード
JP2019091790A (ja) プリント配線基板、半導体装置、電子機器およびプリント配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060201