CN1235117C - 含有功率控制逻辑电路的集成电路器件及其操作方法 - Google Patents

含有功率控制逻辑电路的集成电路器件及其操作方法 Download PDF

Info

Publication number
CN1235117C
CN1235117C CNB021079064A CN02107906A CN1235117C CN 1235117 C CN1235117 C CN 1235117C CN B021079064 A CNB021079064 A CN B021079064A CN 02107906 A CN02107906 A CN 02107906A CN 1235117 C CN1235117 C CN 1235117C
Authority
CN
China
Prior art keywords
power
circuit
signal
mode
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021079064A
Other languages
English (en)
Other versions
CN1377137A (zh
Inventor
崔薰
李裁荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1377137A publication Critical patent/CN1377137A/zh
Application granted granted Critical
Publication of CN1235117C publication Critical patent/CN1235117C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Abstract

集成电路器件在器件内的功能逻辑电路进入和转出诸如休眠模式之类的非激活操作模式时，利用片上断电控制电路控制把至少一个外部供电信号施加给器件的定时。在各自的非激活模式期间，通过移去外部供电信号，提高了各个功能逻辑电路的泄漏电流特性。至少一个外部供电信号可以由响应外部功率晶体管控制电路生成的信号而进行操作的一个或多个功率晶体管来提供。这些功率晶体管可以对片上与器件耦合的各条供电管脚供电，和外部功率晶体管控制电路可以对器件生成的一个或多个信号作出响应。

Description

含有功率控制逻辑电路的集成电路器件及其操作方法
                      发明领域
本申请要求2001年3月26日提出的美国临时申请第60/278,797号的优先权，特此引用，以资参考。
                      背景技术
本发明涉及集成电路器件，尤其涉及在其中含有可以有选择地处在激活和节电休眠操作模式下的功能逻辑电路的集成电路器件。
利用深度超微(DSM，deep sub-micron)工艺技术制造的集成电路器件通常包括栅氧化层更薄和阈电压(Vth)更低的MOS(金属氧化物半导体)晶体管。DSM工艺技术的采用通常还提高了器件的集成度。遗憾的是，由于总泄漏电流的幅度通常与集成密度成正比和与阈电压成反比，因此，更高集成度和更低阈电压的取得通常导致更大的泄漏电流。因此，集成密度的增加和阈电压的降低同时发生可以导致泄漏电流更显著地增大。降低集成电路器件内总泄漏电流的一种传统技术是为器件内的一些电路配备具有相对高阈电压(“high-Vth”)的MOS晶体管，而为器件内的其它电路配备具有相对低阈电压(“low-Vth”)的MOS晶体管。例如，high-Vth MOS晶体管可以用于对定时来说不起关键性作用的电路，而通常存在更大泄漏的low-Vth MOS晶体管可以用于对定时来说起关键性作用的电路。降低总泄漏电流的另一种传统技术包括把集成电路芯片上的体电压用作为其中的某些器件提高有效阈电压的手段。
名称为“金属氧化物半导体场效应晶体管电路的低泄漏电路配置(LowLeakage Circuit Configuration for Mosfet)”的、颁发给Lu等人的美国专利第6,064,223号也描述了降低泄漏电流的技术。在这个专利中，在激活电路与电源或接地节电之间配备了至少一条可切换路径。这条通过第6,064,223号专利的图2所示的PMOS晶体管102和/或NMOS晶体管108提供的可切换路径起通过基本上把供电通路与电路断开，降低流过电路的泄漏电流的作用。这种技术所带来的许多限制之一是，当电路以大电流激活模式工作时，要求可切换路径宽到足以提供电阻足够低的通路(120)。但是，除了别的以外，一条或多条宽可切换路径的使用可能降低了电路的集成密度和复杂有效的布局。名称为“降低集成半导体器件中功率损耗的器件和方法(Device and Method toReduce Power Consumption in Integrated Semi-conductor Devices)”的、颁发给Goodnow等人的美国专利第6,081,135号通过消除不必要的节电触发来降低功率损耗。不必要的节电触发是通过在电路处在非激活状态的时段内，利用PMOS上拉晶体管或NMOS下拉晶体管把电路的输入拉到使功率损耗达到最小的状态下降低的。在所示的实施例中，在经过了非激活时间之后，到电路的输入都被拉成高电平。这个非激活时间与电路中泄漏最严重的晶体管的泄漏电流成比例。通过定时与泄漏电流成比例的输入拉动，在没有拉动本身引起的额外功率的情况下，可以降低功率损耗。遗憾的是，由于需要显著的片上定时和节电拉动电路，因此，这种节电触发可能降低了集成密度。
因此，虽然这些传统技术降低了高集成电路中的泄漏电流，但是，对提供有效电流泄漏控制和不要求宽大片上电路的改进技术依旧是需要的。
                       发明内容
根据本发明实施例的集成电路器件在器件内的功能逻辑电路被切换进入和转出诸如休眠模式之类的非激活操作模式时，利用片上断电控制电路控制把至少一个外部供电信号施加给器件的定时。至少一个外部供电信号可以由响应外部功率晶体管控制电路生成的信号而进行操作的一个或多个功率晶体管来提供。这些功率晶体管可以对片上与器件耦合的各条供电管脚供电，和外部功率晶体管控制电路可以对器件生成的一个或多个信号作出响应。
尤其是，最好配备在其中含有至少一个内部(例如，片上)功能逻辑电路的集成电路器件。这个内部功能逻辑电路可以在各种激活操作或节电休眠操作模式下配置。内部功能逻辑电路也可以包括可以在上面生成各个休眠模式请求的输出端。在这种情况中，内部功能逻辑电路可以包括使功能逻辑电路能够生成它自己的休眠模式请求的电路。能够生成它们自己的休眠模式请求的功能逻辑电路包括微处理器、高速缓冲存储器和LCD(液晶显示器)控制器。根据其它实施例，有关各个内部功能逻辑电路的休眠模式请求可以在功能逻辑电路外部生成。这样的请求可以由其它片上电路或位于器件外部的电路生成。最好还为器件配备生成一个或多个断电信号的内部(即，片上)功率控制逻辑电路。断电信号可以供应给外部功率晶体管控制电路，和可以直接响应休眠模式请求而生成。
根据本发明的另一个实施例，集成电路器件包括具有各个激活和节电休眠操作模式的多个内部功能逻辑电路。这些内部功能逻辑电路含有在上面生成各自休眠模式请求的第一输出端。也配备内部功率控制逻辑电路。这些内部功率控制逻辑电路响应在第一输出端上生成的休眠模式请求，生成各自的断电信号。这些断电信号是提供给器件外部的。器件也可以包括分别接收多个外部供电信号的多个供电管脚，多个外部供电信号的每一个供应给多个内部功能逻辑电路的每一个(或多个)。尤其是，最好把内部功率控制逻辑电路生成的断电信号供应给与多个供电管脚电耦合的外部电源切换电路。每一个断电信号的逻辑值可以用于影响是让外部电源切换电路对各个供电管脚供电，还是不让对各个供电管脚供电。
根据这个实施例的优选方面，外部电源切换电路包括响应断电信号的功率晶体管控制电路、和与功率晶体管控制电路耦合并生成外部供电信号的多个功率晶体管。此外，内部功率控制逻辑电路可以包括含有在上面生成各自激活重新开始信号的激活模式重新开始控制电路。多个内部功能逻辑电路的每一个可以响应激活模式重新开始控制电路生成的各个激活重新开始信号。激活重新开始信号的逻辑值可以用于控制各个功能逻辑电路是否从激活操作模式切换到休眠操作模式，反之亦然。
本发明的另外实施例可以包括集成电路系统。这个系统可以包括集成电路芯片和位于集成电路芯片内部的电源切换电路。在这个实施例中，芯片上的器件最好包括内部功能逻辑电路和内部功率控制逻辑电路。内部功能逻辑电路含有两种操作模式。这两种操作模式包括正常激活操作模式和可以响应休眠模式请求而开始的节电休眠操作模式。休眠模式请求可以由内部功能逻辑电路或器件内部的另一个电路生成。休眠模式请求也可以在器件外部生成。内部功率控制逻辑电路进行响应休眠模式请求而生成断电信号的操作。激活/休眠模式供电管脚最好也配备在集成电路芯片上，和这个供电管脚最好与内部功能逻辑电路电耦合。还配备外部电源切换电路。响应内部功率控制逻辑电路生成的断电信号，电源切换电路有选择地对激活/休眠模式供电管脚供电，或不让对激活/休眠模式供电管脚供电。电源切换电路可以包括响应断电信号的功率晶体管控制电路、和与功率晶体管控制电路电耦合并且与激活/休眠模式供电管脚电耦合的功率晶体管。
                           附图说明
图1是根据本发明第一实施例的集成电路器件和相关外部电源切换电路的方块图；
图2是根据本发明第二实施例的集成电路器件的方块图；
图3是根据本发明第三实施例的集成电路器件的方块图；
图4是显示图1-3所示的集成电路器件的操作的时序图；和
图5是显示图1-3所示的集成电路器件所进行的操作的流程图。
                       具体实施方式
从现在开始，参照显示本发明优选实施例的附图，更详细地本发明。但是，本发明可以用许多不同的形式具体化，而不应该理解为仅限于这里所述的实施例。而是，提供这些实施例是为了使本公开更详尽、更完整，并且把本发明的范围充分地传达给本领域的普通技术人员。上面的信号线和信号可以用相同的参照字符来称呼。相同的标号自始至终指的是相同的单元。
现在参照图1，根据本发明第一实施例的集成电路系统10包括集成电路芯片15和位于集成电路芯片15外部的电源切换电路12。如图所示，芯片15上的集成电路器件14最好包括第一内部功能逻辑电路16和内部功率控制逻辑电路18。第一内部功能逻辑电路16具有两种操作模式。这两种操作模式包括正常“激活”操作模式和可以响应休眠模式请求(SEEP_REQUST)的生成而开始的节电“休眠”操作模式。休眠模式请求可以由第一内部功能逻辑电路16或位于集成电路器件14和/或芯片15内部或外部的另一个电路(未示出)生成。集成电路器件14也可以包括正常内部功能逻辑电路20。所述正常内部功能逻辑电路12可以在正常“激活”模式下操作。由于这个电路20不与电源切换电路20电连接，因此，可以对像激活/休眠模式供电管脚22那样的单元供电。
内部功率控制逻辑电路18最好进行响应休眠模式请求，生成断电信号(PWRDN)和激活重新开始信号(ACTIVE_RESTART)的操作。激活/休眠模式供电管脚22最好也配备在集成电路芯片15上，和这个供电管脚22与第一内部功能逻辑电路16电耦合。例如，激活/休眠模式供电管脚22可以与第一内部功能逻辑电路16内一条或多条供电干线电连接。电源切换电路12响应内部功率控制逻辑电路18生成的断电信号PWRDN，有选择地对激活/休眠模式供电管脚22供电，或不让对激活/休眠模式供电管脚22供电。电源切换电路12可以包括对断电信号PWRDN响应的功率晶体管控制电路11、和与功率晶体管控制电路11电耦合的功率晶体管13(或功率晶体管阵列)。功率晶体管13把可切换供电信号(TRPWR)提供给激活/休眠模式供电管脚22。集成电路系统10也可以包括把主供电信号(PWR)供应给集成电路器件11和电源切换电路12的外部供电器件24。
现在参照图2，图2提供了包括内部功率控制逻辑电路18和多个功能逻辑电路的优选集成电路器件14的更详细方块图。如图所示，多个功能逻辑电路包括第一功能逻辑电路16A和第二功能逻辑电路16B。这两个功能逻辑电路16A和16B可以在各自的激活模式和非激活模式中操作，并且，两者都可以包括可以生成各自的休眠模式请求(SLEEP_REQUEST1_n，n是整数)的内部电路。示范性的功能逻辑器件包括存储器器件、微处理器和可以便利地处在节电休眠操作模式下的其它器件。正如下面参照图2所更充分描述的那样，第一和第二功能逻辑电路16A-16B是响应于各自的可切换供电信号TR_PWR1和TR_PWRn的。也可以配备不具备双模式(激活和休眠)能力的正常功能逻辑电路20。内部功率控制逻辑电路18被显示成包括断电控制器26、激活模式重新开始控制器30和唤醒逻辑电路28。响应休眠模式请求信号的断电控制器26生成多个断电信号(PWRDN1-n)。如图所示，这些断电信号是配备给集成电路器件14外部的，并且还可以提供给激活模式重新开始控制器30。唤醒逻辑电路28是响应于一个或多个中断信号(INTERRUPT1-n)的，并且对此作出响应而生成一个或多个唤醒信号(WAKEUP1-n)。激活模式重新开始控制器30响应多个断电信号或多个唤醒信号，生成多个结束休眠信号(END_SLEEP1-n)和多个激活重新开始信号(ACTIVE_RESTART1-n)。
现在参照第一功能逻辑电路16A，描述图2所示的器件14的操作。至于第二功能逻辑电路16B，也执行相似的操作。具体地说，当第一功能逻辑电路16A处在正常激活操作模式下时，第一激活重新开始信号(ACTIVE_RESTART1-n)将处在激活电平(例如，逻辑电平1)上，而第一可切换供电信号(TR_PWR1)将保持在适当的供电电平上。为了启动休眠操作模式，第一功能逻辑电路16A(或其它内部或外部电路)可以生成休眠模式请求(例如，SLEEP_REQUEST1＝1)。响应于休眠模式请求的接收，断电控制器26生成激活的第一断电信号(PWRDN1＝1)。这个激活的第一断电信号最好提供给诸如图1所示的电源切换电路12之类的外部电源切换电路、和激活模式重新开始控制器30。对此作出响应，激活模式重新开始控制器30把第一激活重新开始信号切换到非激活电平(例如，被显示成逻辑电平0)。这种激活重新开始信号从激活电平到非激活电平的切换使第一功能逻辑电路16A切换到休眠操作模式。第一功能逻辑电路16A可以同步响应激活重新开始信号的切换。功能逻辑电路内部能够从激活操作模式切换到节电休眠操作模式的电路是本领域普通技术人员所熟知的，因此，在这里无需作进一步描述。正如下面参照图3-4所更充分描述的那样，最好在第一可切换供电信号(TR_PWR1)从供电电平(例如，Vdd)切换到非激活电平(例如，GND)时或之前，在第一功能逻辑电路16A内诱发休眠操作模式。
可以在预定时间间隔或其长度不定的和视集成电路器件14内部或外部发生的事件(例如，定时、模式选择等)而定的时间间隔内，让第一功能逻辑电路16A保持在节电休眠操作模式下。例如，可以生成中断信号(INTERRUPT1)，作为启动第一功能逻辑器件16A从非激活休眠模式到激活模式的转换的逻辑脉冲1。如图2所示，这个中断信号可以由功率控制逻辑电路18内的唤醒逻辑电路28来接收。对此作出响应，唤醒逻辑电路28把第一唤醒信号(WAKEUP1)提供给激活模式重新开始控制器30和断电控制器26。对第一唤醒信号作出响应，断电控制器26生成第一非激活断电信号(例如，PWRDN1＝0)，这个第一非激活断电信号使外部电源切换电路12把第一可切换供电信号TR_PWR1从非激活电平切换到激活电平。并且，在经过了足够长的时间间隔，获得到第一功能逻辑电路16A的稳定第一供电信号TR_PWR1之后，激活模式重新开始控制器30把第一功能逻辑电路16A内的第一激活重新开始信号从非激活电平切换到终止休眠操作模式的激活电平上。然后，各个功能逻辑电路可以重新开始正常激活操作模式。
现在参照图3和图4，描述根据本发明另一个实施例的集成电路器件14′。如图所示，最好安排在单个集成电路芯片15上的集成电路器件14′包括功率控制逻辑电路18′。功率控制逻辑电路18′被显示成包括断电控制器26′、激活模式重新开始控制器30′和唤醒逻辑电路28′。响应各自的中断信号(INTERRUPT1-n)，唤醒逻辑电路28′生成一个或多个唤醒信号(WAKEUP1-n)。这些中断信号可以在集成电路芯片15的内部或外部生成。唤醒逻辑电路28′可以响应内部供电信号和内部复位信号(INTERNAL_RESET)。如图所示，复位控制器32可以响应外部复位信号(RESET)，生成内部复位信号。这种复位控制器32可以是传统设计的，因此，在这里无需多加描述。内部供电信号可以由电源34利用传统技术生成。电源34可以位于芯片15的内部，也可以位于芯片15的外部。可以把来自外部电源24的主电能供应给电源34，电源34把主电能转变成适合集成电路器件14′的不同电压电平。
功能逻辑电路16A、16B和16C的每一个被显示成生成各自的休眠模式请求(SLEEP_REQUEST1-n)，但是，这些休眠模式请求的一个或多个可以由位于集成电路器件14′内部或外部的其它电路生成。激活重新开始信号(ACTIVE_RESTART1-n)由激活模式重新开始控制器30′生成，激活模式重新开始控制器30′最好包括内置定时器。激活模式重新开始控制器30′可以响应断电控制器26′生成的多个断电信号PWRDN1，生成激活重新开始信号。断电控制器26′也可以从激活模式重新开始控制器30′接收多个结束休眠信号(END_SLEEP1-n)。一旦已经输入了各个休眠模式请求，断电控制器26′就可以利用结束休眠信号屏蔽(mask)休眠请求信号线的每一条。
如果各个功能逻辑电路已经处在各自的休眠模式下，那么再也不会被后随休眠请求中断，后随休眠请求通过END_SLEEP屏蔽。屏蔽功能块(未示出)可以在断电控制器26′中。一个例子是使用AND门。SLEEP_REQUEST和END_SLEEP可以是AND门的输入。在正常激活模式期间，SLEEP_REQUEST是低电平，和END_SLEEP是高电平。但是，当对于各个功能逻辑电路，SLEEP_REQUEST1被触发成高电平时，AND门的输出可以是高电平。END_SLEEP1处在低电平状态，因此，在各个功能逻辑电路处在各自的休眠模式中期间，后随休眠请求通过END_SLEEP屏蔽。在END_SLEEP被触发成高电平之后，可以处理后随休眠请求。
如图所示，位于集成电路芯片15外部的电源切换电路12接收来自外部电源24的电能。电源切换电路12最好包括功率晶体管控制电路11，功率晶体管控制电路11从集成电路器件14′接收多个断电信号。这些断电信号PWRDN1-n可以构成激活高电平信号。因此，响应第一断电信号PWRDN1的向上过渡，功率晶体管控制电路11可以生成断开第一功率晶体管13A的控制信号，从而不对第一激活/休眠模式供电管脚22A供电。功率晶体管控制电路11以相似的方式控制第二和第n功率晶体管13B和13C，以及可能控制其它部件(未示出)。因此，第二断电信号PWRDN2的向上过渡将导致不对第二激活/休眠模式供电管脚22B供电，和第n断电信号PWRDNn的向上过渡将导致不对第二激活/休眠模式供电管脚22C供电。
现在参照图4所示的时序图，如图所示，第一功能逻辑电路16A生成激活的高电平第一休眠请求SLEEP_REQUEST1将使断电控制器26′生成激活的高电平第一断电信号PWRDN1。响应激活高电平第一断电信号PWRDN1，激活模式重新开始控制器30′将把第一激活重新开始信号ACTIVE_RESTART1从高电平切换到低电平，以便在第一功能逻辑电路16A内诱发休眠操作模式。响应激活的高电平第一断电信号PWRDN1，电源切换电路12通过把供电信号TR_PWR1从高电平切换到低电平，将不对第一激活/休眠模式供电管脚22A供电。根据本发明这个实施例的优选方面，供电信号TR_PWR1从高电平切换到低电平发生在第一功能逻辑电路16A已经进入(或开始进入)其各自的休眠操作模式的时候或之后。
继续参照图4，接收激活的高电平第一中断请求INTERRUPT1的前沿将触发唤醒逻辑电路28′生成第一唤醒信号WAKEUP1。对此作出响应，断电控制器26′把第一断电信号PWRDN1从高电平复位成低电平。这个第一断电信号PWRDN1从高电平到低电平的过渡将使功率晶体管控制电路11启动第一功率晶体管TR1。对此作出响应，供电信号TR_PWR1将从低电平切换到高电平。如图所示，在供电信号TR_PWR1到达稳定电平之前，可能需要一段稳定时间。激活模式重新开始控制器30′最好还起一旦检测到第一唤醒信号WAKEUP1的上升沿，就启动内部定时器的作用。或者，激活模式重新开始控制器30′可以起一旦检测到第一断电信号PWRDN1的下降沿，就启动内部定时器的作用。一旦定时器截止，就把第一激活重新开始信号ACTIVE_RESTART1从低电平切换到高电平，以便把第一功能逻辑电路16A从它休眠模式切换到激活模式。第一结束休眠信号END_SLEEP1也将从低电平切换到高电平，以终止断电控制器26′内的屏蔽间隔。为了避免第一功能逻辑电路16A发生错误操作，最好，与定时器相联系的截止间隔足够长，以便直到供电信号TR_PWR1已经达到稳态条件之后，才会发生第一功能逻辑电路16A从它的休眠模式到激活模式的切换。
现在参照图5，描述本发明的集成电路实施例所执行的操作100。也应该注意到，在一些可替换的实施中，标注在方块中的操作可能不是按照标注在流程图中的次序进行的。例如，依赖于所涉及的操作，相继显示的两个方块事实上可能基本同时地被执行，或各个方块有时可能以相反的次序被执行。如方块102所示，非激活断电信号PWRDN1-n通常在集成电路内的功能逻辑电路正在以各自的激活模式工作时生成。但是，一旦由第一片上功能逻辑电路(或其它电路)检测到休眠模式请求104，即方块104，就生成各个激活断电信号，即方块106。另外，第一功能逻辑电路切换到休眠操作模式，即方块108，然后，不让第一功能逻辑电路得到片外供电信号，即方块110。如上所述，这种片外供电信号的阻止提高了第一功能逻辑电路以各自的休眠模式工作时的泄漏电流特性。然后，保持这种休眠操作模式，即方块112，直到在器件内生成(或从外部器件接收到)中断信号，并且检测到中断信号为止，方块114。对此作出响应，生成激活唤醒信号(即，逻辑脉冲1)，以便在第一功能逻辑电路中开始恢复激活模式，即方块116。一旦检测到唤醒信号，就把激活断电信号切换到非激活电平，即方块118，并且重新启动片外供电信号，即方块120。最好也启动片上定时器，即方块122。在定时器截止之后，把功能逻辑电路从它的休眠模式切换到激活模式，即方块124，并且把控制返回到方块102，直到检测到另一个休眠模式为止。
在附图和说明中，已经公开了本发明的典型优选实施例，并且，尽管应用了一些具体的术语，但只是在一般性的和描述性的意义上使用它们，而不是为了用来限定，本发明的范围由所附的权利要求书来限定。

Claims (22)

1.一种集成电路器件，包括：
具有各自激活和节电休眠操作模式的至少一个内部功能逻辑电路，所述内部功能逻辑电路含有在上面生成各自休眠模式请求的第一输出端；和
响应在第一输出端上生成的休眠模式请求，生成各自的断电信号的内部功率控制逻辑电路，所述断电信号是提供给器件外部的，以便在各自的激活和休眠操作模式期间，控制让还是不让对器件的各个内部功能逻辑电路供电。
2.根据权利要求1所述的集成电路器件，其中，所述器件含有分别接收外部供电信号的至少一个供电管脚；和其中，把每一个外部供电信号供应给所述至少一个内部功能逻辑电路的每一个。
3.根据权利要求2所述的集成电路器件，其中，把所述内部功率控制逻辑电路生成的断电信号供应给与至少一个供电管脚电耦合的外部电源切换电路；和其中，每一个断电信号的值影响是让外部电源切换电路对至少一个供电管脚供电的各个供电，还是不让对至少一个供电管脚的各个供电。
4.根据权利要求3所述的集成电路器件，其中，所述外部电源切换电路包括：
响应于断电信号的功率晶体管控制电路；和
与所述功率晶体管控制电路耦合和生成外部供电信号的至少一个功率晶体管。
5.根据权利要求1所述的集成电路器件，其中，所述内部功率控制逻辑电路包括含有在上面生成各自激活重新开始信号的输出端的激活模式重新开始控制电路，所述各自激活重新开始信号输出给各内部功能逻辑电路。
6.根据权利要求5所述的集成电路器件，其中，所述至少一个内部功能逻辑电路的每一个响应所述激活模式重新开始控制电路生成的各个激活重新开始信号从激活电平到非激活电平的切换而切换到节电休眠操作模式。
7.一种集成电路系统，包括：
集成电路芯片；
位于所述集成电路芯片上的内部功能逻辑电路，所述内部功能逻辑电路具有激活操作模式和通过在所述集成电路芯片上或外生成休眠模式请求而启动的节电休眠操作模式；
在所述集成电路芯片上、响应休眠模式请求而生成断电信号的内部功率控制逻辑电路；
在所述集成电路芯片上扩展的、与所述内部功能逻辑电路电耦合的激活/休眠模式供电管脚；和
位于所述集成电路芯片外部的、与所述激活/休眠模式供电管脚电连接的电源切换电路，用于响应所述内部功能逻辑电路生成的断电信号，对所述激活/休眠模式供电管脚供电，或不对激活/休眠模式供电管脚供电。
8.根据权利要求7所述的系统，其中，所述电源切换电路包括：
响应于断电信号的功率晶体管控制电路；和
与所述功率晶体管控制电路电耦合和与所述激活/休眠模式供电管脚电耦合的功率晶体管。
9.根据权利要求7所述的系统，其中，所述内部功率控制逻辑电路包括含有在上面生成激活模式重新开始信号的输出端的激活模式重新开始控制电路，所述各自激活重新开始信号输出给各内部功能逻辑电路。
10.根据权利要求19所述的系统，其中，所述激活模式重新开始控制电路生成结束休眠控制信号；和其中，所述内部功率控制逻辑电路包括响应于结束休眠控制信号而屏蔽休眠模式请求的断电控制电路。
11.根据权利要求10所述的系统，其中，所述断电控制电路包括含有所述结束休眠控制信号和休眠请求的输入端的屏蔽电路。
12.根据权利要求11所述的系统，其中，所述内部功率控制逻辑电路包括响应中断信号而生成唤醒信号的唤醒逻辑电路；和其中，所述激活模式重新开始控制电路包括响应于唤醒信号而开始计时的定时器，并且当定时器截止时，所述激活模式重新开始控制电路生成结束休眠控制信号。
13.根据权利要求12所述的系统，其中，所述断电控制电路响应于唤醒信号对断电信号复位。
14.根据权利要求13所述的系统，其中，所述电源切换电路与断电信号的复位同步地把不让对所述激活/休眠模式供电管脚供电的模式切换到让对所述激活/休眠模式供电管脚供电的模式。
15.一种控制集成电路器件的操作的方法，包括下列步骤：
以集成电路器件外部的电源切换电路有选择地对第一和第二功能逻辑电路的每一个供电的各自供电模式，使集成电路器件内部的第一和第二功能逻辑电路工作；
在集成电路器件的内部或外部生成激活的第一休眠模式请求信号；
响应激活的第一休眠模式请求信号，把激活的第一断电信号从集成电路器件传输到电源切换电路；和
响应激活的第一断电信号，把外部电源切换电路从第一供电模式切换到有选择地不让对第一功能逻辑电路供电、但让对第二功能逻辑电路供电的第一阻电模式。
16.根据权利要求15所述的方法，其中，所述把激活的第一断电信号从集成电路器件传输到电源切换电路的步骤包括与第一休眠模式请求信号的前沿同步地生成第一断电信号的前沿。
17.根据权利要求15所述的方法，还包括在集成电路器件内部或外部生成中断信号的步骤；和其中，所述把激活的第一断电信号从集成电路器件传输到电源切换电路的步骤包括与中断信号的前沿同步地生成第一断电信号的后沿。
18.根据权利要求17所述的方法，其中，还包括：在把外部电源切换电路从第一供电模式切换到第一阻电模式之后，与第一断电信号的后沿同步地把外部电源切换电路从第一阻电模式切换回到第一供电模式。
19.一种控制集成电路器件的操作的方法，包括下列步骤：
以集成电路器件外部的电源切换电路有选择地对第一功能逻辑电路供电的节电模式，使集成电路器件内部的第一功能逻辑电路工作；
在集成电路器件的内部或外部生成激活的第一休眠模式请求信号；
响应激活的第一休眠模式请求信号，把激活的第一断电信号从集成电路器件传输到电源切换电路；和
响应激活的第一断电信号，把外部电源切换电路从第一供电模式切换到有选择地不让对第一功能逻辑电路供电的第一阻电模式。
20.根据权利要求19所述的方法，其中，所述把激活的第一断电信号从集成电路器件传输到电源切换电路的步骤包括与第一休眠模式请求信号的前沿同步地生成第一断电信号的前沿。
21.根据权利要求19所述的方法，还包括在集成电路器件内部或外部生成中断信号的步骤；和其中，所述把激活的第一断电信号从集成电路器件传输到电源切换电路的步骤包括与中断信号的前沿同步地生成第一断电信号的后沿。
22.根据权利要求21所述的方法，其中，还包括：在把外部电源切换电路从第一供电模式切换到第一阻电模式之后，与第一断电信号的后沿同步地把外部电源切换电路从第一阻电模式切换回到第一供电模式。
CNB021079064A 2001-03-26 2002-03-21 含有功率控制逻辑电路的集成电路器件及其操作方法 Expired - Lifetime CN1235117C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US27879701P 2001-03-26 2001-03-26
US60/278,797 2001-03-26
US10/037,290 US6586963B2 (en) 2001-03-26 2002-01-03 Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same
US10/037,290 2002-01-03

Publications (2)

Publication Number Publication Date
CN1377137A CN1377137A (zh) 2002-10-30
CN1235117C true CN1235117C (zh) 2006-01-04

Family

ID=26713998

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021079064A Expired - Lifetime CN1235117C (zh) 2001-03-26 2002-03-21 含有功率控制逻辑电路的集成电路器件及其操作方法

Country Status (6)

Country Link
US (1) US6586963B2 (zh)
JP (1) JP4148691B2 (zh)
KR (1) KR20020075723A (zh)
CN (1) CN1235117C (zh)
GB (1) GB2375856B (zh)
TW (1) TW550783B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426443B1 (ko) * 2002-06-29 2004-04-13 주식회사 하이닉스반도체 딥 파워다운 제어 회로
JP4172217B2 (ja) * 2002-07-19 2008-10-29 富士ゼロックス株式会社 電源管理装置
JP3724472B2 (ja) * 2002-10-16 2005-12-07 ソニー株式会社 電子機器と電力供給方法
US6765433B1 (en) * 2003-03-20 2004-07-20 Atmel Corporation Low power implementation for input signals of integrated circuits
US6941525B2 (en) * 2003-05-29 2005-09-06 Artisan Components, Inc. Leakage current reduction in standard cells
US7227383B2 (en) 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
KR101035077B1 (ko) * 2004-02-20 2011-05-19 삼성전자주식회사 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템
US7382178B2 (en) 2004-07-09 2008-06-03 Mosaid Technologies Corporation Systems and methods for minimizing static leakage of an integrated circuit
KR100571646B1 (ko) 2005-03-31 2006-04-17 주식회사 하이닉스반도체 파워 다운 모드 반도체 소자
KR100812936B1 (ko) * 2005-05-03 2008-03-11 주식회사 하이닉스반도체 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
US7376037B1 (en) * 2005-09-26 2008-05-20 Lattice Semiconductor Corporation Programmable logic device with power-saving architecture
KR100733447B1 (ko) * 2005-09-28 2007-06-29 주식회사 하이닉스반도체 누설전류 방지를 위한 메모리장치의 데이터 출력 멀티플렉서
US7602222B2 (en) * 2005-09-30 2009-10-13 Mosaid Technologies Incorporated Power up circuit with low power sleep mode operation
KR100706831B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전원 싱크 회로
TWI299236B (en) * 2005-12-08 2008-07-21 Princeton Technology Corp Video and audio system capable of saving electric power, power management system and method of saving electric power
GB2434491B (en) 2006-01-24 2007-12-12 Toumaz Technology Ltd Power control circuit
US7539881B2 (en) * 2006-04-15 2009-05-26 Hewlett-Packard Development Company, L.P. System and method for dynamically adjusting power caps for electronic components based on power consumption
JP5075196B2 (ja) * 2006-06-30 2012-11-14 インテル・コーポレーション 漏れ電力推定
US8392728B2 (en) * 2006-12-22 2013-03-05 Intel Corporation Reducing idle leakage power in an IC
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
US8667198B2 (en) 2007-01-07 2014-03-04 Apple Inc. Methods and systems for time keeping in a data processing system
US7991992B2 (en) 2007-03-13 2011-08-02 Intel Corporation Power reduction for system on chip
US7831847B2 (en) * 2007-05-07 2010-11-09 Mediatek Inc. Integrated circuit with power control and power control method thereof
US8645740B2 (en) * 2007-06-08 2014-02-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US7711864B2 (en) 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
JP5034844B2 (ja) 2007-10-01 2012-09-26 ヤマハ株式会社 電子機器
US7996695B2 (en) * 2008-02-15 2011-08-09 Qualcomm Incorporated Circuits and methods for sleep state leakage current reduction
US7884640B2 (en) * 2008-12-19 2011-02-08 Actel Corporation PLD providing soft wakeup logic
US8040151B2 (en) * 2008-12-19 2011-10-18 Actel Corporation Programmable logic device with programmable wakeup pins
US8645729B2 (en) * 2010-01-21 2014-02-04 Microchip Technology Incorporated External device power control during low power sleep mode without central processing unit intervention
KR101926604B1 (ko) 2012-02-27 2018-12-07 삼성전자 주식회사 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치
JP6012664B2 (ja) * 2014-05-23 2016-10-25 京セラドキュメントソリューションズ株式会社 電子機器
CN107317579B (zh) * 2017-07-10 2024-02-23 宗仁科技(平潭)股份有限公司 一种芯片的功能切换控制电路及芯片
US10411712B2 (en) * 2017-07-24 2019-09-10 Flex Logix Technologies, Inc. FPGA having programmable powered-up/powered-down logic tiles, and method of configuring and operating same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE319229T1 (de) * 1994-07-21 2006-03-15 Interdigital Tech Corp Schaltung und verfahren zur stromverbrauchsregelung für ein kommunikationsendgerät
JP3134258B2 (ja) * 1994-11-14 2001-02-13 沖電気工業株式会社 電源制御回路
JPH0950350A (ja) * 1995-08-07 1997-02-18 Fujitsu Ltd 記憶装置
JP3191910B2 (ja) * 1996-01-23 2001-07-23 キヤノン株式会社 機器制御装置及び方法
US6021500A (en) * 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
JPH1165683A (ja) * 1997-08-21 1999-03-09 Seiko Epson Corp 複数の電力供給回路を備えた装置
US6081135A (en) 1998-05-07 2000-06-27 International Business Machines Corporation Device and method to reduce power consumption in integrated semiconductor devices
JP3341681B2 (ja) * 1998-06-12 2002-11-05 日本電気株式会社 半導体集積論理回路
US6064223A (en) 1998-07-08 2000-05-16 Intel Corporation Low leakage circuit configuration for MOSFET circuits
KR100582380B1 (ko) * 1999-06-30 2006-05-23 주식회사 하이닉스반도체 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
GB2375856A (en) 2002-11-27
CN1377137A (zh) 2002-10-30
GB0205687D0 (en) 2002-04-24
GB2375856B (en) 2003-05-28
JP4148691B2 (ja) 2008-09-10
US20020135398A1 (en) 2002-09-26
TW550783B (en) 2003-09-01
US6586963B2 (en) 2003-07-01
KR20020075723A (ko) 2002-10-05
JP2003017993A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
CN1235117C (zh) 含有功率控制逻辑电路的集成电路器件及其操作方法
US7254728B2 (en) Power saving circuit having a keeper stage to hold a signal line in a weakly held state
EP1195902A3 (en) Semiconductor integrated circuit with reduced leakage current
EP2189877A2 (en) Electronic device for reducing power consumption during power off of computer motherboard
JP2003216286A (ja) 携帯型電子装置の電源を制御する機能を備えた周辺装置
US20030218915A1 (en) Semiconductor device adapted for power shutdown and power resumption
KR20010060239A (ko) 입출력 포트의 보전성을 유지하면서 전원이 차단되는 코어로직을 갖는 마이크로 컨트롤러
KR940003263A (ko) 집적회로내의 마이크로콘트롤러를 구비하여 사용하는 미약한 풀업 디스에이블 방법 및 기기와 그 집적회로를 사용한 무선전화기
CN111462789B (zh) 用于减少漏电流的装置及方法
WO2003067759A1 (en) Digital electronic circuit with low power consumption
CN2785260Y (zh) 低功耗高可靠性遥控器芯片按键输入端口电路
JPH07236180A (ja) 論理装置を活性化するための装置
EP1130778A3 (en) Semiconductor register element
CN210609113U (zh) 一种一键开关机电路
JP4599774B2 (ja) 電子機器
CN207572047U (zh) Lcd屏背光供电控制电路及接收机
CN113467285A (zh) 一种低功耗控制系统、升降系统及升降桌
CN216748474U (zh) 一种电源时序控制电路
CN217233862U (zh) 一种风扇供电控制电路
CN216647307U (zh) 低功耗定时开关机电路
CN214590675U (zh) 一种供电控制电路及电子设备
JP2001333509A (ja) 電気自動車のマイクロコンピュータ制御装置
TWI771056B (zh) 提高觸控報點率的方法及利用其之觸控晶片和電子裝置
CN220915270U (zh) 一种基于船运模式的处理电路
CN219017529U (zh) 一种继电器驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060104

CX01 Expiry of patent term