KR101926604B1 - 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치 - Google Patents

스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR101926604B1
KR101926604B1 KR1020120019845A KR20120019845A KR101926604B1 KR 101926604 B1 KR101926604 B1 KR 101926604B1 KR 1020120019845 A KR1020120019845 A KR 1020120019845A KR 20120019845 A KR20120019845 A KR 20120019845A KR 101926604 B1 KR101926604 B1 KR 101926604B1
Authority
KR
South Korea
Prior art keywords
body bias
standby mode
semiconductor device
bias voltage
controller
Prior art date
Application number
KR1020120019845A
Other languages
English (en)
Other versions
KR20130098046A (ko
Inventor
이기종
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020120019845A priority Critical patent/KR101926604B1/ko
Priority to US13/760,614 priority patent/US8791747B2/en
Publication of KR20130098046A publication Critical patent/KR20130098046A/ko
Application granted granted Critical
Publication of KR101926604B1 publication Critical patent/KR101926604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치가 개시된다. 본 발명의 실시예에 따른 반도체 장치는 반도체 소자, 스탠바이 모드(stand-by mode)에서 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 바디 바이어스 콘트롤러 및 상기 바디 바이어스 콘트롤러로부터 상기 스탠바이 모드 바디 바이어스 제어 신호를 수신하고, 스탠바이 모드 바디 바이어스 전압을 생성하여 상기 반도체 소자의 바디로 공급하는 바디 바이어스 전압 발생기를 포함한다. 본 발명의 실시예에 따른 반도체 장치에 의하면, 스탠바이 모드에서 바디 바이어스 전압을 제어함으로써 반도체 소자의 리텐션 및 누설 전류의 차단이 가능하므로 반도체 장치의 집적도를 높일 수 있는 효과가 있다.

Description

스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치{A method controlling a stand-by mod body bias and a semiconductor device using thereof}
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 스탠바이 모드에서 바디 바이어싱을 이용해 전력 소모를 줄일 수 있는 반도체 장치의 스탠바이 모드 바디 바이어스 제어 방법에 관한 것이다.
일반적으로 휴대폰, 카메라 등의 전자 기기에 있어서, 휴대성이 강조됨에 따라 외부 전원 없이도 최대한 긴 사용 시간을 확보할 수 있는 기술이 주목받고 있다. 이와 관련하여 보다 많은 배터리를 탑재할 수 있도록 전자 기기의 디자인을 변경하거나, 배터리 자체의 성능을 개선시키는 기술을 개발하는 등 여러 분야에서 사용 시간을 확보할 수 있는 노력을 기울이고 있다. 이러한 외부적인 노력 이외에도, 전자 기기에 포함되는 전자 회로들의 설계는 회로 본연의 성능의 향상 뿐 아니라 전자 기기의 동작 중에 필요 이상으로 소모되는 전력 또는 누설 전류를 최소화하는 방향으로 이루어지고 있다. 또한, 전자 기기에 외부 전원을 공급하는 중에도 전력 효율을 개선하기 위한 기술 개발도 이루어지고 있다.
전자 기기는 이러한 누설 전류를 최소화하기 위해 여러 동작 모드를 가질 수 있다. 사용자의 요구 또는 일정 시간이 경과한 이후에 전력 소모를 줄이기 위해 스탠바이 모드(standby-mode)에 진입하여, 내부의 전자 회로에 공급되는 전력을 적절히 차단하고, 다시 정상적인 동작 모드로 진입하도록 제작되고 있다. 전력 소모 정도에 따라 스탠바이 모드는 슬립 모드(sleep mode) 또는 아이들 모드(idle) 등으로 달리 표현될 수 있다. 스탠바이 모드에서는 사용자의 요구 등으로 정상 모드로 전자 기기가 최대한 빠르게 복귀할 수 있고 스탠바이 모드 진입전의 사용자의 정보를 복원하기 위해 일정한 정보를 저장하는 기술이 필요하다. 따라서, 스탠바이 모드에서 전력 소모는 최소화하면서, 필요한 정보는 유지할 수 있는 파워 게이팅(power gating) 기술이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 스탠바이 모드에서의 파워 게이팅을 바디 바이어스를 이용해 보다 효율적이고 경제적으로 구현할 수 있는 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치를 제공하는데 있다.
본 발명의 실시예에 따른 반도체 장치는 반도체 소자, 스탠바이 모드(stan-by mode)에서 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 바디 바이어스 콘트롤러 및 상기 바디 바이어스 콘트롤러로부터 상기 스탠바이 모드 바디 바이어스 제어 신호를 수신하고, 스탠바이 모드 바디 바이어스 전압을 생성하여 상기 반도체 소자의 바디로 공급하는 바디 바이어스 전압 발생기를 포함한다.
실시예에 따라 상기 바디 바이어스 콘트롤러에 의해 생성되며 상기 반도체 소자의 상기 스탠바이 모드 바디 바이어스 전압의 레벨을 결정하는 전압 레벨 정보를 저장하는 비휘발성 메모리를 더 포함한다.
실시예에 따라 호스트로부터 전송되는 리셋 신호가 입력되는 리셋 패드를 더 포함한다.
실시예에 따라 호스트로부터 스탠바이 모드 진입 여부를 알리는 스탠바이 모드 신호가 입력되는 스탠바이 패드를 더 포함한다.
실시예에 따라 상기 반도체 장치가 상기 스탠바이 모드에 진입하는지 여부에 따라 가변되는 스탠바이 모드 비트를 저장하는 스탠바이 레지스터를 더 포함한다.
실시예에 따라 상기 반도체 소자에 포함되는 복수의 트랜지스터들은 각각의 바디가 연결되는 적어도 두 그룹으로 나뉘고, 상기 적어도 두 그룹에는 서로 다른 스탠바이 모드 바디 바이어스 전압이 공급된다.
실시예에 따라 상기 바디 바이어스 콘트롤러는 호스트로부터 리셋 신호를 수신하여 상기 반도체 소자의 바디에 스탠바이 모드 바디 바이어스 전압의 공급이 완료된 이후 상기 반도체 소자로 상기 리셋 신호를 전송한다.
실시예에 따라 상기 스탠바이 모드 바디 바이어스 전압의 레벨은 액티브 모드에서의 액티브 모드 바디 바이어스 전압 레벨과 상이하다.
실시예에 따른 컴퓨터 시스템은 상기 반도체 장치를 포함한다.
본 발명의 실시예에 따른 스탠바이 모드 바디 바이어스 제어 방법은 스탠바이 모드가 인에이블되는 단계, 바디 바이어스 콘트롤러가 상기 스탠바이 모드의 인에이블에 따라 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 단계 및 바디 바이어스 전압 발생기가 상기 스탠바이 모드 바디 바이어스 제어 신호에 따라 스탠바이 모드 바디 바이어스 전압을 생성하여 반도체 소자의 바디로 공급하는 단계를 포함한다.
실시예에 따라 상기 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 단계는 상기 바디 바이어스 콘트롤러가 비휘발성 메모리로부터 상기 반도체 소자의 상기 스탠바이 모드 바디 바이어스 전압의 레벨을 결정하는 전압 레벨 정보를 리드하는 단계 및 상기 바디 바이어스 콘트롤러가 상기 전압 레벨 정보에 따라 상기 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 단계를 포함한다.
실시예에 따라 상기 스탠바이 모드 바디 바이어스 전압을 생성하여 상기 반도체 소자의 바디로 공급하는 단계는 상기 바디 바이어스 전압 발생기가 상기 스탠바이 모드 바디 바이어스 제어 신호에 따라 스탠바이 모드 바디 바이어스 전압을 생성하는 단계 및 상기 반도체 소자(130)에 포함된 복수의 트랜지스터들이 상기 스탠바이 모드 바디 바이어스 전압에 대응하여 턴오프되는 단계를 포함한다.
실시예에 따라 상기 바디 바이어스 콘트롤러가 호스트로부터 리셋 신호를 수신하는 단계 및 상기 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 단계 이전에, 상기 리셋 신호에 따라 상기 바디 바이어스 콘트롤러와 상기 바디 바이어스 전압 발생기에 포함된 복수의 플립플롭이 리셋되는 단계를 더 포함한다.
실시예에 따라 상기 바디 바이어스 콘트롤러가 호스트로부터 리셋 신호를 수신하는 단계 및 상기 스탠바이 모드 바디 바이어스 전압을 생성하여 상기 반도체 소자의 바디로 공급하는 단계가 완료된 후, 상기 리셋 신호에 따라 상기 반도체 소자에 포함된 복수의 플립플롭들이 리셋되는 단계를 더 포함한다.
실시예에 따라 상기 스탠바이 모드가 인에이블되는 단계는 스탠바이 패드가 호스트로부터 스탠바이 모드 진입 여부를 알리는 스탠바이 모드 신호를 수신하는 단계를 포함한다.
실시예에 따라 상기 스탠바이 모드가 인에이블되는 단계는 스탠바이 레지스터에 저장되며 상기 반도체 장치가 상기 스탠바이 모드에 진입하는지 여부에 따라 가변되는 스탠바이 모드 비트가 가변되는 단계를 포함한다.
본 발명의 실시예에 따른 반도체 장치에 의하면, 스탠바이 모드에서 바디 바이어스 전압을 제어함으로써 반도체 소자의 리텐션 및 누설 전류의 차단이 가능하므로 반도체 장치의 집적도를 높일 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치에 포함된 바디 바이어스 전압 발생기의 반도체 소자에의 바디 바이어스 전압 공급을 상세히 나타내는 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 4는 본 발명의 실시예에 따른 스탠바이 모드 바디 바이어스 제어 방법을 나타내는 흐름도이다.
도 5는 도 4에 도시된 스탠바이 모드 바디 바이어스 제어 신호 생성 단계 및 스탠바이 모드 바디 바이어스 전압 셋팅 단계를 상세히 설명하기 위한 흐름도이다.
도 6은 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 일 실시 예를 나타내는 블록도이다.
도 7은 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 다른 실시 예를 나타내는 블록도이다.
도 8은 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 또 다른 실시 예를 나타내는 블록도이다.
도 9는 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 또 다른 실시 예를 나타내는 블록도이다.
도 10은 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 또 다른 실시 예를 나타내는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 1을 참조하면, 반도체 장치(semiconductor device;100)는 바디 바이어스 콘트롤러(body bias controller;110), 바디 바이어스 전압 발생기(body bias voltage generator;120), 반도체 소자(semiconductor element;130), 리셋 패드(reset pad;140), 스탠바이 패드(stand-by pad;150) 및 비휘발성 메모리(non-volatile memory;160)를 포함한다.
반도체 장치(100)는 메모리 장치(memory device) 또는 비메모리 장치(non-memory device)로 구현될 수 있다.
상기 메모리 장치는 휘발성 메모리 장치와 불휘발성 메모리 장치를 포함한다. 상기 휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM (static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM) 또는 TTRAM(Twin Transistor RAM)을 포함한다.
상기 불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM) 또는 저항 메모리(Resistive RAM: RRAM 또는 ReRAM)를 포함한다.
상기 비메모리 장치는 컴퓨터의 CPU(Central Processing Unit), 마이크로컴퍼넌트(micro-component), 로직(logic), ASIC(Application integrated circuit), 아날로그IC(analoge IC), SOC(System On Chip), NOC(Network ON Chip)등을 포함한다.
상기 마이크로컴퍼넌트는 마이크로프로세서(micro-processor), 마이크로컨트롤러(micro-controller), 마이크로페리퍼럴(micro-pheripheral), 디지털신호처리프로세서(digital signal processor)등을 포함한다.
상기 로직은 표준로직, 완전 주문형(full-custom) IC, 기타 로직등을 포함한다. 상기 ASIC은 셀기반 IC(cell-based IC), PLD(Programmable Logic Device), 게이트어레이(gate array)등을 포함한다.
상기 메모리 장치 및 상기 비메모리 장치는 본 발명이 적용될 수 있는 예시적인 것에 불과하며, 본 발명은 스탠바이 모드(stand-by mode)를 가지는 모든 반도체 회로에 적용될 수 있다.
바디 바이어스 콘트롤러(110)는 반도체 소자(130)에 공급되는 바디 바이어스 전압 및 리셋 신호(RS)를 제어할 수 있다. 바디 바이어스 전압은 반도체 소자(130)에 포함된 각종 트랜지스터(transistor)들의 바디(body)에 공급되는 전압을 말하며, 바디 바이어스 전압을 조절함으로써 각 트랜지스터의 온(on)/오프(off) 상태를 조절할 수 있다. 즉, 트랜지스터의 바디와 소스(source) 간의 전압 VSB가 가변되면, 트랜지스터의 문턱 전압(threshold voltage)가 가변되는 바디 이펙트(body effect) 현상을 이용하여 게이트(gate)와는 독립적으로 트랜지스터를 제어할 수 있게 된다.
바디 바이어스 콘트롤러(110)는 반도체 장치의 동작 모드(operation mode), 예컨대 액티브 모드(active mode) 또는 스탠바이 모드(stand-by mode)에서 바디 바이어스 전압 발생기(120)가 반도체 소자(130)로 각각 다른 레벨(level)의 바디 바이어스 전압을 공급하도록 제어할 수 있다. 액티브 모드는 반도체 장치(100)가 정상적인 동작을 수행하는 상태이고, 스탠바이 모드는 사용자의 요구 또는 기타 이벤트(event)의 발생으로 전력 소모를 최소화하는 상태이다.
바디 바이어스 콘트롤러(110)는 리셋 패드(140)로부터 리셋 신호(RS)를 수신하여, 리셋 신호(RS)를 반도체 소자(130) 및 바디 바이어스 전압 발생기(120)로 전송할 수 있다. 바디 바이어스 콘트롤러(110)는 스탠바이 패드(150)로부터 스탠바이 모드 신호(SMS)를 수신하여 스탠바이 모드 바디 바이어스 제어 신호(SMCS)를 생성할 수 있다. 스탠바이 모드 신호(SMS)는 호스트에 의해 생성되어 스탠바이 모드로의 진입 여부를 알리는 신호이다. 스탠바이 모드 바디 바이어스 제어 신호(SMCS)는 스탠바이 모드에 필요한 전압 레벨(voltage level)의 전압을 반도체 소자(130)로 공급하도록 바디 바이어스 전압 발생기(120)를 제어하는 신호이다.
바디 바이어스 콘트롤러(110)는 비휘발성 메모리(160)로부터 전압 레벨 정보(VLI)를 리드(read)하여 스탠바이 모드 바디 바이어스 제어 신호(SMCS)를 결정할 수 있다. 전압 레벨 정보(VLI)는 바디 바이어스 콘트롤러(110)에 의해 생성되며, 반도체 장치(100)의 각 동작 모드별의 바디 바이어스 전압 레벨을 결정하는 정보를 포함할 수 있다.
바디 바이어스 콘트롤러(110)는 리셋 패드(140)로부터 수신되는 리셋 신호(RS)에 따라 내부적으로 리셋을 수행할 수 있다. 바디 바이어스 콘트롤러(110)는 리셋 패드(140)로부터 리셋 신호(RS)를 수신하면 즉시 바디 바이어스 전압 발생기(120)로 리셋 신호(RS)를 전송하고 바디 바이어스 콘트롤러(110)의 내부적인 리셋을 수행한다. 다만, 바디 바이어스 콘트롤러(110)는 바디 바이어스 전압 발생기(120)에 의해 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV)의 레벨 셋팅(setting)이 완료되기 전 즉, 호스트가 원하는 전압 레벨에 도달하기 전까지는 리셋 신호(RS)를 반도체 소자(130)에 전송하지 않을 수 있다. 스탠바이 모드에서는 반도체 소자(130)에 포함된 다수의 트랜지스터의 리셋이 수행될 수 있다. 만약 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV) 레벨 셋팅이 완료되기 이전에 리셋이 수행된다면, 반도체 소자(130)에 포함된 트랜지스터들 중 리텐션(retention)이 필요한 트랜지스터들도 저장된 값이 손실될 수 있다. 따라서, 바디 바이어스 콘트롤러(110)는 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV)의 레벨 셋팅이 완료된 이후에 반도체 소자(130)로 리셋신호를 전송할 수 있다.
리텐션은 스탠바이 모드에서 전력 소모를 줄이기 위해 주전원이 차단되더라도, 이후 액티브 모드로 진입시 필요한 정보를 저장하고 있는 트랜지스터의 저장 값을 유지시키는 것을 말한다. 액티브 모드로 진입시 필요한 정보는 빠른 재부팅(rebooting)을 위한 부트 코드(boot code), 스탠바이 모드 진입시의 사용자의 설정 정보 등이 포함될 수 있다.
바디 바이어스 전압 발생기(120)는 바디 바이어스 콘트롤러(110)의 제어에 따라 각 모드에서 필요한 바디 바이어스 전압을 생성할 수 있다. 특히, 스탠바이 모드에서 바디 바이어스 전압 발생기(120)는 바디 바이어스 콘트롤러(110)로부터 스탠바이 모드 바디 바이어스 제어 신호(SMCS)를 수신하여 스탠바이 모드 바디 바이어스 전압(SMV)을 생성할 수 있다. 바디 바이어스 전압 발생기(120)는 스탠바이 모드 바디 바이어스 제어 신호(SMCS)에 따라 다수 레벨의 전압을 발생할 수 있으며, 발생된 전압들은 반도체 소자(130)에 포함된 다수의 트랜지스터들에 공급될 수 있다. 리텐션이 필요한 다수의 트랜지스터에 공급되는 스탠바이 모드 바디 바이어스 전압(SMV)은 트랜지스터의 특성에 따라 1.5V에서 2.5V 사이에서 바디 바이어스 콘트롤러(110)에 의해 선택될 수 있다. 또한, 이를 이용하여 스탠바이 모드에서 반도체 소자(130)에 포함된 트랜지스터들의 누설되는 전류를 선택적으로 차단할 수 있다.
바디 바이어스 전압 발생기(120)는 스위치(미도시)를 추가적으로 포함하여 반도체 소자(130)로의 전압 공급 상태 즉, 전기적으로 연결된 트랜지스터의 그룹별로 공급되는 바디 바이어스 전압을 변경할 수 있다.
바디 바이어스 전압 발생기(120)는 스탠바이 모드에서 반도체 소자(130)에 포함된 다수의 트랜지스터들 중 리텐션이 필요한 트랜지스터들에 바디 바이어스 전압을 공급할 수 있다. 바디 바이어스 전압 발생기(120)는 리텐션이 필요한 트랜지스터들에 대해 스탠바이 모드 바디 바이어스 제어 신호(SMCS)에 따른 바디 바이어스 전압을 공급하여 턴오프(turn off)시킴으로써, 스탠바이 모드에서 전원이 차단되더라도 저장된 값을 유지할 수 있게 할 수 있다. 즉, 스탠바이 모드에서 리텐션이 필요한 트랜지스터들에 저장된 값을 유지하기 위해 별도의 리텐션을 위한 메모리나 전원 제어 장치 등이 요구되지 않는다.
반대로, 바디 바이어스 전압 발생기(120)는 리텐션이 필요하지 않은 트랜지스터들에 대해서는 별도의 바디 바이어스 전압을 공급하여 턴온(turn on)시킴으로써, 스탠바이 모드에서 전원이 차단되면 저장된 값이 손실될 수 있다.
또한, 바디 바이어스 전압 발생기(120)는 바디 바이어스 콘트롤러(110)로부터 수신되는 리셋 신호(RS)에 따라 내부적으로 리셋을 수행할 수 있다. 바디 바이어스 전압 발생기(120)는 CMOS 방식의 아날로그 전압 발생기로 구성될 수 있으나, 이에 한정되는 것은 아니다.
반도체 소자(130)는 복수의 디지털 로직 셀(digital logic cell)과 메모리 셀(memory cell)을 포함할 수 있다. 반도체 소자의 복수의 디지털 로직 셀과 메모리 셀에 포함되는 복수의 트랜지스터들은 각각의 바디가 연결되는 적어도 두 그룹으로 나뉘고, 상기 적어도 두 그룹에는 서로 다른 스탠바이 모드 바디 바이어스 전압(SMV)이 공급될 수 있다. 즉, 각 셀에 포함되는 트랜지스터들의 바디는 스탠바이 모드에서 동일한 바디 바이어스 전압을 공급받아야 하는 바디끼리 전기적으로 연결될 수 있다. 따라서, 전기적으로 연결되어 있는 바디들은 바디 바이어스 전압 발생기(120)로부터 동일한 바디 바이어스 전압을 공급받을 수 있으며, 이러한 트랜지스터들은 스탠바이 모드에서 함께 턴오프되거나 턴온될 수 있다.
복수의 디지털 로직 셀은 부울(Boolean) 게이트, 예컨대 AND 게이트, OR 게이트, NOT 게이트, XOR(exclusive OR) 게이트 또는 XNOR(exclusive NOR) 게이트를 포함할 수 있다. 메모리 셀은 비휘발성 메모리 및/또는 휘발성 메모리(volatile memory)를 포함할 수 있다.
반도체 소자(130)는 복수의 디지털 로직 셀(digital logic cell)과 메모리 셀(memory cell) 외에도 아날로그 회로(analog circuit)를 포함할 수 있다.
리셋 패드(140)는 호스트로부터 전송되는 리셋 신호(RS)를 수신하여 바디 바이어스 콘트롤러(110)로 전달할 수 있다. 스탠바이 패드(150)는 호스트로부터 전송되는 스탠바이 모드 신호(SMS)를 수신하여 바디 바이어스 콘트롤러(110)로 전달할 수 있다.
비휘발성 메모리(160)는 반도체 장치(100)의 각 동작 모드별의 바디 바이어스 전압 레벨을 저장할 수 있다. 특히, 바디 바이어스 콘트롤러(110)에 의해 생성되는 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV)의 레벨을 결정하는 전압 레벨 정보(VLI)를 저장할 수 있다. 비휘발성 메모리(160)는 스탠바이 모드에서 바디 바이어스 콘트롤러(110)가 요구하는 전압 레벨 정보(VLI)를 제공할 수 있다. 비휘발성 메모리(160)는 전원의 공급 여부와 관계없이 저장된 정보를 유지할 수 있으며, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM) 또는 저항 메모리(Resistive RAM: RRAM 또는 ReRAM)일 수 있다.
따라서, 본 발명의 실시예에 따른 반도체 장치에 의하면, 스탠바이 모드에서 바디 바이어스 전압을 제어함으로써 반도체 소자의 리텐션 및 누설 전류의 차단이 가능하므로 반도체 장치의 집적도를 높일 수 있는 효과가 있다.
도 2는 본 발명의 실시예에 따른 반도체 장치에 포함된 바디 바이어스 전압 발생기(120)의 반도체 소자(130)에의 바디 바이어스 전압 공급을 상세히 나타내는 블록도이다.
도 2를 참조하면, 반도체 소자(130)는 복수의 디지털 로직 셀과 메모리 셀을 포함할 수 있으며, 복수의 디지털 로직 셀과 메모리 셀에는 다수의 PMOS 트랜지스터(132), 다수의 NMOS 트랜지스터(134) 및 다수의 플립플롭(Flip-Flop;136)이 구현될 수 있다. 다수의 플립플롭(136)에는 PMOS 트랜지스터 및/또는 PMOS 트랜지스터를 포함하는 다수의 로직게이트로 구현될 수 있다.
스탠바이 모드에서 리텐션이 필요한 트랜지스터인지 여부에 따라 일부 NMOS 트랜지스터들은 각각 전기적으로 분리되어 바디 바이어스 전압 발생기(120)로부터 바디 바이어스 전압(SMVS_N)을 공급받을 수 있다. 모든 NMOS 트랜지스터가 동일한 바디 바이어스 전압(SMVS_N)를 공급받는 것은 아니고, 공정 또는 필요에 따라 다른 전압 레벨이 공급될 수 있다. 일부 NMOS 트랜지스터가 전기적으로 분리되는 방법은 p-형 기판(138) 내에 p-웰(p-well)이 추가적으로 구현될 수 있으나, 이에 한정되는 것은 아니다.
마찬가지로 스탠바이 모드에서 리텐션이 필요한 PMOS 트랜지스터는 바디 바이어스 전압 발생기(120)로부터 바디 바이어스 전압(SMVS_P)을 공급받을 수 있다. 모든 PMOS 트랜지스터가 동일한 바디 바이어스 전압(SMVS_P)를 공급받는 것은 아니고, 공정 또는 필요에 따라 다른 전압 레벨이 공급될 수 있다. 설명의 편의를 위하여 p-형 기판(138)을 이용한 경우가 도시되었으나, 실시예에 따라 n-형 기판이 이용될 수 있다.
다수의 플립플롭(136)은 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압 레벨 셋팅이 완료된 이후, 바디 바이어스 콘트롤러(110)로부터 리셋 신호(RS)를 수신하여 리셋될 수 있다. 다수의 플립플롭(136)에는 스탠바이 모드에서의 리텐션이 필요한 PMOS 트랜지스터 및/또는 NMOS 트랜지스터가 포함될 수 있어, 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압 레벨 셋팅이 완료된 이후에 리셋이 이루어질 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치(100')는 도 1에 도시된 반도체 장치(100')와 마찬가지로 바디 바이어스 콘트롤러(110), 바디 바이어스 전압 발생기(120), 반도체 소자(130), 리셋 패드(140) 및 비휘발성 메모리(160)를 포함할 수 있다. 다만, 본 발명의 다른 실시예에 따른 반도체 장치(100')는 스탠바이 패드(150)를 포함하지 않으며, 대신 바디 바이어스 콘트롤러(110)가 스탠바이 레지스터(stand-by register;170)를 포함할 수 있다.
스탠바이 레지스터(170)는 반도체 장치(100')가 스탠바이 모드에 진입하는지 여부를 감지할 수 있는 레지스터일 수 있다. 스탠바이 레지스터(170)는 반도체 장치(100')가 스탠바이 모드에 진입하는지 여부에 따라 가변되는 스탠바이 모드 비트를 저장할 수 있다. 예컨대, 스탠바이 모드 비트의 논리값이 1이면, 스탠바이 모드가 인에이블될 수 있다. 반대로 스탠바이 모드 비트의 논리값이 0이면, 스탠바이 모드가 디세이블될 수 있다.
스탠바이 레지스터(170)에 저장된 스탠바이 모드 비트는 호스트로부터 스탠바이 모드가 인에이블되는 정보를 포함하는 신호를 수신하거나, 호스트로부터 전송되는 신호가 바디 바이어스 콘트롤러(110)에 포함된 타이머(미도시)에 의해 일정 시간 내에 수신되지 않았다고 감지된 경우에 바디 바이어스 콘트롤러(110)는 스탠바이 모드 비트를 가변하여 스탠바이 모드를 인에이블할 수 있다.
도 4는 본 발명의 실시예에 따른 스탠바이 모드 바디 바이어스 제어 방법을 나타내는 흐름도이다.
도 2 내지 4를 참조하면, 반도체 장치(100,100')가 액티브 모드에서 동작하는 경우 바디 바이어스 콘트롤러(110)의 제어에 따라 바디 바이어스 전압 발생기(120)는 액티브 모드 바디 바이어스 전압을 반도체 소자(130)에 공급할 수 있다(S400). 액티브 모드 바디 바이어스 전압은 반도체 장치(100,100')가 액티브 모드에서 동작할 경우, 반도체 소자(130)에 포함된 다수의 트랜지스터에 공급되는 전압이다.
반도체 장치(100,100')가 스탠바이 모드로 진입할 필요성이 있는 경우, 스탠바이 모드가 인에이블될 수 있다(S410). 스탠바이 모드의 인에이블은 도 2에 도시된 스탠바이 패드(150)를 통해 수신되는 스탠바이 모드 인에이블 신호뿐 아니라, 도 3의 스탠바이 레지스터(170)에 의해서도 인에이블될 수 있다. 도 2를 참조하면, 호스트가 생성하는 스탠바이 모드 인에이블 신호는 각각 리셋 패드(140) 및 스탠바이 패드(150)를 통해 바디 바이어스 콘트롤러(110)로 입력되어 스탠바이 모드가 인에이블될 수 있다. 스탠바이 모드 인에이블 신호는 호스트에 의해 생성되는 스탠바이 모드 신호(SMS)의 일종으로 스탠바이 모드 디세이블(disable) 신호와 함께 스탠바이 모드 신호(SMS)를 구성하며, 반도체 장치(100,100')의 스탠바이 모드의 진입을 알려주는 신호이다. 도 3을 참조하면, 스탠바이 레지스터(170)에 저장되며 반도체 장치(100')가 스탠바이 모드에 진입하는지 여부에 따라 가변되는 스탠바이 모드 비트가 가변됨에 따라 스탠바이 모드가 인에이블될 수 있다.
바디 바이어스 콘트롤러(110)는 호스트로부터 출력된 리셋 신호(RS)를 리셋 패드(140)를 통해 수신할 수 있다(S420). 리셋 신호(RS)는 주로 반도체 장치(100,100')의 동작 초기에 수신될 수 있으며, 스탠바이 모드 인에이블과 동시에 또는 이시에 수신될 수 있다.
바디 바이어스 콘트롤러(110)는 리셋 신호(RS)가 수신되는 즉시 바디 바이어스 전압 발생기(120)로 리셋 신호(RS)를 전송할 수 있다. 바디 바이어스 콘트롤러(110)와 바디 바이어스 전압 발생기(120)는 각각에 포함된 복수의 플립플롭을 리셋할 수 있다(S430).
바디 바이어스 콘트롤러(110)는 스탠바이 모드가 인에이블되면, 이에 따라 스탠바이 모드 바디 바이어스 제어 신호(SMCS)를 생성하고, 바디 바이어스 전압 발생기(120)로 전송할 수 있다(S440). 상술한 바와 같이 스탠바이 모드 바디 바이어스 제어 신호(SMCS)는 스탠바이 모드에 필요한 전압 레벨의 전압을 반도체 소자(130)로 공급하도록 바디 바이어스 전압 발생기(120)를 제어하는 신호이다.
바디 바이어스 전압 발생기(120)는 바디 바이어스 콘트롤러(110)로부터 수신된 스탠바이 모드 바디 바이어스 제어 신호(SMCS)에 따라 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV)을 셋팅(setting)할 수 있다(S450). 상기 S440 단계 및 상기 S450 단계에 대해서는 도 4에서 상세히 설명하기로 한다.
반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV)의 셋팅이 완료된 후, 바디 바이어스 콘트롤러(110)는 반도체 소자(130)로 리셋 신호(RS)를 전송할 수 있다. 바디 바이어스 콘트롤러(110)는 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV)의 셋팅이 완료되었는지 여부를 바디 바이어스 전압 발생기(120)로부터 피드백(feedback)을 받거나, 내부의 타이머(timer;미도시)의 카운트(count)에 의해 판단할 수 있다. 반도체 소자(130)가 리셋 신호(RS)를 수신하면, 반도체 소자(130)에 포함된 다수의 플립플롭들은 리셋될 수 있다(S460). 다수의 플립플롭에는 스탠바이 모드에서의 리텐션이 필요한 PMOS 트랜지스터 및/또는 NMOS 트랜지스터가 포함될 수 있어, 반도체 소자(130)의 스탠바이 모드 바디 바이어스 전압(SMV)의 레벨 셋팅이 완료된 이후에 리셋이 이루어짐이 바람직하다.
이후, 바디 바이어스 콘트롤러(110)가 호스트로부터 스탠바이 패드(150)를 통해 스탠바이 모드 디세이블 신호를 수신하거나, 스탠바이 레지스터(170)에 저장된 값이 가변되는 경우, 바디 바이어스 콘트롤러(110)는 바디 바이어스 전압 발생기(120)를 제어하여 액티브 모드 바디 바이어스 전압을 반도체 소자(130)에 공급할 수 있다(S470). 액티브 모드 바디 바이어스 전압은 스탠바이 모드 바디 바이어스 전압(SMV)과 다를 수 있다.
여기서, 바디 바이어스 콘트롤러(110), 바디 바이어스 전압 발생기(120) 및 반도체 소자(130)의 리셋 단계(S430, S460)는, 반도체 장치(100,100')가 시스템 정상 동작 중 스탠바이 모드에 진입하는 경우, 리셋이 불필요할 수 있으므로 생략될 수도 있다.
도 5는 도 4에 도시된 스탠바이 모드 바디 바이어스 제어 신호 생성 단계 및 스탠바이 모드 바디 바이어스 전압(SMV)의 셋팅 단계를 상세히 설명하기 위한 흐름도이다.
도 2 내지 5를 참조하면, 바디 바이어스 콘트롤러(110) 및 바디 바이어스 전압 발생기(120)에 포함된 플립플롭의 리셋 동작이 완료된 후, 바디 바이어스 콘트롤러(110)는 비휘발성 메모리(160)로부터 전압 레벨 정보(VLI)를 리드할 수 있다(S432). 전압 레벨 정보(VLI)는 반도체 장치(100,100')의 각 동작 모드별의 바디 바이어스 전압 레벨을 결정하는 정보를 포함할 수 있다.
바디 바이어스 콘트롤러(110)는 리드된 전압 레벨 정보(VLI)에 따라 스탠바이 모드 바디 바이어스 제어 신호(SMCS)를 생성하여 바디 바이어스 전압 발생기(120)로 전송할 수 있다(S434). 스탠바이 모드 바디 바이어스 제어 신호(SMCS)는 스탠바이 모드에 필요한 전압 레벨의 전압을 반도체 소자(130)로 공급하도록 바디 바이어스 전압 발생기(120)를 제어하는 코드(code)를 포함하는 신호이다.
바디 바이어스 전압 발생기(120)는 스탠바이 모드 바디 바이어스 제어 신호(SMCS)를 수신하여, 이에 따라 스탠바이 모드 바디 바이어스 전압(SMV)을 생성할 수 있다(S442). 생성된 스탠바이 모드 바디 바이어스 전압(SMV)은 반도체 소자(130)에 포함된 복수의 디지털 로직 셀과 메모리 셀의 다수의 PMOS 트랜지스터 및 다수의 NMOS 트랜지스터에 공급될 수 있다.
반도체 소자(130)에 포함된 복수의 디지털 로직 셀과 메모리 셀의 다수의 PMOS 트랜지스터 및 다수의 NMOS 트랜지스터가 리텐션이 필요할 경우, 스탠바이 모드 바디 바이어스 전압(SMV)에 따라 턴오프될 수 있다(S444). 즉, 바디 바이어스 전압 발생기(120)는 리텐션이 필요한 트랜지스터들에 대해 스탠바이 모드 바디 바이어스 제어 신호(SMCS)에 따른 바디 바이어스 전압을 공급하여 턴오프(turn off)시킴으로써, 스탠바이 모드에서 전원이 차단되더라도 저장된 값을 유지할 수 있게 할 수 있다. 또한, 이를 이용하여 스탠바이 모드에서 반도체 소자(130)에 포함된 트랜지스터들의 누설되는 전류를 선택적으로 차단할 수 있다.
도 6은 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 일 실시 예를 나타내는 블록도이다.
도 6을 참조하면, 도 1 및 5에 도시된 반도체 장치(100,100')가 반도체 시스템(200)에 구현되는 일 실시 예를 나타낸다. 반도체 시스템(200)은 이동 전화기(cellular phone), 스마트 폰(smart phone), 태블릿(tablet) PC, PDA (personal digital assistant), 또는 무선 통신 장치로 구현될 수 있다.
반도체 시스템(200)은 반도체 장치(100,100')와 반도체 장치(100,100')의 동작을 제어할 수 있는 콘트롤러(250)를 포함한다. 콘트롤러(250)는 프로세서(210)의 제어에 따라 반도체 장치(100,100')의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 이레이즈(erase) 동작, 또는 리드(read) 동작을 제어할 수 있다.
반도체 장치(100,100')에 프로그램된 페이지 데이터는 프로세서(210) 및/또는 콘트롤러(250)의 제어에 따라 디스플레이(220)를 통하여 디스플레이될 수 있다.
무선 송수신기(230)는 안테나(ANT)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(230)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(210)에서 처리될 수 있는 신호로 변경할 수 있다.
따라서, 프로세서(210)는 무선 송수신기(230)로부터 출력된 신호를 처리하고 처리된 신호를 콘트롤러(250) 또는 디스플레이(220)로 전송할 수 있다. 콘트롤러(250)는 프로세서(210)에 의하여 처리된 신호를 반도체 장치(100,100')에 프로그램할 수 있다. 또한, 무선 송수신기(230)는 프로세서(210)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다.
입력 장치(240)는 프로세서(210)의 동작을 제어하기 위한 제어 신호 또는 프로세서(210)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
프로세서(210)는 콘트롤러(250)로부터 출력된 데이터, 무선 송수신기(230)로부터 출력된 데이터, 또는 입력 장치(240)로부터 출력된 데이터가 디스플레이(220)를 통하여 디스플레이될 수 있도록 디스플레이(220)의 동작을 제어할 수 있다.
실시 예에 따라, 반도체 장치(100,100')의 동작을 제어할 수 있는 콘트롤러(250)는 프로세서(210)의 일부로서 구현될 수 있고 또한 프로세서(210)와 별도의 칩으로 구현될 수 있다.
도 7은 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 다른 실시 예를 나타내는 블록도이다. 도 7을 참조하면, 반도체 시스템(200)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
반도체 시스템(300)은 반도체 장치(100,100')와 반도체 장치(100,100')의 데이터 처리 동작을 제어할 수 있는 콘트롤러(340)를 포함한다.
프로세서(310)는 입력 장치(320)를 통하여 입력된 데이터에 따라 반도체 장치(100,100')에 저장된 데이터를 디스플레이(330)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(320)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(310)는 반도체 시스템(300)의 전반적인 동작을 제어할 수 있고 콘트롤러(340)의 동작을 제어할 수 있다. 실시 예에 따라 반도체 장치(100,100')의 동작을 제어할 수 있는 콘트롤러(340)는 프로세서(310)의 일부로서 구현될 수 있고 또한 프로세서(310)와 별도의 칩으로 구현될 수 있다.
도 8는 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 또 다른 실시 예를 나타내는 블록도이다. 도 8를 참조하면, 반도체 시스템(400)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 반도체 시스템(400)은 반도체 장치(100,100'), 콘트롤러(410), 및 카드 인터페이스 (420)를 포함한다.
콘트롤러(410)는 반도체 장치(100,100')와 카드 인터페이스(420) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(420)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(420)는 호스트(430)의 프로토콜에 따라 호스트(430)와 콘트롤러(410) 사이에서 데이터 교환을 인터페이스할 수 있다.
실시 예에 따라 카드 인터페이스(420)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스라 함은 호스트(430)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
반도체 시스템(400)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(430)의 호스트 인터페이스(450)와 접속될 때, 호스트 인터페이스(450)는 마이크로프로세서(440)의 제어에 따라 카드 인터페이스(420)와 콘트롤러(410)를 통하여 반도체 장치(100,100')와 데이터 통신을 수행할 수 있다.
도 9는 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 또 다른 실시 예를 나타내는 블록도이다.
도 9을 참조하면, 반도체 시스템(500)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
반도체 시스템(500)은 반도체 장치(100,100')와 반도체 장치(100,100')의 데이터 처리 동작, 예컨대 프로그램 동작, 이레이즈 동작, 또는 리드 동작을 제어할 수 있는 콘트롤러(540)를 포함한다.
반도체 시스템(500)의 이미지 센서(520)는 광학 이미지를 디지털 신호들로 변환하고, 변환된 디지털 신호들은 프로세서(510) 또는 콘트롤러(540)로 전송된다. 프로세서(510)의 제어에 따라, 변환된 디지털 신호들은 디스플레이(530)를 통하여 디스플레이되거나 또는 콘트롤러(540)를 통하여 반도체 장치(100,100')에 저장될 수 있다.
또한, 반도체 장치(100,100')에 저장된 데이터는 프로세서(510) 또는 콘트롤러(540)의 제어에 따라 디스플레이(530)를 통하여 디스플레이된다.
실시 예에 따라 반도체 장치(100,100')의 동작을 제어할 수 있는 콘트롤러 (540)는 프로세서(510)의 일부로서 구현될 수 있고 또한 프로세서(510)와 별개의 칩으로 구현될 수 있다.
도 10은 도 1 및 3에 도시된 반도체 장치를 포함하는 반도체 시스템의 또 다른 실시 예를 나타내는 블록도이다. 도 9을 참조하면, 반도체 시스템(600)은 반도체 장치(100,100') 및 반도체 장치(100,100')의 동작을 제어할 수 있는 CPU(central processing unit; 610)를 포함한다.
반도체 시스템(600)은 CPU(610)의 동작 메모리(operation memory)로서 사용될 수 있는 메모리 장치(650)를 포함한다. 메모리 장치(650)는 ROM(read only memory)과 같은 비휘발성 메모리로 구현될 수 있고 SRAM(Static random access memory)과 같은 휘발성 메모리로 구현될 수 있다.
반도체 시스템(600)에 접속된 호스트(HOST)는 인터페이스(620)와 호스트 인터페이스(640)를 통하여 반도체 장치(100,100')와 데이터 통신을 수행할 수 있다.
CPU(610)의 제어에 따라 에러 정정 코드(error correction code(ECC)) 블록 (630)은 인터페이스(620)를 통하여 반도체 장치(100,100')로부터 출력된 데이터에 포함된 에러 비트를 검출하고, 에러 비트를 정정하고, 에러 정정된 데이터를 호스트 인터페이스(640)를 통하여 호스트(HOST)로 전송할 수 있다.
CPU(610)는 버스(601)를 통하여 인터페이스(620), ECC 블럭(630), 호스트 인터페이스(640), 및 메모리 장치(650) 사이에서 데이터 통신을 제어할 수 있다.
반도체 시스템(600)은 플래시 메모리 드라이브, USB 메모리 드라이브, IC-USB 메모리 드라이브, 또는 메모리 스틱(memory stick)으로 구현될 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
반도체 장치(100) 리셋 패드(140)
바디 바이어스 콘트롤러(110) 스탠바이 패드(150)
바디 바이어스 전압 발생기(120) 비휘발성 메모리(160)
반도체 소자(130) 스탠바이 레지스터(170)

Claims (10)

  1. 반도체 소자;
    스탠바이 모드(stand-by mode)에서 스탠바이 모드 바디 바이어스(body bias) 제어 신호를 생성하는 바디 바이어스 콘트롤러; 및
    상기 바디 바이어스 콘트롤러로부터 상기 스탠바이 모드 바디 바이어스 제어 신호를 수신하고, 스탠바이 모드 바디 바이어스 전압을 생성하여 상기 반도체 소자의 바디로 공급하는 바디 바이어스 전압 발생기를 포함하고,
    상기 바디 바이어스 콘트롤러는 호스트로부터 리셋 신호를 수신하여 상기 반도체 소자의 바디에 스탠바이 모드 바디 바이어스 전압의 공급이 완료된 이후 상기 반도체 소자로 상기 리셋 신호를 전송하는 반도체 장치.
  2. 제1항에 있어서,
    상기 바디 바이어스 콘트롤러에 의해 생성되며 상기 반도체 소자의 상기 스탠바이 모드 바디 바이어스 전압의 레벨을 결정하는 전압 레벨 정보를 저장하는 비휘발성 메모리를 더 포함하는 반도체 장치.
  3. 제1항에 있어서,
    상기 호스트로부터 전송되는 상기 리셋 신호가 입력되는 리셋 패드를 더 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 호스트로부터 스탠바이 모드 진입 여부를 알리는 스탠바이 모드 신호가 입력되는 스탠바이 패드를 더 포함하는 반도체 장치.
  5. 제1항에 있어서,
    상기 반도체 장치가 상기 스탠바이 모드에 진입하는지 여부에 따라 가변되는 스탠바이 모드 비트를 저장하는 스탠바이 레지스터를 더 포함하는 반도체 장치.
  6. 제1항에 있어서,
    상기 반도체 소자에 포함되는 복수의 트랜지스터들은 각각의 바디가 연결되는 적어도 두 그룹으로 나뉘고, 상기 적어도 두 그룹에는 서로 다른 스탠바이 모드 바디 바이어스 전압이 공급되는 반도체 장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 스탠바이 모드 바디 바이어스 전압의 레벨은 액티브 모드에서의 액티브 모드 바디 바이어스 전압의 레벨과 상이한 반도체 장치.
  9. 스탠바이 모드가 인에이블되는 단계;
    바디 바이어스 콘트롤러가 상기 스탠바이 모드의 인에이블에 따라 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 단계;
    바디 바이어스 전압 발생기가 상기 스탠바이 모드 바디 바이어스 제어 신호에 따라 스탠바이 모드 바디 바이어스 전압을 생성하여 반도체 소자의 바디로 공급하는 단계; 및
    상기 바디 바이어스 콘트롤러가 호스트로부터 리셋 신호를 수신하여 상기 반도체 소자의 바디에 스탠바이 모드 바디 바이어스 전압의 공급이 완료된 이후 상기 반도체 소자로 상기 리셋 신호를 전송하는 단계를 포함하는 스탠바이 모드 바디 바이어스 제어 방법.
  10. 제9항에 있어서,
    상기 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 단계는
    상기 바디 바이어스 콘트롤러가 비휘발성 메모리로부터 상기 반도체 소자의 상기 스탠바이 모드 바디 바이어스 전압의 레벨을 결정하는 전압 레벨 정보를 리드하는 단계; 및
    상기 바디 바이어스 콘트롤러가 상기 전압 레벨 정보에 따라 상기 스탠바이 모드 바디 바이어스 제어 신호를 생성하는 단계를 포함하는 스탠바이 모드 바디 바이어스 제어 방법.
KR1020120019845A 2012-02-27 2012-02-27 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치 KR101926604B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120019845A KR101926604B1 (ko) 2012-02-27 2012-02-27 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치
US13/760,614 US8791747B2 (en) 2012-02-27 2013-02-06 Methods of controlling standby mode body biasing and semiconductor devices using the methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120019845A KR101926604B1 (ko) 2012-02-27 2012-02-27 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130098046A KR20130098046A (ko) 2013-09-04
KR101926604B1 true KR101926604B1 (ko) 2018-12-07

Family

ID=49002187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120019845A KR101926604B1 (ko) 2012-02-27 2012-02-27 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치

Country Status (2)

Country Link
US (1) US8791747B2 (ko)
KR (1) KR101926604B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161535B1 (ko) * 2014-09-24 2020-10-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9811625B2 (en) * 2015-04-28 2017-11-07 Arm Limited Computer-implemented method and computer program for generating a layout of a circuit block of an integrated circuit
JP6767225B2 (ja) * 2016-09-29 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060132218A1 (en) * 2004-12-20 2006-06-22 Tschanz James W Body biasing methods and circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338489A (ja) 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
US6586963B2 (en) 2001-03-26 2003-07-01 Samsung Electronics Co., Ltd. Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same
US6518826B2 (en) 2001-06-28 2003-02-11 Intel Corporation Method and apparatus for dynamic leakage control
US6512394B1 (en) 2002-03-14 2003-01-28 United Memories, Inc. Technique for efficient logic power gating with data retention in integrated circuit devices
JP4001229B2 (ja) 2002-06-10 2007-10-31 シャープ株式会社 半導体集積回路および半導体モジュール
KR100699832B1 (ko) * 2005-01-05 2007-03-27 삼성전자주식회사 Ｍｔｃｍｏｓ 제어 회로
KR20080080834A (ko) 2007-03-02 2008-09-05 삼성전자주식회사 파워 게이팅 회로
JP2009151573A (ja) 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体集積回路
KR101004509B1 (ko) 2009-06-22 2010-12-31 주식회사 하이닉스반도체 반도체 소자의 바이어스 전압 제어 장치
KR101053526B1 (ko) 2009-07-30 2011-08-03 주식회사 하이닉스반도체 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치
KR101636324B1 (ko) 2009-08-19 2016-07-05 삼성전자주식회사 파워 게이팅 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060132218A1 (en) * 2004-12-20 2006-06-22 Tschanz James W Body biasing methods and circuits

Also Published As

Publication number Publication date
US20130222049A1 (en) 2013-08-29
KR20130098046A (ko) 2013-09-04
US8791747B2 (en) 2014-07-29

Similar Documents

Publication Publication Date Title
US9377830B2 (en) Data processing device with power management unit and portable device having the same
CN109582105B (zh) 应用处理器、相应移动装置和选择时钟信号的方法
US9395777B2 (en) System-on-chip with capability for controlling power supply according to data transaction and method of operating the same
US8726047B2 (en) System on chip, devices having the same, and method for power control of the SOC
US9996144B2 (en) System on chip for reducing wake-up time, method of operating same, and computer system including same
EP3872641B1 (en) Storage device and method of operating the storage device
US9922684B2 (en) Memory device ultra-deep power-down mode exit control
US9483096B2 (en) Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
KR101689556B1 (ko) 계층적 전력 제어 회로, 이를 이용한 전력 제어 방법, 및 이를 포함하는 ＳｏＣ 장치
KR20130066398A (ko) 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템
KR20150096901A (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
KR20120042649A (ko) 소프트 스타팅 기능을 갖는 전압 레귤레이터 및 전압 레귤레이터의 제어 방법
KR101636324B1 (ko) 파워 게이팅 장치
US9804660B2 (en) Data storage device, method thereof, and data processing system including the same
US20190280848A1 (en) Semiconductor circuit and semiconductor system
KR101926604B1 (ko) 스탠바이 모드 바디 바이어스 제어 방법 및 이를 이용한 반도체 장치
US9985610B2 (en) Semiconductor device and a method of operating the same
KR102218699B1 (ko) 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법
US9779788B1 (en) Sub-threshold enabled flash memory system
US20120313693A1 (en) Semiconductor device, method and system with logic gate region receiving clock signal and body bias voltage by enable signal
KR102222445B1 (ko) 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
KR20180016148A (ko) 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법
KR20150020843A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
CN113193866A (zh) 互补金属氧化物半导体（cmos）反相器电路装置
KR20080083878A (ko) 디바이스의 대기전류 감소를 위한 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant