CN1234159C - 半导体封装方法 - Google Patents

半导体封装方法 Download PDF

Info

Publication number
CN1234159C
CN1234159C CNB021231931A CN02123193A CN1234159C CN 1234159 C CN1234159 C CN 1234159C CN B021231931 A CNB021231931 A CN B021231931A CN 02123193 A CN02123193 A CN 02123193A CN 1234159 C CN1234159 C CN 1234159C
Authority
CN
China
Prior art keywords
chip
contact pin
covers
packaging semiconductor
pin template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021231931A
Other languages
English (en)
Other versions
CN1466178A (zh
Inventor
何宗达
黄建屏
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB021231931A priority Critical patent/CN1234159C/zh
Publication of CN1466178A publication Critical patent/CN1466178A/zh
Application granted granted Critical
Publication of CN1234159C publication Critical patent/CN1234159C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装方法，在芯片其第一表面与芯片承载件粘置并与的电性连接后，于芯片承载件上粘接并敷镀有与形成封装胶体的封装化合物及芯片间具不良粘结性的接口层的覆接片模板，使覆接片模板得以接口层承接于芯片上对应第一表面的第二表面上的方式覆接于芯片上进行模压，植球，切单，与加热等作业，于此等作业完成后，得顺利将接口层，覆接片，及形成于覆接片上方的封装胶体一并去除，而不会造成芯片的第二表面产生溢胶，并得确保芯片于模压作业中不会因为受到压迫而造成裂损的问题。

Description

半导体封装方法
技术领域
本发明是关于一种半导体封装方法，特别是关于一种将芯片表面外露以提升散热效率的芯片外露型半导体封装方法。
背景技术
如何有效释放半导体芯片所产生的热量，以确保包覆有半导体芯片的半导体封装件的使用寿命及品质，一直为半导体封装业界的一大课题。
由于用以包覆半导体芯片的封装胶体(Encapsulant or Package Body)均是由热传导性较差化合物所构成，如环氧树脂(Molding Compound)等，使芯片产生的热量往往无法通过封装化合物有效释放，故在半导体封装件中加入一散热片(Heat Sink or Heat Block)，以借助散热性好的金属材料制成的散热片提升散热效率，是目前采用的一个可行的方式。但当散热片也被封装胶体完全包覆，使芯片产生的热量的散热途径仍须通过封装胶体时，散热效果的提升依然有限，甚至仍无法符合散热的需求。因而，若能使芯片的表面外露于封装胶体，这样芯片产生的热量就由外露的表面直接释放在大气中，成为一种较理想的结构。
因此，在第5,450,283号美国专利中发明的有如附图5所示的半导体封装件。该半导体封装件10是使芯片18的顶面22外露出用以包覆该芯片18的封装胶体40。由于芯片18的顶面22外露出封装胶体40而直接与大气接触，故芯片18产生的热量得以直接释放至大气中，其散热途径毋须通经封装胶体40，使这种半导体封装件10的散热效率有所提高。
然而，该种半导体封装件10在制造上存在若干的缺点。首先，该芯片18与基板12粘接后，置入封装模具的模穴30中进行该封装胶体40的模压作业(Molding)时，如附图6所示，须先将一胶片(Tape)38粘置于模穴30的顶壁上，使封装模具合模后该芯片18的顶面22得通过该胶片38顶抵至模穴30的顶壁，以避免该芯片18的顶面22上形成有溢胶(Flash)；然而，若芯片18于基板12上的粘接高度控制不佳而导致该粘接有芯片18的基板12的整体高度过低，使该芯片18的顶面22未能通过该胶片38有效地顶抵至模穴30的顶壁，于两者间形成有间隙时，用来形成该封装胶体40的封装化合物即会溢胶于芯片18的顶面22上。一旦芯片18的顶面22上形成有溢胶，除会影响该芯片18的散热效率外，并会造成制成品外观上的不整洁，往往需进行去胶(Deflash)的后处理；然而，这种去胶处理不仅耗时，增加封装成本，且还会导致制成品受损。反之，若该粘接有芯片18的基板12的整体高度过高，导致芯片18通过该胶片38顶抵住模穴30的顶壁的力量过大，则往往会使质脆的芯片18因过度的压力而裂损(Crack)。
同时，用以粘接于模穴30的顶壁上的胶片38为安全地通过高温的模压作业，多是由昂贵的耐高温材料制成，令封装成本无法降低。此外，胶片38须确确实实而平整地逐一粘置在每个模穴30的顶壁上，从而增加整体封装过程的复杂性与工时，因此这种耗时费力的高难度制造过程，不利封装成本的降低与封装效率的提升。且封装模具的合模压力仍会经由该胶片38传递至芯片18，有可能造成芯片18的裂损，令封装制成品的优良率无法有效提升，其制造费用难以降低。
再有，这种半导体封装件10所使用的封装模具一般是具有不同尺寸，可应用于不同尺寸的产品，故增加模具的购置与管理成本，且于进行模压作业时，须随产品尺寸的改变而更换封装模具，更是增加了工时并降低了生产效率。
发明内容
本发明的目的即在于提供一种将芯片表面外露的半导体封装方法，使该芯片产生的热量可由外露于大气中的表面直接释放且无溢胶的产生，从而提高半导体封装件的散热效率。
本发明的另一目的在于提供一种将芯片表面外露的半导体封装方法，使其在模压过程中不会造成芯片的裂损，提升制成品的优良率。
本发明的再一目的在于提供一种将芯片表面外露的半导体封装方法，毋须事先将胶片粘置于模穴的顶壁上，可简化制造过程，减少封装的耗时，以及降低成本。
本发明的又一目的在于提供一种将芯片表面外露的半导体封装方法，使该芯片与基板粘接的作业无需控制其高度，从而降低封装成本及提升优良率。
本发明的再一目的在于提供一种将芯片表面外露的半导体封装方法，其所使用的封装模具可应用于不同尺寸的产品，而不用随产品尺寸的改变而更换封装模具，故可降低封装成本及机具的管理成本。
为达到上述及其它目的，本发明所提供的将芯片表面外露的半导体封装方法，包括下列步骤：
准备一如矩阵式(Matrix type)基板模片的芯片承载件；
于各基板的第二表面上的预设位置处接置并电性连接至少一芯片的第一表面；
准备一大小足以完全遮覆住封装件外型线的覆接片模板，该覆接片模板的第一表面上敷设有与形成封装胶体的封装化合物及芯片间具有不良粘接性的接口层，使该接口层与封装化合物及芯片间的粘接性小于该接口层与覆接片模板间的粘接性；
将该覆接片模板由该接口层接合于该芯片上，使各该覆接片以第一表面上的接口层承接于芯片上对应第一表面的第二表面上部的方式覆接于各芯片上；
进行模压作业；
进行植球作业；
进行切单作业；以及
对各切单后的半成品加热，以使该接口层与该芯片及形成于该芯片周围的封装胶体间由于热膨胀系数(Coefficient of ThermalExpansion；CTE)的不同而产生不同的热膨胀效应，形成分层现象，轻易地将该接口层，覆接片，及形成于该覆接片的第二表面上的封装胶体一并自该芯片的第二表面及形成于该芯片周围的封装胶体的表面上去除。
该覆接片模板与芯片粘接后的结构体的高度是低于用以形成该封装胶体的封装模具的模穴高度，因此，在模压作业时，形成该封装胶体的封装化合物会覆盖于该覆接片模板的第二表面上。因该接口层与芯片及封装化合物的表面间的粘接性不佳，使该接口层与封装化合物及芯片间的粘接性小于该接口层与覆接片模板间的粘接性，故于封装胶体成型后，借由加热产生分层而轻易地将该接口层，覆接片，及形成于该覆接片的第二表面上的封装化合物去除。
同时，因该芯片的外露表面于封装模具的模穴中，不会顶触至模穴的顶壁，故毋须事先于模穴的顶壁上粘置任何胶片，而可简化制造过程，不会在模压作业中出现芯片裂损的情况。
再有，由于芯片承载件、芯片及覆接片模板组成的结构体具有高度上的弹性，同时芯片承载件上的基板亦可视芯片尺寸或半导体封装件形式而自由地调整其数量及配置，因此在不需更换封装模具的情况下，可用单一封装模具进行不同高度及尺寸的封装件的模压过程。
该覆接片模板23A可由铜、铝、铜合金或铝合金等金属材料制成，也可由表面包覆有如铜、铝、铜合金或铝合金等金属箔或金属层，以胶片(Tape)或树脂，如聚二丁烯(Bismaleimide Triazine：BT)等材质为基板所制成。而该覆接片模板上的接口层是分别由粘胶(Adhesives)、环氧树脂(Epoxy)、金、铬、镍或其合金等金属或特氟龙(Teflon)等材料组成，这些材料与一般的芯片及封装化合物之间粘接性不佳，使该接口层与封装化合物及芯片间的粘接性小于该接口层与覆接片模板间的粘接性，以令该接口层，覆接片，及形成于该覆接片的第二表面上的封装化合物经加热产生分层，可自该芯片的第二表面及形成于该芯片周围的封装胶体的表面上轻易地剥落。
在本发明的较佳具体例中，该芯片承载件是由至少一球栅阵列式(Ball Grid Array：BGA)基板所构成，在该基板上开设有至少一开孔以供焊线通过该开孔而电性连接该基板与芯片，该基板的第一表面上并植接有多个焊球以作为芯片与外界装置电性连接的介质。
在本发明的另一较佳实施例中，该芯片承载件是由至少一覆晶式(Flip Chip)基板所构成，亦即基板的第二表面具有多条呈数组方式排列的焊垫，以供用以电性连接芯片与基板的多条焊锡凸块(Solder Bumps)焊接，同时，该基板的第一表面上则植接有多个焊球以供芯片与外界装置电性连接。
此外，为使芯片很好地与封装胶体粘接，芯片的侧表面应进行粗糙化(Roughened)、皱褶化(Corrugated)或凹凸化的处理。
附图说明
以下以较佳实施例配合附图进一步详细说明本发明的特点及功效。
附图1A至附图1H是本发明半导体封装方法的实施例1的制造流程示意图；
附图2A至附图2H是本发明半导体封装方法的实施例2的制造流程示意图；
附图3是本发明半导体封装方法的实施例3中完成模压作业时的状态示意图；
附图4是本发明半导体封装方法的实施例4中完成模压作业时的状态示意图；
附图5是现有芯片外露型半导体封装件的剖视图；以及
附图6是现有芯片外露型半导体封装件进行模压作业的示意图。
符号说明
10半导体封装件      18，21，31芯片
23，33覆接片
40，24，24A，240，34，34A，340  封装胶体
2A，3A半成品        12，20，30基板
20A，30A基板模片    200，300第二表面
201，301第一表面    202开孔
22金线              23A，33A覆接片模板
231A，331A接置部    233，232A，333，333A接口层
25，26，36胶粘剂    29，39焊球
32焊锡凸块          35绝缘接合材料
具体实施例
实施例1
现配合附图1A至附图1H详细说明本发明半导体封装方法的实施例1。如附图1A所示，该封装方法的第一个步骤是准备一矩阵式球栅阵列基板模片20A，该基板模片20A乃由十六个基板20以4×4数组方式排列构成。各基板20均开设有一贯穿的开孔202。
接着，如附图1B所示，于各基板20的一第二表面200上的预设位置处以胶粘剂25粘接一芯片21，使芯片21封盖住该开孔202的一端。
然后，如附图1C所示，以多条例如金线的焊线22通过该开孔202分别焊接至该芯片21及基板20的一第一表面201上，以使该芯片21电性连接至该基板20。此一引线焊接(Wire Bonding)与现有技术相同，故在此不予赘述。
如附图1D所示，芯片21与基板20电性连接后，即将覆接片模板23A，借由其第一表面234A上敷设有与形成封装胶体的封装化合物及芯片21间具不良粘接性的接口层233A，以承接于芯片21上对应第一表面21A的第二表面21B上的方式覆接于各芯片21上。该覆接片模板23A可由铜、铝、铜合金或铝合金等金属材料制成，也可由表面包覆有如铜、铝、铜合金或铝合金等金属箔或金属层，以胶片(Tape)或树脂，如聚二丁烯(Bismaleimide Triazine：BT)等材质为基板所制成。
该覆接片模板23A的大小需足以完全遮覆住与之隔着芯片21的基板20，也就是说，该覆接片模板23A的侧边232A须延伸出任一位于外侧的基板20的侧边203(如附图1A中虚线所示封装件外型线)。该覆接片模板23A、芯片21及基板模片20A所组合而成的结构体于置入封装模具(未图标)的模穴后，该覆接片模板23A的第二表面235A不会顶触至模穴的顶壁，而使该覆接片模板23A与模穴的顶壁间保持有一适当的间隔。而该覆接片模板23A上的接口层233A得由分别与芯片21及封装化合物之间粘接性不佳的粘胶(Adhesives)、环氧树脂(Epoxy)、金、铬、镍或其合金等金属或特氟龙(Teflon)等材料构成，使该接口层233A与封装化合物及芯片21间的粘接性小于该接口层233A与覆接片模板23A间的粘接性。
如附图1E所示，将该结合有覆接片模板23A、芯片21及基板模片20A的结构体置入封装模具的模穴中进行模压作业，借由注入该模穴内的封装化合物形成一用以包覆该覆接片模板23A、芯片21、金线22及开孔202的封装胶体24A。由于该结构体的高度使覆接片模板23A与模穴的顶壁间有一适当的距离，故在封装模具合模后，芯片21不会遭受封装模具或覆接片模板23A而来的压力，故无裂损之虞，且基板模片20A与芯片21的接合亦无精确控制高度的需要，故可有效提升制成品的优良率与信赖性。
如附图1F所示，模压过程结束后，即于基板模片20A的各基板20的第一表面201上植接多个焊球29，以供该芯片21借与外界装置形成电性连接关系。该焊球29的植接是以现有的植球方式进行的，故不另赘述。
如附图1G所示，以切割工具进行切单(Singulation)而形成出十六个半导体封装件的半成品2A。
最后，如附图1H所示，各切单后的半成品2A予以加热，以借由形成该封装胶体24的封装化合物的热膨胀系数不同于接口层233的热膨胀悉数，使粘接性差的接口层233与该芯片21及形成于该芯片21周围的封装化合物24间的接口产生分层；当接口层233与该芯片21及形成于该芯片21周围的封装化合物24间的接口产生分层后，即可轻易地将该接口层233，覆接片23，及形成于该覆接片23的第二表面235上的封装化合物240自该芯片21的第二表面21B及形成于该芯片21周围的封装胶体24的表面上轻易地剥除，使该芯片21的第二表面21B能外露出封装胶体24，以让芯片21产生的热量由外露于大气中的第二表面21B直接释放。且在模压的过程中，由于该芯片21的第二表面21B是完全由接口层233A所覆接，因此不会于芯片21的第二表面21B上残留任何封装化合物，故毋须进行任何去除溢胶的后处理，而可降低封装成本并确保制成的半导体封装件外观的良好。
由于本发明方法的基板模片20A、芯片21及覆接片模板23A组成的结构体具有高度上的弹性，同时基板模片20A上的基板亦可视芯片尺寸或半导体封装件形式而自由地调整其数量及配置，因此在毋须更换封装模具的情况下，以单一封装模具进行不同高度及尺寸的封装件的模压制造，可降低封装成本及机具的管理成本。
此外，芯片21的侧表面21C应选择予粗糙化、皱褶化或凹凸化的现有加工处理，以强化芯片21与封装胶体24间的接合。
实施例2
配合附图2A至附图2H详细说明本发明半导体封装方法的第二实施例。如附图2A所示，该封装方法的第一个步骤是准备一矩阵式覆晶基板模片30A，该基板模片30A乃由十六个基板30以4×4数组方式排列所构成。
接着，如附图2B所示，于各基板30的一第二表面300上的预设位置处形成有多条的凸块焊垫(Bump Pads)，并于该第二表面300及与该第二表面300相对应的第一表面301上分别形成有多条导电迹线(其为现有技术，故未图标)。然后，使多条的焊锡凸块32与各凸块焊垫焊接，以供一芯片31分别借该焊锡凸块32以覆晶方式电性连接并接合至该基板30上。
然后，如附图2C所示，以如环氧树脂的绝缘接合材料35填充于芯片31的第一表面31A与基板30的第二表面300间的间隙，以保护芯片31与基板30间的电性连接。此一填充过程(Underfilling)与现有方法相同，故在此不予赘述。
如附图2D所示，芯片31与基板30电性连接后，即将覆接片模板33A借由其第一表面334A上敷设有与形成封装胶体的封装化合物及芯片31间具有不良粘接性的接口层333A以承接于芯片31上对应第一表面31A的第二表面31B上的方式覆接于各芯片31上。该覆接片模板23A可由铜、铝、铜合金或铝合金等金属材料制成，也可由表面包覆有如铜、铝、铜合金或铝合金等金属箔或金属层，以胶片(Tape)或树脂，如聚二丁烯(Bismaleimide Triazine：BT)等材质为基板所制成。
该覆接片模板33A的大小须足以完全遮覆住与之隔着芯片31的基板30，也就是说，该覆接片模板33A的侧边332A须延伸出任一位于外侧的基板30的侧边303(如附图2A中虚线所示封装件外型线)。该覆接片模板33A、芯片31及基板模片30A所组合而成的结构体于置入封装模具(未图标)的模穴后，该覆接片模板33A的第二表面335A不会顶触至模穴的顶壁，而使该覆接片模板33A与模穴的顶壁间保持有一适当的间隔。而该覆接片模板33A上的接口层333A由分别与芯片31及封装化合物之间粘接性不佳的粘胶(Adhesives)、环氧树脂(Epoxy)、金、铬、镍或其合金等金属或特氟龙(Teflon)等材料形成，使该接口层333A与封装化合物及芯片31间的粘接性小于该接口层333A与覆接片模板33A间的粘接性。
如附图2E所示，将该结合有覆接片模板33A、芯片31及基板模片30A的结构体置入封装模具的模穴中进行模压作业，借由注入该模穴内的封装化合物形成一用以包覆该覆接片模板33A、芯片31、及绝缘接合材料35的封装胶体34A。由于该结构体的高度使覆接片模板33A与模穴的顶壁间有一适当的距离，故在封装模具合模后，芯片31不会受到封装模具或覆接片模板33A而来的压力，故无裂损之虞，且基板模片30A与芯片31的接合亦无精确控制高度的需要，故可有效提升制成品的优良率与信赖性。
如附图2F所示，模压过程结束后，即于基板模片30A的各基板30的第一表面301上植接多个焊球39，以供该芯片31借与外界装置形成电性连接关系。该焊球39的植接是以现有的植球方式进行，故不另赘述。
如附图2G所示，以切割工具进行切单(Singulation)而形成出十六个半导体封装件的半成品3A。
最后，如附图2H所示，各切单后的半成品3A予以加热，以借由形成该封装胶体34的封装化合物的热膨胀系数不同于接口层333的热膨胀系数，使粘接性差的接口层333与该芯片31及形成于该芯片31周围的封装化合物34间的接口产生分层；当接口层333与该芯片31及形成于该芯片31周围的封装化合物34间的接口产生分层后，即可轻易地将该接口层333，覆接片33，及形成于该覆接片33的第二表面335上的封装化合物340自该芯片31的第二表面31B及形成于该芯片31周围的封装胶体34的表面上轻易地剥除，使该芯片31的第二表面31B能外露出封装胶体34，以让芯片31产生的热量得由外露于大气中的第二表面31B直接释放。且在模压的过程中，由于该芯片31的第二表面31B是完全由接口层333A所覆接，因此不会于芯片31的第二表面31B上残留任何封装化合物，故毋须进行任何去除溢胶的后处理，而可降低封装成本并确保制成的半导体封装件外观的良好。
由于本发明方法的基板模片30A、芯片31及覆接片模板33A组成的结构体具有高度上的弹性，同时基板模片30A上的基板亦可视芯片尺寸或半导体封装件形式而自由地调整其数量及配置，因此在毋须更换封装模具的情况下，以单一封装模具进行不同高度及尺寸的封装件的模压制造，可降低封装成本及机具的管理成本。
此外，芯片31的侧表面31C应选择予粗糙化、皱褶化或凹凸化的现有加工处理，以强化芯片31与封装胶体34间的接合。
实施例3
如附图3所示，本发明第一实施例的覆接片模板23A亦得选择借由其侧缘所加设的接置部231A以现有的接合方式，例如胶粘剂(胶片亦可)与基板模片20A粘接，以强化覆接片模板23A与芯片21间的接合。
实施例4
如附图4所示，本发明第二实施例的覆接片模板33A亦得选择借由其侧缘所加设的接置部331A以现有的接合方式，例如胶粘剂(胶片亦可)与基板模片30A粘接，以强化覆接片模板33A与芯片31间的接合。
此外，本发明各实施例的覆接片模板的第一表面上亦可选择先予粗糙化、皱褶化或凹凸化的现有加工处理，再敷设与形成封装胶体的封装化合物及芯片间具不良粘接性的接口层，即可强化覆接片模板与接口层间的接合，以确保该接口层与封装化合物及芯片间的粘接性小于该接口层与覆接片模板间的粘接性。
以上所述的具体实施例，仅是用以阐明本发明的各项特点与功效，而非用以限定本发明可实施的范围，故在未脱离本发明所揭示的精神或原理下而完成的任何等效改变或修饰，例如将该覆接片模板的接置部设于其侧缘以外，如两芯片之间等其它位置上，仍应为权利要求书的保护范围之内。

Claims (35)

1.一种半导体封装方法，其特征在于，该方法包括下列步骤：
准备一芯片承载件；
于该芯片承载件的第二表面上的预设位置处接置并电性连接至少一芯片的第一表面；
准备一大小足以完全遮覆住隔着芯片的芯片承载件的覆接片模板，该覆接片模板的第一表面上敷设有与形成封装胶体的封装化合物及芯片间具有不良粘接性的接口层；
将该覆接片模板第一表面上的该接口层承接于该芯片上对应第一表面的第二表面上部的方式覆接于该芯片上；
进行模压作业；
进行植球作业；
进行切单作业；
对各切单后的半成品加热；以及
将该接口层、覆接片模板及形成于该覆接片模板的第二表面上的封装胶体一并自该芯片的第二表面及形成于该芯片周围的该封装胶体的表面上去除。
2.如权利要求1所述的半导体封装方法，其特征在于，该接口层与封装化合物及芯片间的粘结性小于该接口层与覆接片模板间的粘结性。
3.如权利要求1所述的半导体封装方法，其特征在于，该接口层是选自由粘胶、环氧树脂、金、铬、镍、其合金及特氟龙材料所组成的材料中的一种所形成。
4.如权利要求1所述的半导体封装方法，其特征在于，该覆接片模板可由铜、铝、铜合金及铝合金其中一种金属材料制成，也可由表面包覆有铜、铝、铜合金及铝合金其中一种金属层的胶片及树脂其中一种构成的基板所制成。
5.如权利要求1所述的半导体封装方法，其特征在于，该芯片是以焊线由该芯片的第一表面通过开设于该芯片承载件上的开孔电性连接至该芯片承载件上对应第二表面的第一表面上。
6.如权利要求1所述的半导体封装方法，其特征在于，该芯片是借覆晶方式由该芯片的第一表面电性连接至该芯片承载件的第二表面上。
7.如权利要求1所述的半导体封装方法，其特征在于，该芯片的侧表面是予以粗糙化处理。
8.如权利要求1所述的半导体封装方法，其特征在于，该芯片的侧表面是予以凹凸化处理。
9.如权利要求1所述的半导体封装方法，其特征在于，该芯片的侧表面是予以皱褶化处理。
10.如权利要求1所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上还设有与该芯片承载件接合的接置部。
11.如权利要求1所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以粗糙化处理。
12.如权利要求1所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以凹凸化处理。
13.如权利要求1所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以皱褶化处理。
14.一种半导体封装方法，其特征在于，该方法包括下列步骤：
准备一开设有至少一开孔的基板模片；
于该基板模片的第二表面上的预设位置处接置至少一芯片的第一表面；
以焊线由该芯片的第一表面通过该开孔电性连接至该基板模片上对应第二表面的第一表面上；
准备一大小足以完全遮覆住隔着芯片的基板模片的覆接片模板，该覆接片模板的第一表面上敷设有与形成封装胶体的封装化合物及该芯片间具不良粘结性的接口层；
将该覆接片模板第一表面上的该接口层以承接于该芯片上对应第一表面的第二表面上部的方式覆接于该芯片上；
进行模压作业；
进行植球作业；
进行切单作业；
对各切单后的半成品加热；以及
将该接口层、该覆接片模板及形成于该覆接片模板的第二表面上的封装胶体一并自该芯片的第二表面及形成于该芯片周围的该封装胶体的表面上去除。
15.如权利要求14所述的半导体封装方法，其特征在于，该接口层与封装化合物及芯片间的粘结性小于该接口层与覆接片模板间的粘结性。
16.如权利要求14所述的半导体封装方法，其特征在于，该接口层是选自由粘胶、环氧树脂、金、铬、镍、其合金及特氟龙材料所组成的材料中的一种所形成。
17.如权利要求14所述的半导体封装方法，其特征在于，该覆接片模板可由铜、铝、铜合金及铝合金其中一种金属材料制成，也可由表面包覆有铜、铝、铜合金及铝合金其中一种金属层的胶片及树脂其中一种构成的基板所制成。
18.如权利要求14所述的半导体封装方法，其特征在于，该芯片的侧表面是予以粗糙化处理。
19.如权利要求14所述的半导体封装方法，其特征在于，该芯片的侧表面是予以凹凸化处理。
20.如权利要求14所述的半导体封装方法，其特征在于，该芯片的侧表面是予以皱褶化处理。
21.如权利要求14所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上还设有与该基板模片接合的接置部。
22.如权利要求14所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以粗糙化处理。
23.如权利要求14所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以凹凸化处理。
24.如权利要求14所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以皱褶化处理。
25.一种半导体封装方法，其特征在于，该方法包括下列步骤：
准备一覆晶式基板模片；
于该基板模片的第二表面上的预设位置处以覆晶方式电性连接至少一芯片的第一表面；
以绝缘接合材料填充于该芯片的第一表面与该基板的第二表面间的间隙；
准备一大小足以完全遮覆住隔着芯片的基板模片的覆接片模板，该覆接片模板的第一表面上敷设有与形成封装胶体的封装化合物及该芯片间具不良粘结性的接口层；
将该覆接片模板第一表面上的该接口层以承接于该芯片上对应第一表面的第二表面上部的方式覆接于该芯片上；
进行模压作业；
进行植球作业；
进行切单作业；
对各切单后的半成品加热；以及
将该接口层、该覆接片模板及形成于该覆接片模板的第二表面上的封装胶体一并自该芯片的第二表面及形成于该芯片周围的该封装胶体的表面上去除。
26.如权利要求25所述的半导体封装方法，其特征在于，该接口层与封装化合物及芯片间的粘结性小于该接口层与覆接片模板间的粘结性。
27.如权利要求25所述的半导体封装方法，其特征在于，该接口层是选自由粘胶、环氧树脂、金、铬、镍、其合金及特氟龙材料所组成的材料中的一种所形成。
28.如权利要求25所述的半导体封装方法，其特征在于，该覆接片模板可由铜、铝、铜合金及铝合金其中一种金属材料制成，也可由表面包覆有铜、铝、铜合金及铝合金其中一种金属层的胶片及树脂其中一种构成的基板所制成。
29.如权利要求25所述的半导体封装方法，其特征在于，该芯片的侧表面是予以粗糙化处理。
30.如权利要求25所述的半导体封装方法，其特征在于，该芯片的侧表面是予以凹凸化处理。
31.如权利要求25所述的半导体封装方法，其特征在于，该芯片的侧表面是予以皱褶化处理。
32.如权利要求25所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上还设有与该基板模片接合的接置部。
33.如权利要求25所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以粗糙化处理。
34.如权利要求25所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以凹凸化处理。
35.如权利要求25所述的半导体封装方法，其特征在于，该覆接片模板的第一表面上是予以皱褶化处理。
CNB021231931A 2002-06-28 2002-06-28 半导体封装方法 Expired - Fee Related CN1234159C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021231931A CN1234159C (zh) 2002-06-28 2002-06-28 半导体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021231931A CN1234159C (zh) 2002-06-28 2002-06-28 半导体封装方法

Publications (2)

Publication Number Publication Date
CN1466178A CN1466178A (zh) 2004-01-07
CN1234159C true CN1234159C (zh) 2005-12-28

Family

ID=34142308

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021231931A Expired - Fee Related CN1234159C (zh) 2002-06-28 2002-06-28 半导体封装方法

Country Status (1)

Country Link
CN (1) CN1234159C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433278C (zh) * 2004-10-29 2008-11-12 矽品精密工业股份有限公司 散热型封装结构及其制造方法

Also Published As

Publication number Publication date
CN1466178A (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US7057277B2 (en) Chip package structure
US7348211B2 (en) Method for fabricating semiconductor packages
US8685794B2 (en) Lead frame land grid array with routing connector trace under unit
CN101325188A (zh) 具双面增层之晶圆级半导体封装及其方法
CN1337741A (zh) 具有可注入导电区的半导体封装件及其制造方法
CN101202253A (zh) 具有良好热膨胀系数效能的圆片级封装及其方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
US7061103B2 (en) Chip package structure
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1357911A (zh) 用于球栅阵列封装的薄膜组合上的倒装芯片
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN101101881A (zh) 散热型封装结构及其制法
CN1172369C (zh) 具散热片的半导体封装件
CN117524891A (zh) 一种大功率芯片封装键合的方法及芯片封装件
US20050208707A1 (en) Method for fabricating window ball grid array semiconductor package
CN1234159C (zh) 半导体封装方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN100411121C (zh) 散热型封装结构及其制法
JP2003258158A (ja) 半導体装置の製造方法
US20060284340A1 (en) Method for preventing the overflowing of molding compound during fabricating package device
CN1670952A (zh) 具有增层结构的晶圆级半导体封装件及其制法
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
CN1828853A (zh) 散热型封装结构及其制法
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051228

Termination date: 20210628