CN1231762A - 制造集成半导体存储装置的方法 - Google Patents
制造集成半导体存储装置的方法 Download PDFInfo
- Publication number
- CN1231762A CN1231762A CN97198381A CN97198381A CN1231762A CN 1231762 A CN1231762 A CN 1231762A CN 97198381 A CN97198381 A CN 97198381A CN 97198381 A CN97198381 A CN 97198381A CN 1231762 A CN1231762 A CN 1231762A
- Authority
- CN
- China
- Prior art keywords
- electrode
- memory cell
- contact
- electrode slice
- contact head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000003860 storage Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000007772 electrode material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000010970 precious metal Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 46
- 230000010354 integration Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
包括大量存储单元的存储装置(1)具有多个存储电容器,其第一电极(12、22、32、42)呈片状上下平行排列。这些电极经不同长度的接触头(14、24、34、44)与存储单元的选择晶体管保持电气接触。这些第一电极(12、22、32、42)优先经一存储单元的单元表面向外延伸。
Description
这类存储器已众所周知，例如米勒在其所著“半导体电子学器件”一书中，对该类器件已有论述，Springer出版社，第四版1991年，第256等页。在该书中叙述了一种具有存储电容器的存储单元，它的一个电极近似形成一平板，并平行于该存储装置的一主平面。为了使存储电容器的电容量，如众所周知的，该电容量由电容器的面积决定，随着集成度的增高并从而随着与此相连系的存储装置的缩小，电容量尽可能地不变小，在上述文献中提出了用槽式电容器来制造存储电容器，该种电容器在存储装置的一主平面上盆状排列。存储电容器的后一种制造方法比前述方法制造费用昂贵的多。
在US5,290,762中给出了提高集成度时保持一定存储器面积的另一种方法。在该文中描述了一种安置在存储单元选择晶体管上的片状多层电容器用作存储电容器。在这种实施形式中，存储电容器的第一电极具有一个横截面，该横截面具有多个并列的和上下堆叠的指状物，以便使电极表面并从而使电容器表面比第一电极的片状结构有所增加。存储电容器的这种实施方法是以选择晶体管上某种可制造电容器的最小面积为前提的。随着集成密度的提高就难以提供制造电容器所必需的这种最小面积。此外，所述的这种电容器结构的制造方法费用很高。
由EP0657935-A2同样已知一种半导体存储装置以及制造这种半导体存储装置的方法。这种存储装置的特点是有这样的存储电容器，其第一电极制成多个电极片并且上下拉开一定间隔以及平行于半导体存储装置的一个上部主表面。这些电极片分别通过接触指状物与存储单元的选择晶体管电气连接。根据该文的图3，各个接触指状物与连接到各电极片的距离相对应制成不同的长度。
在JP03-153074A和JP62-179759A也叙述了几种具有片状电极的存储电容器的半导体存储装置。
本发明的目的是，提供制造集成半导体存储装置的一种方法，即使集成密度不断增加，该装置仍能以简单的方法提供足够大的电容器面积或足够大的电容量。
该目的经权利要求1所给出的特征予以实现。
在以权利要求1为基础的从属权利要求中给出了本发明制造方法的几种进一步改进。
因此，本发明制造集成半导体存储装置的方法具有下列工艺步骤：
a)制造半导体主体，该主体具有存储装置的存储单元所用的选择
晶体管以及具有安置在半导体主体主表面上的可以接近的触
点，这些触点分别与一存储单元的一个选择晶体管电气连接；
b)淀积全部电极层和全部绝缘层，随后在其中刻蚀出各触点上的
用于各接触头的接触孔，并用导电材料填满，并将电极片与导
电材料的凸耳导电连接，其中在接触头的上端淀积一绝缘层；
c)穿过电极材料的所有各层，刻蚀一个垂直于半导体主体主表面
设置的沟槽；
d)如此，各向均匀地刻蚀电极材料的各层之间的绝缘材料，使各
接触头保持由绝缘层所包围，并且使电极材料的各层以电极片
的形式伸进沟槽；
e)在电极片上保形淀积一介质层；
f)至少用一种导电材料填满该沟槽，用于形成存储电容器的一个
第二电极。
在这种制造方法中首先淀积所有电极层和所有绝缘层，随后在各触点上刻蚀出接触头的接触孔，并用导电材料予以填满。在这种情况下，所有接触头应该是等长，并且在侧面应该与电极片伸出的凸耳建立电气连接，其中，由于在各个上下重叠放置的电极片上有相互错位排列的凸耳，所以再次仅有每次一个接触头与一个电极片接触。为了避免与存储电容器的对应电极，也就是第二电极短路必须在接触头的上端再淀积一绝缘层，以便覆盖接触头的末端。
这种制造方法的优点是，对所有的接触头总共只需唯一的一次接触孔刻蚀，这意味着工艺的一种简化。
在本方法的进一步改进中，可以使用一种高介电常数材料或一种铁电材料作为介质层。在这种情况下，电极至少在其面向介质的一侧必须具有贵金属，例如Pt、Ru、Ir、Pd，或者氧化物，例如IrO2、RuO2、LaSrCoOx，或这一类的其它材料，或完全由这些材料组成。对于对应电极建议首先在介质上保形淀积一薄层上述的一种材料，而剩余的沟槽用一种其它的导电材料，例如多晶硅填满。
在这样制造的集成半导体装置中，一组存储单元的第一电极分别制成电极片并上下拉开一定距离安置，同时平行于半导体存储装置的一主平面。此外，每个这种第一电极片用一个接触头与该组存储单元的选择晶体管电气连接，其中存储单元组的各个接触头与到各电极片的距离相对应制成不同的长度。
因此，电极片是夹层式的上下拉开距离排列的，在此每个这种电极片单独地经一接触头与一存储单元的选择晶体管电气连接。电极片的这种夹层式排列，使得能以非常简单的方式使电极片还有相邻存储单元的单元表面能够在半导体主体上伸出，以能实现所要求的大的电极面积和从而增加存储电容器的电容量。
在此，首先是接触头分别与存储单元的选择晶体管的源区电气接触，其中这些接触头基本上垂直于电极片的极片平面延伸。
虽然在本发明的范围内，电极片伸展到相邻存储单元的一个单一单元表面已足够用，但本发明为了提高存储电容器的电容量，可选择如此大的电极片使该电极片伸展到多个单元表面。
此外，已经设计每组存储单元都有n个上下重叠或并行排列的存储单元，这些存储单元各经n个接触头之一与n个上下重叠安置的电极片建立电气接触，在此n是一个大于2的自然数，例如n=4。因为在集成半导体存储装置的存储器阵列中，存储单元的数量经常涉及的是2的指数，所以选择n=2m是有利的，其中m是一自然整数，即1、2、3、4等等。
此外，根据本发明这些接触头由一绝缘层所围绕，电极片一起由该绝缘层沿同一方向向外伸出。
根据本发明制造的存储装置的另一实施形式是这样设计的，一组存储单元的各第一电极的上下重叠安置的电极片，以一定的距离各对着另一组存储单元的各第一电极的上下重叠安置的电极片。在此，在两组存储单元的相对安置的第一电极之间，可以安置一个作为第二电极使用的对应电极，其中，在对应电极和构成存储单元各第一电极的电极片之间安置介质层。
按本发明这样制造的半导体存储装置的主要优点在于，存储电容器不局限在一个存储单元的基面上。而是存储电容器包括多个存储单元并且上下重叠安置。这样，在包括n个存储单元的情况下，为每个存储电容器及其电气引线提供一个nx单元面积的基面。
下面结合一个实施例借助附图进一步阐述本发明。这些附图是：
图1具有一个存储器阵列的集成半导体存储装置的配置图，在该阵列中，一个存储单元的存储电容器的电极片伸入到相邻的存储单元表面内，
图2穿过集成半导体存储装置的几个不同的示意性截面，处在具有集成选择晶体管的半导体主体的上主表面的高度和处在各个上下重叠安置的电极片的高度，
图3图1所示多个存储单元的电极片和接触头排列的示意性三维展示，和
图4在一个根据本发明制成的集成半导体存储装置中通过存储电容器的截面图。
在这些图中除特别指出外，相同的符号表示具有相同含义的部件。
图1示出一个按本发明制造方法生产的集成半导体存储装置的实施例。图1示出具有大量，这里是128个，相似结构的存储单元1的一存储阵列顶示图。在所示存储阵列中，每一存储单元1具有宽为4F，单元高为2F的单元面积，所以每一个单一存储单元总共有8F2的单元面积。如图所示，这些单个的存储单元各按每四个存储单元1组合成组A和组B，在此所示阵列中共有16个等同的具有组A和组B的组对。(注：F表示所谓的“特征尺寸”。它是集成电路中最小可制造结构的宽度。F由所采用的工艺决定和主要由光刻的分辨率所决定。F也是一个对集成电路所采用的制造工艺具有特征性的长度单位)。
在图1所示实施例中，在组A的各存储单元1中，各在单元面积的左半部分安置着还有待进一步说明的接触头14、24、34和44，和在各个B组的各存储单元1中分别在单元面积的右半部分安置着接触头14、24、34和44。这些接触头14、24、34和44由集成存储装置的半导体主体的主面向图1的观察者方向伸展，并用于分别与一个电极片接触，该电极片构成存储单元的存储电容器的第一电极。这些接触头14、24、34和44除分别与电极片电气连接部分外都由一绝缘层16包围。如图1的示意图所示，从上向下看绝缘层16分别占据着存储单元的单元面积的已经由接触头14、24、34和44所占据的那半个部分。
在图1中示出第一电极12，这些电极片例如与存储单元1的各组的接触头14建立电气连接。每个这种电极片12延伸到属于组A或组B的那些存储单元1的还未被占据的单元面积的半个部分。不过这些电极片12不完全伸展到相邻单元面积的外侧边缘。由此，还是从上向下看存储器阵列，在存储单元1的组A、B的单一电极片12之间保留一间隙9，该间隙对插入一介质层和一对应电极是必要的，下面结合图4还将进一步说明。
在图1的实施例中，如果设定电极片的厚度分别为1F，电极片12的面积是31F2。当然这个数值还可以增加，如果有更多的存储单元1组合在组A或组B中以及电极片12伸展到相应多的其它存储单元1的单元面积中。然而这种情况也还需要相应多的上下重叠安置的电极片。
为了更好地理解本发明，图2中示出了图1所示存储器阵列的五个不同的截面a、b、c、d和e。各个截面取自平行于两个相对安置的存储单元1的组A和组B的存储装置的主表面。矩形单元表面是用10表示的。图2a是取自触点7的高度的截面，这些触点位于半导体主体的上主表面，在该主体中已埋置选择晶体管。这些触点7各与一个这种选择晶体管的一源区建立电气连接。
图2b示出一个第一电极片12的高度的一截面图，如在图1中已说明。不过图2b现在非常清楚地显示出了各接触头14与电极片12的电气连接，为此电极片制成L形。其余的接触头24、34和44同样是可以辨认的，因为制成的这些接触头比接触头14更长。在此，符号16仍然表示围绕接触头14、24、34和44的绝缘层。
图2c、2d和2e示出电极片22、32和42高度的截面图。电极片22和32同样以凸耳形向各有关接触头24、34和44的方向伸出，并与它们电气接触。从各个截面图可以清楚地辨认接触头16最长。以便与距各触点最远的电极片42进行接触。接触头14、24、34和44用电极片12、22、32和42之一准确地和图2a的触点7之一连接。
图3是接触头14、24、34和44，绝缘层16和电极片12、22、32和42排列的一示意性三维展示图。如可清楚地看到，电极片12、22、32和42是相互平行对准的并相互拉开距离的由绝缘层16向外伸出。接触头14、24、34和44是埋置在绝缘层16中的，与电极片12、22、32和42的“接触舌片”或凸耳状凸肩12a、22a、32a、42a相同。
在本发明的半导体存储装置的制造方法中，首先淀积所有的电极层和绝缘层，然后刻蚀各触点上的接触头的接触孔，并用导电材料填满这些孔。于是，在此所有的接触头都是等长的。这一点在图3中仅示出了接触头14’，该接触头用虚线标出。此接触头14’只与电极片12的接触舌片或凸耳状凸肩12a接触。
图4示出穿过本发明集成半导体装置的一部分的一截面图，其中该截面垂直于电极片12、22、32和42的电极片平面。如可清楚地看到，存储单元1的组A和组B的电极片12、22、32和42以其正面成对地相对着拉开距离安置。电极片12、22、32和42的暴露表面均匀地由一介质层52包围，该介质层在截面中看是以曲折回线包围着电极片12、22、32和42。剩余的夹层空间用同一导电层填满，该导电层用作存储单元的对应电极和从而用作存储单元的第二电极。此对应电极50与例如集成半导体存储装置的参考电位相连。
在图4所示的图形中，接触头14、24、34和44前后依次排列。在截面图中仅有最短的接触头14可以辨认。此接触头14也像其它接触头24、34和44一样，与一选择晶体管的源区2连接。除源区2外有一漏区3，它与一位线5电气连接。在漏区3和源区2之间有一未示出的栅区以及一字线4，它们对于集成存储单元是必不可少的。
图4所示集成存储电容器的结构可以用下述工艺步骤制造。在一集成半导体存储装置的最后布线面的上部淀积多层电极材料，例如金属或高掺杂半导体材料如硅或砷化镓，和淀积一绝缘材料。各个层相互间优先拉开相等距离。此外，在各有关触点7的上方刻蚀出用于电连接的接触孔，并且随后为形成接触头14、24、34和44用导电材料填满这些孔。随后刻蚀出一个垂直沟槽(参阅图4中虚线划出的沟槽线11)穿过所有电极片12、22、32和42。绝缘材料16的各向同性的刻蚀，保证电极片12、22、32和42的电极材料以薄片的形式伸进沟槽中。随后在电极片12、22、32和42上保形淀积一层电介质，以形成电介质层52。为此，例如CVD工艺是适用的。在下一步工艺中用导电材料填满沟槽，用以形成对应电极50。
Claims (3)
1．制造具有多个存储电容器的集成半导体存储装置的方法，其中各第一电极(12、22、32、42)是片状结构，并且上下拉开一定距离平行于半导体存储装置的一主表面(8)排列，并分别通过接触头(14、24、34、44)与一存储单元的一选择晶体管电气连接，其特征在于具有下列方法步骤：
a，制备半导体主体，该主体具有存储装置的存储单元1所用的选
择晶体管以及具有安置在半导体主体主表面(8)上的可以接
近的触点(7)，这些触点分别与一存储单元(1)的一个选择
晶体管电气连接；
b，淀积全部电极层和全部绝缘层，随后在其中刻蚀出各触点上的
用于各接触头(14、24、34、44)的接触孔，并用导电材料
填满，并将电极片(12、22、32、42)与导电材料的凸耳(12a、
22a、32a、42a)导电连接，其中在接触点(14、24、34、44)
的上端淀积一绝缘层；
c，穿过电极材料的所有各层，刻蚀一个垂直于半导体主体主表面
(8)设置的沟槽；
d，如此，各向均匀地刻蚀电极材料的各层之间的绝缘材料(16)，
使各接触头(14、24、34、44)保持由绝缘层(16)所包围，
并且使电极材料的各层以电极片(12、22、32、42)的形式
伸进沟槽；
e，在电极片(12、22、32、42)上保形淀积一介质层(52)；
f，至少用一种导电材料填满该沟槽，用于形成存储电容器的一个
第二电极(50)。
2．根据权利要求1的方法，其特征在于，一种高介电常数材料或一种铁电材料被用作介质层(52)，电极片(12、22、32、42)至少在其面向介质层(52)一侧，具有一种贵重金属或几种氧化物或完全由这些材料组成。
3．根据权利要求2的方法，其特征在于，为形成第二电极(50)，在介质层(52)上首先保形淀积一薄层上述的一种材料，并用另外一种导电材料填满剩余沟槽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640271.9 | 1996-09-30 | ||
| DE19640271A DE19640271C1 (de) | 1996-09-30 | 1996-09-30 | Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1231762A true CN1231762A (zh) | 1999-10-13 |
| CN1160777C CN1160777C (zh) | 2004-08-04 |
Family
ID=7807421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB97198381XA Expired - Fee Related CN1160777C (zh) | 1996-09-30 | 1997-09-05 | 制造集成半导体存储装置的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6197633B1 (zh) |
| EP (1) | EP0931339B1 (zh) |
| JP (1) | JP3359644B2 (zh) |
| KR (1) | KR100326493B1 (zh) |
| CN (1) | CN1160777C (zh) |
| DE (2) | DE19640271C1 (zh) |
| TW (1) | TW364201B (zh) |
| WO (1) | WO1998015000A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673734B (zh) * | 2008-09-12 | 2012-10-03 | 联发科技股份有限公司 | 电容器结构 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101652878B1 (ko) * | 2010-02-22 | 2016-09-01 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2012221965A (ja) | 2011-04-04 | 2012-11-12 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| JP2018157106A (ja) * | 2017-03-17 | 2018-10-04 | 東芝メモリ株式会社 | 記憶装置および容量素子 |
| KR102423766B1 (ko) | 2017-07-26 | 2022-07-21 | 삼성전자주식회사 | 3차원 반도체 소자 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815207B2 (ja) * | 1986-02-04 | 1996-02-14 | 富士通株式会社 | 半導体記憶装置 |
| JPH0338061A (ja) * | 1989-07-05 | 1991-02-19 | Fujitsu Ltd | 半導体記憶装置 |
| JPH03153074A (ja) * | 1989-11-10 | 1991-07-01 | Mitsubishi Electric Corp | 半導体装置 |
| KR930007192B1 (ko) * | 1990-06-29 | 1993-07-31 | 삼성전자 주식회사 | 디램셀의 적층형캐패시터 및 제조방법 |
| KR920017248A (ko) * | 1991-02-18 | 1992-09-26 | 문정환 | 반도체 메모리 소자의 커패시터 제조방법 |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5631184A (en) * | 1992-03-13 | 1997-05-20 | Fujitsu Limited | Method of producing a semiconductor device having a fin type capacitor |
| JPH06217959A (ja) * | 1993-01-26 | 1994-08-09 | Toshiba Corp | 磁気共鳴イメージングにおける位相エンコード量調整法 |
| JPH07161832A (ja) * | 1993-12-08 | 1995-06-23 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| US5744833A (en) * | 1996-08-16 | 1998-04-28 | United Microelectronics Corporation | Semiconductor memory device having tree-type capacitor |
-
1996
- 1996-09-30 DE DE19640271A patent/DE19640271C1/de not_active Expired - Fee Related
-
1997
- 1997-09-05 JP JP51610398A patent/JP3359644B2/ja not_active Expired - Fee Related
- 1997-09-05 CN CNB97198381XA patent/CN1160777C/zh not_active Expired - Fee Related
- 1997-09-05 WO PCT/DE1997/001965 patent/WO1998015000A1/de active IP Right Grant
- 1997-09-05 EP EP97942796A patent/EP0931339B1/de not_active Expired - Lifetime
- 1997-09-05 KR KR1019997002431A patent/KR100326493B1/ko not_active IP Right Cessation
- 1997-09-05 DE DE59709521T patent/DE59709521D1/de not_active Expired - Fee Related
- 1997-09-22 TW TW086113734A patent/TW364201B/zh not_active IP Right Cessation
-
1999
- 1999-03-30 US US09/281,822 patent/US6197633B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673734B (zh) * | 2008-09-12 | 2012-10-03 | 联发科技股份有限公司 | 电容器结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998015000A1 (de) | 1998-04-09 |
| EP0931339A1 (de) | 1999-07-28 |
| DE19640271C1 (de) | 1998-03-05 |
| KR100326493B1 (ko) | 2002-03-12 |
| EP0931339B1 (de) | 2003-03-12 |
| KR20000048524A (ko) | 2000-07-25 |
| JP3359644B2 (ja) | 2002-12-24 |
| US6197633B1 (en) | 2001-03-06 |
| CN1160777C (zh) | 2004-08-04 |
| TW364201B (en) | 1999-07-11 |
| JP2000503812A (ja) | 2000-03-28 |
| DE59709521D1 (de) | 2003-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570210B1 (en) | Multilayer pillar array capacitor structure for deep sub-micron CMOS | |
| CN1194417C (zh) | 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构 | |
| CN1205648C (zh) | 用于深亚微米cmos的带有交替连接的同心线的多层电容器结构 | |
| US6822312B2 (en) | Interdigitated multilayer capacitor structure for deep sub-micron CMOS | |
| CN1214462C (zh) | 叠层中的垂直电互连 | |
| US20070241425A1 (en) | Three-dimensional capacitor structure | |
| CN1617337A (zh) | 半导体设备的电容器和使用同样电容器的存储器设备 | |
| CN1160777C (zh) | 制造集成半导体存储装置的方法 | |
| CN101299428B (zh) | 集成电路的电容器 | |
| US6178083B1 (en) | Layered capacitor device | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
| US6600209B1 (en) | Mesh capacitor structure in an integrated circuit | |
| CN1230916C (zh) | 至少带有一个电容器的集成电路装置及其制造制作方法 | |
| CN1202569C (zh) | 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法 | |
| KR20210111931A (ko) | 트렌치 커패시터 | |
| CN219322901U (zh) | 一种半导体器件及半导体芯片 | |
| CN101043034A (zh) | 电容结构 | |
| CN1224986C (zh) | 层压型电子零件 | |
| CN1245748C (zh) | 存储器中延伸式电容制法及装置 | |
| CN1056946A (zh) | 有叠层式电容器单元的半导体存储器件及制法 | |
| CN1324671C (zh) | 波浪状电容器及其制造方法 | |
| CN1099702C (zh) | 半导体器件的生产方法 | |
| CN1194406C (zh) | 堆栈闸极快闪存储装置的制造方法 | |
| CN117878089A (zh) | 电容结构 | |
| CN1477708A (zh) | 一种集成电容及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130226 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130226 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130226 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151228 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040804 Termination date: 20160905 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |