CN1245748C - 存储器中延伸式电容制法及装置 - Google Patents
存储器中延伸式电容制法及装置 Download PDFInfo
- Publication number
- CN1245748C CN1245748C CN02152634.6A CN02152634A CN1245748C CN 1245748 C CN1245748 C CN 1245748C CN 02152634 A CN02152634 A CN 02152634A CN 1245748 C CN1245748 C CN 1245748C
- Authority
- CN
- China
- Prior art keywords
- plating substrate
- contact zone
- memory
- contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000015654 memory Effects 0.000 title claims description 43
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 82
- 238000007747 plating Methods 0.000 claims description 72
- 230000008021 deposition Effects 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 1
- 238000009713 electroplating Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 3
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明有关一种存储器中延伸式电容的制法及装置，主要于存储器的基板上先形成有相互错开的接触区(Contact node)，再于各接触区上方沉积形成有一电镀基材，于此电镀基材的两侧面则是电镀有导电材质以构成电容极板，之后再将该电镀基材蚀刻去除仅保留电容极板，即完成电容的形成步骤，以上述步骤所得的电容具有较习用技术更大的有效极板面积，故于高密度的存储器制程中可有效提升容值。
Description
(1)技术领域
本发明有关一种存储器中延伸式电容制法及装置，尤指一种于小面积的存储元(Memory Cell)内形成有高密度且高容值的电容制法及装置。
(2)背景技术
随着存储器其制程技术不断地往精密制程更新，存储元(Memory cell)的密度急遽升高，其所占有的面积自然也跟着缩减，这样将会导致存储元中的电容容值也随之下降。故如何在有限的面积上仍可维持一定适当的电容容值，就成为目前制造存储器时所须改善的问题，其中最须克服的困难点在于电容的上、下层极点及位于其间的高介电系数绝缘层，三者所占据的空间极难以掌握。
为确保于高密度存储器制程下仍可保有一定的容值，于是藉由堆叠式电容(Stacked Capacitor，STC)的结构来增加容值，以圆柱(Cylinder)堆叠电容及凹形(Concave)堆叠电容而言，因电容形状为一椭圆状，在极小面积的存储单元中，对于电容中的高介电系数绝缘层及上层电极板的沉积形成，存在有沉积空间难以掌控的问题。尤其是于圆柱式(Cylinder)堆叠电容及凹形(Concave)堆叠电容内部的高介电系数层的形成，如BST、SrTiO3、PZT等更加难以控制。
在另一方面，以凸出式(Convex)堆叠电容而言，上述有关沉积及空间掌控的问题虽可大为改善，然而凸出式堆叠电容其极板表面积却大为减小，其容值也仅为圆柱式堆叠电容的0.6倍。
(3)发明内容
为有效克服上述习用技术缺失，本发明的主要目的是提供一种存储器中延伸式电容制法及装置，以将存储元(Memory cell)上的左右相邻的接触区(Contactnode)改为相互错开形态，据此变化再向上形成有片状电容极板，藉此形成可延伸至相邻接触部份的极板，达到增加极板有效面积，提高电容容值。
本发明的另一目的在于提供一种存储器中延伸式电容制法及装置，是以光罩显影、蚀刻、沉积等一般形式的制程步骤形成电容极板，使得各电容极板的形成更易于掌控，而可提升电容的制程优良率。
为实现前述目的，根据本发明一方面的一种存储器中延伸式电容制法，其特点是，包括：形成多个接触区，是于一存储器基板上先形成有多个安排呈错开形式的接触区；沉积电镀基材，是于各错开的接触区上方沉积电镀基材，且电镀基材仅覆盖于接触区的一部分；沉积及蚀刻氧化层，于前述形成有电镀基材的存储器基板上先全面性沉积有一氧化层，再以光罩蚀刻技术将部分氧化层去除，而仅保留覆盖于电镀基材顶面的氧化层；沉积隔离层，于前述电镀基材上形成有多道隔离层，将各电镀基材分隔为多段；电镀电容极板层，于各电镀基材的两侧面上且未覆盖有隔离层的区域电镀有导电材质以构成电容极板层；去除隔离层及电镀基材，于形成电容极板层之后，将前述各隔离层及电镀基材蚀刻去除，以于各接触区上形成有大面积的片状电容极板。
根据本发明另一方面的一种存储器中延伸式电容制法，其特点是，包括：形成多个接触区，是于一存储器基板上先形成有多个呈错开形式的接触区；沉积电镀基材，是于各错开的接触区上方沉积电镀基材，且电镀基材仅覆盖于接触区的一部分；沉积及蚀刻氧化层，于前述形成有电镀基材的存储器基板上先全面性沉积有一氧化层，再以光罩蚀刻技术将部分氧化层去除，而仅保留覆盖于电镀基材顶面的氧化层；电镀电容极板层，于电镀基材表面电镀有导电金属以作为电容极板；沉积隔离层，于前述电容极板层上沉积隔离层，将电容极板层区隔为多段；蚀刻电容极板层，将未由隔离层所覆盖的电容极板层蚀刻去除；去除隔离层及电镀基材，将上述的隔离层及电镀基材完全去除，而于各接触区上形成有垂直大面积的片状电容极板。
根据本发明再一方面的存储器中延伸式电容装置，其特点是包括有：一存储器基板，其上具有多个呈错开形态的接触区；多个电容极板，各电容极板是垂直形成于各接触区上方，为呈片状形式及横跨在各接触区而朝外延伸。
实施上述制程后所制得的电容器构造，因其电极板是垂直形成于各接触区上方及延伸至相邻接触区的外围，且由于前述左右接触区呈错开，故其极板有效面积大为增加，即使于高密度的存储器制程中仍可获得高容值的电容，另外，因各电容极板是藉由电镀方式形成，故其制程更易于掌控，因而在小区域的存储单元里元仍可获得较高的制程优良率。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
(4)附图说明
图1是在一存储器基板形成有交错式接触区的示意图。
图2是在各交错式接触区上沉积形成有电镀基材的示意图。
图3是于各交错式接触区上沉积形成有电镀基材的侧视示意图。
图4是于电镀基材上沉积有隔离层及于电镀基材侧面上形成电容极板的一实施例示意图。
图5是于电镀基材上沉积有隔离层及于电镀基材侧面上形成电容极板的另一
实施例示意图。
图6是于电镀基材两侧面上电镀电容极板的侧视示意图。
图7是图4所示的电容结构将隔离层及电镀基材去除后的示意图。
图8是图5所示的电容结构将隔离层及电镀基材去除后的示意图。
图9是图7中以A-A方向侧视的示意图。
图10是图7中以B-B方向侧视的示意图。
图11是图8中以C-C方向侧视的示意图。
图12是图8中以D-D方向侧视的示意图。
图13是本发明的另一实施例，于电镀基材侧面先电镀电容极板材质。
图14是于图13中形成有隔离层及电容极板的一实施例示意图。
图15是于图13中形成有隔离层及电容极板的又一实施例示意图。
(5)具体实施方式
请参考图1所示，先依据习用存储器制程步骤于一存储器基板10上刻意安排形成有使左右相邻的的工作区(Active area)20、字元线区域(Wordline)21互为错开的形态，于形成上述工作区20及字元线21等区域后，再进行本发明的实施步骤：
首先于两相邻的字元线21区域之间形成有多个接触区(Contactarea)22，各接触区22是平行于工作区20的形成方向，如图面上所示，左右相邻的两接触区22并非位于同一直线上而呈错开排列，又各接触区22的形成方式如下所述：是于一绝缘薄膜层如SiN薄膜层内先形成有一接触孔(Contact hole)，再于该接触孔内部沉积导电性材质，如复晶硅(Poly)、铂(Pt)、钌(Ru)等，并再进行一化学机械研磨步骤(CMP)将其磨平以形成接触区22。
请参考图2、3所示，于前述接触区22上沉积形成有一层电镀基材30，可选用TiN、W/TiN等材质做为沉积材质，该电镀基材30的顶面形成有一氧化层31，然后再以光罩蚀刻的技术，使之转变为间隔排列，如图2所示，该位在顶层的氧化层31作为电镀隔离用，其立体示意图如图2所示，而其剖视示意图则如图3所示，又此电镀基材30的沉积高度即代表电容极板的高度，且电镀基材30为局部覆盖住接触区22。
请参考图4、5所示，于完成前述电镀基材30后，再形成有多道隔离层40(如光阻，PR)，各隔离层40是与电镀基材30呈交叉方向且覆盖于其上，各道隔离层40可如图4所示，覆盖于各接触区22的中央位置，将各接触区22一分为二，也可如图5所示，并非覆盖于各接触区22上方，而是将两排相邻的接触区与另一两排相邻的接触区互隔开来。
于各段电镀基材30的显露表面(即无隔离层40覆盖且无氧化层31覆盖的区域，即电镀基材30的壁面)以电镀方式形成有本发明的电容极板50，各电容极板50可电镀以导电材质，如铂(Pt)，请同时参考图6所示，是于进行电镀后的剖视示意图，由图中可知于该电镀基材30的两侧面上是形成有电容极板50，各电容极板50的高度即由前述电镀基材30的高度所决定。
请参考图7所示，是以图4所示的电容结构进行一去除隔离层40及电镀基材30的步骤，去除方式是以活性离子蚀刻(Reactive Ion Etch，RIE)及湿式蚀刻进行，于去除之后，在各接触区22上方两端垂直形成有独立的电容极板50。请参考图9所示，是为图7中以A-A方向剖视的部分示意图，由图9中可看出两电容极板50其底部是与接触区22接触，而于图10中则为于图7以B-B方向剖视的示意图，即接触区22两侧形成对称的电容极板50。
参考图8所示，是为上述图5所示的电容结构去除隔离层40及电镀基材30后的示意图，图11是于图8中以C-C方向剖视后的部分示意图，为成一双倍面积电容极板50，效果与图10相同；而在图12中，是为图8中以D-D方向进行剖视后的部分示意图。
以上实施步骤是为本发明的制程步骤一具体实施例，而本发明亦可以另一制程实施例实现，其详细说明如下：
此实施例亦如前述图2所示，于沉积电镀基材30之后，各电镀基材30的顶面及两侧面上先沉积形成电容极板50，沉积材质可选用铂(Pt)，再以一干式蚀刻方式将电镀基材30顶面的沉积层回蚀刻，仅保留两侧面的沉积层，如图13所示。
再以横跨于电镀基材30的方向，在电镀基材30及所沉积的电容极板50表面再覆盖有数道隔离层40，其中各隔离层40的涵盖范围是对准于各接触区22的中央位置上(如图14中所示)，亦可将两相邻的接触区与另一两相邻的接触加以区隔(如图15所示)。
再经过一湿式蚀刻步骤将隔离层40所未覆盖的电容极板50部分去除，之后再将电镀基材30及上方所覆盖的隔离层40蚀刻去除，而可得到如前述图7及8所示的电容极板50。
Claims (14)
1.一种存储器中延伸式电容制法，其特征在于，包括：
形成多个接触区，是于一存储器基板上先形成有多个安排呈错开形式的接触区；
沉积电镀基材，是于各错开的接触区上方沉积电镀基材，且电镀基材仅覆盖于接触区的一部分；
沉积及蚀刻氧化层，于前述形成有电镀基材的存储器基板上先全面性沉积有一氧化层，再以光罩蚀刻技术将部分氧化层去除，而仅保留覆盖于电镀基材顶面的氧化层；
沉积隔离层，于前述电镀基材上形成有多道隔离层，将各电镀基材分隔为多段；
电镀电容极板层，于各电镀基材的两侧面上且未覆盖有隔离层的区域电镀有导电材质以构成电容极板层；
去除隔离层及电镀基材，于形成电容极板层之后，将前述各隔离层及电镀基材蚀刻去除，以于各接触区上形成有大面积的片状电容极板。
2.如权利要求1所述的存储器中延伸式电容制法，其特征在于，于去除隔离层及电镀基材步骤中，是以活性离子蚀刻及湿式蚀刻方式将隔离层及电镀基材去除。
3.如权利要求1所述的存储器中延伸式电容制法，其特征在于，各接触区上方的电容极板为以对称方式朝两侧延伸，且不与两侧的接触区互相接触。
4.如权利要求1所述的存储器中延伸式电容制法，其特征在于，各接触区上方的电容极板是以单一方向延伸，且不与另侧的接触区互相接触。
5.一种存储器中延伸式电容制法，其特征在于，包括：
形成多个接触区，是于一存储器基板上先形成有多个呈错开形式的接触区；
沉积电镀基材，是于各错开的接触区上方沉积电镀基材，且电镀基材仅覆盖于接触区的一部分；
沉积及蚀刻氧化层，于前述形成有电镀基材的存储器基板上先全面性沉积有一氧化层，再以光罩蚀刻技术将部分氧化层去除，而仅保留覆盖于电镀基材顶面的氧化层；
电镀电容极板层，于电镀基材表面电镀有导电金属以作为电容极板；
沉积隔离层，于前述电容极板层上沉积隔离层，将电容极板层区隔为多段；
蚀刻电容极板层，将未由隔离层所覆盖的电容极板层蚀刻去除；
去除隔离层及电镀基材，将上述的隔离层及电镀基材完全去除，而于各接触区上形成有垂直大面积的片状电容极板。
6.如权利要求5所述的的存储器中延伸式电容制法，其特征在于，于沉积隔离层步骤之前，是先将电镀基材顶面沉积的电容极板层以干式蚀刻去除，仅保留电镀基材两侧面的电容极板层。
7.如权利要求6所述的存储器中延伸式电容制法，其特征在于，各接触区上方的电容极板为以对称方式朝两侧延伸，且不与两侧的接触区互相接触。
8.如权利要求6所述的存储器中延伸式电容制法，其特征在于，各接触区上方的电容极板是以单一方向延伸，且不与另侧的接触区互相接触。
9.如权利要求5或6所述的的存储器中延伸式电容制法，其特征在于，于去除隔离层及电镀基材步骤中，是利用湿式蚀刻法将隔离层及电镀基材去除。
10.一种存储器中延伸式电容装置，其特征在于，包括有：
一存储器基板，其上具有多个呈错开形态的接触区；
多个电容极板，各电容极板是垂直形成于各接触区上方，为呈片状形式及横跨在各接触区而朝外延伸。
11.如权利要求10所述的的存储器中延伸式电容装置，其特征在于，各接触区的上方的成对电容极板为以对称方式朝两侧延伸，且不与相邻的接触区互相接触。
12.如权利要求10所述的的存储器中延伸式电容装置，其特征在于，各接触区的上方是形成单一电容极板，且以单一方向向外延伸而不与相邻的接触区互相接触。
13.如权利要求11或12所述的的存储器中延伸式电容装置，其特征在于，各接触区是以导电性材质沉积而得。
14.如权利要求11或12所述的的存储器中延伸式电容装置，其特征在于，各电容极板是以导电性材质沉积而得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02152634.6A CN1245748C (zh) | 2002-11-28 | 2002-11-28 | 存储器中延伸式电容制法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02152634.6A CN1245748C (zh) | 2002-11-28 | 2002-11-28 | 存储器中延伸式电容制法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1505129A CN1505129A (zh) | 2004-06-16 |
| CN1245748C true CN1245748C (zh) | 2006-03-15 |
Family
ID=34234820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02152634.6A Expired - Lifetime CN1245748C (zh) | 2002-11-28 | 2002-11-28 | 存储器中延伸式电容制法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1245748C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103240885B (zh) * | 2012-02-13 | 2015-07-15 | 南亚塑胶工业股份有限公司 | 印刷快干环保型双轴延伸聚丙烯合成纸 |
-
2002
- 2002-11-28 CN CN02152634.6A patent/CN1245748C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1505129A (zh) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094335A (en) | Vertical parallel plate capacitor | |
| KR20200135869A (ko) | 3차원 메모리 소자에서의 계단 형성 | |
| CN1143389C (zh) | 存储单元装置及其制造方法 | |
| WO2001099163A2 (en) | Multiplayer pillar arry capacitor structure for deep -sub-micron cmos | |
| CN1716640A (zh) | 微电动机械系统可变电容器的制造方法 | |
| US5898982A (en) | Thin film capacitors | |
| TWI819150B (zh) | 增強堆疊沉積的奈米線結構以及製造包含其之電子產品的方法 | |
| WO2024191188A1 (ko) | 다층박막 기반의 전자소자 및 3차원 구조체를 이용한 그의 제조방법 | |
| US20030197215A1 (en) | A dual stacked metal-insulator-metal capacitor and method for making same | |
| JP4559757B2 (ja) | 半導体装置およびその製造方法 | |
| CN1149662C (zh) | 用于制作无阻挡层的半导体存储器装置的方法 | |
| CN100463185C (zh) | 动态随机存取存储器及其制造方法 | |
| CN1269608A (zh) | 半导体存储器件及其制造方法和掩膜数据制备方法 | |
| CN1245748C (zh) | 存储器中延伸式电容制法及装置 | |
| CN1049300C (zh) | 制造半导体器件的方法 | |
| KR960003498B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
| CN1534724A (zh) | 自对准接触的侧壁间隔片结构及其形成方法 | |
| CN1160777C (zh) | 制造集成半导体存储装置的方法 | |
| CN1230916C (zh) | 至少带有一个电容器的集成电路装置及其制造制作方法 | |
| US6713806B2 (en) | Method for manufacturing an extended-wing capacitor and the extended-wing capacitor | |
| EP0513988B1 (en) | Method of producing capacitive element for dram | |
| KR100630667B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| CN1540746A (zh) | 制造半导体器件的电容器的方法 | |
| CN1577799A (zh) | 制造半导体装置的电容器的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060315 |
|
| CX01 | Expiry of patent term |