CN113314669A - 双面电容结构及其形成方法 - Google Patents

双面电容结构及其形成方法 Download PDF

Info

Publication number
CN113314669A
CN113314669A CN202010123241.0A CN202010123241A CN113314669A CN 113314669 A CN113314669 A CN 113314669A CN 202010123241 A CN202010123241 A CN 202010123241A CN 113314669 A CN113314669 A CN 113314669A
Authority
CN
China
Prior art keywords
layer
capacitor
electrode layer
substrate
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010123241.0A
Other languages
English (en)
Other versions
CN113314669B (zh
Inventor
陆勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010123241.0A priority Critical patent/CN113314669B/zh
Priority to PCT/CN2021/075945 priority patent/WO2021169787A1/zh
Priority to US17/373,904 priority patent/US11984472B2/en
Publication of CN113314669A publication Critical patent/CN113314669A/zh
Application granted granted Critical
Publication of CN113314669B publication Critical patent/CN113314669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种双面电容结构及其形成方法。所述双面电容结构的形成方法包括如下步骤：提供一基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的电容孔，所述叠层结构包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层；依次形成第一电极层、第一电介质层和第二电极层于所述电容孔的内壁；填充第一导电材料于所述电容孔内，形成第一导电填充层；完全去除若干层牺牲层和/或支撑层，使得至少残留两层支撑层；形成第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层。本发明减少甚至是避免了电极坍塌和倾覆的风险，同时有助于增大电容器的电容值。

Description

双面电容结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种双面电容结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
随着半导体器件尺寸的微缩，其在衬底上的横向面积减小。为了提高或者维持电容器具有足够高的电容值，通常的做法是增加下电极(bottom electrode)的高度或者是减小下电极的厚度。但是，增加下电极的高度或者是减小下电极的厚度会导致下电极的长径比较高，厚度较薄，从而对电容阵列区域的性能可靠性造成影响。比如，会引起下电极的坍塌或者倾覆，导致相邻的下电极短路。
为了解决这一问题，当前的做法是通过添加电极的横向连续支撑层，以增加下电极的稳定性。但是，已有的单层横向支撑层有其高度极限，从而使得电容器的电容值受到电极高度的限制，电极倾覆和成片坍塌的风险依然存在。
因此，如何解决电容阵列区域横向不稳定的问题，减小下电极坍塌或者倾覆的风险，提高半导体器件的性能稳定性，是目前亟待解决的技术问题。
发明内容
本发明提供一种双面电容结构及其形成方法，用于解决现有的电容阵列区域横向稳定性较差的问题，以提高半导体器件的性能稳定性。
为了解决上述问题，本发明提供了一种双面电容结构的形成方法，包括如下步骤：
提供一基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的电容孔，所述叠层结构包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层；
依次形成沿所述电容孔的径向方向叠置的第一电极层、第一电介质层和第二电极层于所述电容孔的内壁；
填充第一导电材料于所述电容孔内，形成第一导电填充层；
自所述叠层结构的顶面完全去除若干层牺牲层和/或支撑层，使得至少残留两层支撑层；
形成覆盖于所述第二电极层表面和所述第一导电填充层顶面的第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层，形成双面电容结构。
可选的，填充导电材料于所述电容孔内的具体步骤包括：
沉积第一导电材料于所述电容孔内和位于所述叠层结构顶面；
去除位于所述叠层结构顶面的所述导电材料。
可选的，所述叠层结构包括沿垂直于所述衬底的方向依次叠置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层；自所述叠层结构的顶面完全去除若干层牺牲层和/或支撑层的具体步骤包括：
去除覆盖于所述叠层结构顶面的所述第二电极层、所述第一电介质层和所述第一电极层，暴露所述第三支撑层；
去除所述第三支撑层，暴露所述第二牺牲层；
去除所述第二牺牲层。
可选的，形成覆盖于所述第二电极层表面和所述第一导电填充层顶面的第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层的具体步骤包括：
形成覆盖于所述第二电极层表面、所述第一导电填充层顶面和暴露的所述第二支撑层表面的第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层。
可选的，形成双面电容结构之后，还包括如下步骤：
沉积第二导电材料于所述第三电极层表面，形成第二导电填充层。
可选的，所述第一导电材料和所述第二导电材料均为多晶硅材料。
为了解决上述问题，本发明还提供了一种双面电容结构，包括：
基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的电容孔，所述叠层结构包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层，所述支撑层的数量至少为两层；
第一电极层，覆盖于所述电容孔内壁并沿垂直于所述衬底的方向延伸出所述叠层结构；
第一电介质层，覆盖于所述第一电极层的顶面、底面和所述第一电极层朝向所述电容孔的侧壁表面；
第二电极层，覆盖于所述第一电介质层的顶面、底面和所述第一电介质层朝向所述电容孔的侧壁表面；
第一导电填充层，填充于所述第二电极层围绕而成的区域内；
第二电介质层，覆盖所述第二电极层表面和所述第一导电填充层表面；
第三电极层，覆盖所述第二电介质层表面。
可选的，所述第一导电填充层的顶面与所述第二电极层的顶面平齐。
可选的，所述第二电介质层还覆盖位于所述叠层结构顶层的支撑层表面。
可选的，所述叠层结构包括位于所述衬底表面的第一支撑层、覆盖于所述第一支撑层表面的第一牺牲层和覆盖于所述第一牺牲层表面的第二支撑层；
所述第二电介质层覆盖所述第二支撑层背离所述第一牺牲层的表面。
可选的，还包括：
第二导电填充层，覆盖于所述第三电极层表面。
可选的，所述第一导电填充层和所述第二导电填充层的材料均为多晶硅材料。
本发明提供的双面电容结构及其形成方法，一方面，通过在电容孔内的第二电极层围绕而成的区域内填充第一导电填充层，对第一电极层和第二电极层进行了支撑，减少甚至是避免了电极坍塌和倾覆的风险；另一方面，保留至少两层支撑层以及位于残留的支撑层之间的牺牲层，进一步增强了电容阵列区域横向稳定性，而且有助于提高电极层的整体高度，从而进一步增大电容器的电容值。
附图说明
附图1是本发明具体实施方式中双面电容结构的形成方法流程图；
附图2A-2I是本发明具体实施方式在形成双面电容结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的双面电容结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种双面电容结构的形成方法，附图1是本发明具体实施方式中双面电容结构的形成方法流程图，附图2A-2I是本发明具体实施方式在形成双面电容结构的过程中主要的工艺截面示意图。本具体实施方式中所述的双面电容结构可以是但不限于应用于DRAM存储器中。如图1、图2A-图2I所示，本具体实施方式提供的双面电容结构的形成方法，包括如下步骤：
步骤S11，提供一基底，所述基底包括衬底、位于所述衬底内的电容触点20、位于所述衬底表面的叠层结构21、以及贯穿所述叠层结构21并暴露所述电容触点20的电容孔22，所述叠层结构21包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层，如图2A所示。
具体来说，所述衬底内部具有呈阵列排布的多个有源区，所述电容触点20位于所述有源区内。所述电容触点20的材料可以是但不限于钨。多个所述牺牲层和所述支撑层沿垂直于所述衬底的方向交替堆叠，所述牺牲层和所述支撑层交替堆叠的层数，本领域技术人员可以根据实际需要进行选择。在本具体实施方式中，所述堆叠结构中所述支撑层的层数至少为3层，所述牺牲层的层数至少为2层，以便于增强电容阵列区域的横向稳定性。所述牺牲层的材料可以是但不限于氧化物材料，例如二氧化硅；所述支撑层的材料可以是但不限于氮化物材料，例如氮化硅。
步骤S12，依次形成沿所述电容孔22的径向方向叠置的第一电极层23、第一电介质层24和第二电极层25于所述电容孔22的内壁，如图2A、图2B所示。
具体来说，在形成所述电容孔22之后，沉积氮化钛等材料于所述电容孔22的内壁和所述叠层结构21的顶面(即所述叠层结构背离所述衬底的表面)，形成所述第一电极层23，如图2A所示；然后，沉积具有高介电常数的电介质层材料于所述第一电极层23表面，形成所述第一电介质层24；接着，沉积氮化钛等材料于所述第一电介质层24表面，形成所述第二电极层25，如图2B所示。
步骤S13，填充第一导电材料于所述电容孔22内，形成第一导电填充层26，如图2C所示。
可选的，填充导电材料于所述电容孔22内的具体步骤包括：
沉积第一导电材料于所述电容孔22内和位于所述叠层结构21顶面；
去除位于所述叠层结构21顶面的所述导电材料。
具体来说，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺沉积所述第一导电材料于所述电容孔22内，形成填充满所述电容孔22(即所述第二电极层25在所述电容孔22内围绕而成的区域)并覆盖于所述叠层结构21表面的所述第二电极层25之上，如图2C所示。所述第一导电材料可以是金属材料，也可以是多晶硅材料，本领域技术人员可以根据实际需要进行选择。
步骤S14，自所述叠层结构21的顶面完全去除若干层牺牲层和/或支撑层，使得至少残留两层支撑层，如图2G所示。
可选的，所述叠层结构21包括沿垂直于所述衬底的方向依次叠置的第一支撑层211、第一牺牲层212、第二支撑层213、第二牺牲层214和第三支撑层215；自所述叠层结构21的顶面完全去除若干层牺牲层和/或支撑层的具体步骤包括：
去除覆盖于所述叠层结构21顶面的所述第二电极层25、所述第一电介质层24和所述第一电极层23，暴露所述第三支撑层215；
去除所述第三支撑层215，暴露所述第二牺牲层214；
去除所述第二牺牲层214。
举例来说，所述第一支撑层211、所述第一牺牲层212、所述第二支撑层213、所述第二牺牲层214和所述第三支撑层215沿所述衬底指向所述叠层结构21的方向依次叠置。在形成如图2C所示的结构之后，以所述第二电极层25为刻蚀介质层，去除覆盖于所述第二电极层25表面的所述第一导电填充层26，仅保留位于所述电容孔22内的所述第一导电填充层26，使得残留的所述第一导电填充层26的顶面与所述第二电极层25的顶面平齐，得到的结构如图2D所示。之后，形成光阻层27于所述第一导电填充层26表面，相邻所述光阻层27之间具有暴露所述第二电极层25的开口271，如图2E所示。然后，采用干法刻蚀工艺或者湿法刻蚀工艺自所述开口271依次刻蚀所述第二电极层25、所述第一电介质层24和所述第一电极层23，暴露所述第三支撑层215。接着，依次刻蚀所述第三支撑层215和所述第二牺牲层214，暴露所述第二支撑层213，如图2F所示。去除所述光阻层27之后，得到如图2G所示的结构。以上仅是举例说明，在实际应用过程中，本领域技术人员也可以形成四层以上的所述牺牲层；在刻蚀过程中，本领域技术人员也可以根据实际需要保留三层或者四层支撑层。通过合理设置所述第三支撑层215和所述第二牺牲层214的厚度，可以灵活调整去除所述第三支撑层215和所述第二牺牲层214之后，所述第一电极层23延伸出所述第二支撑层213的高度。
在本步骤去除若干层牺牲层和/或支撑层的过程中，由于所述电容孔22内填充满所述第一导电填充层26，从而增强了所述第一电极层23、所述第一电介质层24和所述第二电极层25的横向稳定性，可以有效的避免所述第一电极层23、所述第一电介质层24和所述第二电极层25出现坍塌或者倾覆。同时，由于本步骤并没有去除所有的所述牺牲层和所述支撑层，保留了至少两层所述支撑层以及位于被保留的相邻的两层支撑层之间的牺牲层，降低了支撑层高度极限对所述第一电极层23高度的限制，使得所述第一电极层23的高度能够进一步提升，从而有助于进一步增大所述双面电容结构的电容值。
步骤S15，形成覆盖于所述第二电极层25表面和所述第一导电填充层26顶面的第二电介质层28、以及覆盖与所述第二电介质层28表面的第三电极层29，形成双面电容结构，如图2H所示。
可选的，形成覆盖于所述第二电极层25表面和所述第一导电填充层26顶面的第二电介质层28、以及覆盖与所述第二电介质层28表面的第三电极层29的具体步骤包括：
形成覆盖于所述第二电极层25表面、所述第一导电填充层26顶面和暴露的所述第二支撑层213表面的第二电介质层28、以及覆盖与所述第二电介质层28表面的第三电极层29。
可选的，所述第一导电材料和所述第二导电材料均为多晶硅材料。
可选的，形成双面电容结构之后，还包括如下步骤：
沉积第二导电材料于所述第三电极层29表面，形成第二导电填充层30，如图2I所示。
具体来说，在去除所述第三支撑层215和所述第二牺牲层214之后，所述第一电极层23、所述第一电介质层24和所述第二电极层25沿垂直于所述衬底的方向延伸出所述第二支撑层213，从而在相邻电容器之间形成了暴露所述第二支撑层213的空隙。沉积第二导电材料于所述第三电极层29的表面，形成的所述第二导电填充层30填充满所述空隙并覆盖位于所述电容孔22上方的所述第三电极层29表面。
不仅如此，本具体实施方式还提供了一种双面电容结构。本具体实施方式提供的双面电容结构可以采用如图1、图2A-图2I所示的方法形成。如图2I所示，本具体实施方式提供的双面电容结构，包括：
基底，所述基底包括衬底、位于所述衬底内的电容触点20、位于所述衬底表面的叠层结构21、以及贯穿所述叠层结构21并暴露所述电容触点20的电容孔22，所述叠层结构21包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层，所述支撑层的数量至少为两层；
第一电极层23，覆盖于所述电容孔22内壁并沿垂直于所述衬底的方向延伸出所述叠层结构21；
第一电介质层24，覆盖于所述第一电极层23的顶面、底面和所述第一电极层23朝向所述电容孔22的侧壁表面；
第二电极层25，覆盖于所述第一电介质层24的顶面、底面和所述第一电介质层24朝向所述电容孔22的侧壁表面；
第一导电填充层26，填充于所述第二电极层25围绕而成的区域内；
第二电介质层28，覆盖所述第二电极层25表面和所述第一导电填充层26表面；
第三电极层29，覆盖所述第二电介质层28表面。
可选的，所述第一导电填充层26的顶面与所述第二电极层25的顶面平齐。
可选的，所述第二电介质层28还覆盖位于所述叠层结构21顶层的支撑层表面。
可选的，所述叠层结构21包括位于所述衬底表面的第一支撑层211、覆盖于所述第一支撑层211表面的第一牺牲层212和覆盖于所述第一牺牲层212表面的第二支撑层213；
所述第二电介质层28覆盖所述第二支撑层213背离所述第一牺牲层212的表面。
其中，所述第一支撑层211与所述第二支撑层213的材料可以相同，例如均为氮化物材料；所述第一牺牲层212的材料可以为氧化物材料。所述第一牺牲层212的厚度大于所述第一支撑层211的厚度、以及所述第二支撑层213的厚度。
可选的，所述双面电容结构还包括：
第二导电填充层30，覆盖于所述第三电极层29表面。
所述第一导电填充层26的材料可以与所述第二导电填充层30的材料相同，也可以不同。为了进一步简化双面电容结构的制造工序，可选的，所述第一导电填充层26和所述第二导电填充层30的材料均为多晶硅材料。
其中，所述第一电极层23沿垂直于所述衬底的方向延伸出所述叠层结构21的高度，本领域技术人员可以根据实际需要进行设置，例如可以大于、等于或者小于所述第一电极层23延伸至所述叠层结构21内部的高度。
本具体实施方式提供的双面电容结构及其形成方法，一方面，通过在电容孔内的第二电极层围绕而成的区域内填充第一导电填充层，对第一电极层和第二电极层进行了支撑，减少甚至是避免了电极坍塌和倾覆的风险；另一方面，保留至少两层支撑层以及位于残留的支撑层之间的牺牲层，进一步增强了电容阵列区域横向稳定性，而且有助于提高电极层的整体高度，从而进一步增大电容器的电容值。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种双面电容结构的形成方法，其特征在于，包括如下步骤：
提供一基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的电容孔，所述叠层结构包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层；
依次形成沿所述电容孔的径向方向叠置的第一电极层、第一电介质层和第二电极层于所述电容孔的内壁；
填充第一导电材料于所述电容孔内，形成第一导电填充层；
自所述叠层结构的顶面完全去除若干层牺牲层和/或支撑层，使得至少残留两层支撑层；
形成覆盖于所述第二电极层表面和所述第一导电填充层顶面的第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层，形成双面电容结构。
2.根据权利要求1所述的双面电容结构的形成方法，其特征在于，填充导电材料于所述电容孔内的具体步骤包括：
沉积第一导电材料于所述电容孔内和位于所述叠层结构顶面；
去除位于所述叠层结构顶面的所述导电材料。
3.根据权利要求1所述的双面电容结构的形成方法，其特征在于，所述叠层结构包括沿垂直于所述衬底的方向依次叠置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层；自所述叠层结构的顶面完全去除若干层牺牲层和/或支撑层的具体步骤包括：
去除覆盖于所述叠层结构顶面的所述第二电极层、所述第一电介质层和所述第一电极层，暴露所述第三支撑层；
去除所述第三支撑层，暴露所述第二牺牲层；
去除所述第二牺牲层。
4.根据权利要求3所述的双面电容结构的形成方法，其特征在于，形成覆盖于所述第二电极层表面和所述第一导电填充层顶面的第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层的具体步骤包括：
形成覆盖于所述第二电极层表面、所述第一导电填充层顶面和暴露的所述第二支撑层表面的第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层。
5.根据权利要求4所述的双面电容结构的形成方法，其特征在于，形成双面电容结构之后，还包括如下步骤：
沉积第二导电材料于所述第三电极层表面，形成第二导电填充层。
6.根据权利要求5所述的双面电容结构的形成方法，其特征在于，所述第一导电材料和所述第二导电材料均为多晶硅材料。
7.一种双面电容结构，其特征在于，包括：
基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的电容孔，所述叠层结构包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层，所述支撑层的数量至少为两层；
第一电极层，覆盖于所述电容孔内壁并沿垂直于所述衬底的方向延伸出所述叠层结构；
第一电介质层，覆盖于所述第一电极层的顶面、底面和所述第一电极层朝向所述电容孔的侧壁表面；
第二电极层，覆盖于所述第一电介质层的顶面、底面和所述第一电介质层朝向所述电容孔的侧壁表面；
第一导电填充层，填充于所述第二电极层围绕而成的区域内；
第二电介质层，覆盖所述第二电极层表面和所述第一导电填充层表面；
第三电极层，覆盖所述第二电介质层表面。
8.根据权利要求7所述的双面电容结构，其特征在于，所述第一导电填充层的顶面与所述第二电极层的顶面平齐。
9.根据权利要求8所述的双面电容结构，其特征在于，所述第二电介质层还覆盖位于所述叠层结构顶层的支撑层表面。
10.根据权利要求9所述的双面电容结构，其特征在于，所述叠层结构包括位于所述衬底表面的第一支撑层、覆盖于所述第一支撑层表面的第一牺牲层和覆盖于所述第一牺牲层表面的第二支撑层；
所述第二电介质层覆盖所述第二支撑层背离所述第一牺牲层的表面。
11.根据权利要求7所述的双面电容结构，其特征在于，还包括：
第二导电填充层，覆盖于所述第三电极层表面。
12.根据权利要求11所述的双面电容结构，其特征在于，所述第一导电填充层和所述第二导电填充层的材料均为多晶硅材料。
CN202010123241.0A 2020-02-27 2020-02-27 双面电容结构及其形成方法 Active CN113314669B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010123241.0A CN113314669B (zh) 2020-02-27 2020-02-27 双面电容结构及其形成方法
PCT/CN2021/075945 WO2021169787A1 (zh) 2020-02-27 2021-02-08 双面电容结构及其形成方法
US17/373,904 US11984472B2 (en) 2020-02-27 2021-07-13 Double-sided capacitor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010123241.0A CN113314669B (zh) 2020-02-27 2020-02-27 双面电容结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113314669A true CN113314669A (zh) 2021-08-27
CN113314669B CN113314669B (zh) 2022-06-10

Family

ID=77370221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010123241.0A Active CN113314669B (zh) 2020-02-27 2020-02-27 双面电容结构及其形成方法

Country Status (3)

Country Link
US (1) US11984472B2 (zh)
CN (1) CN113314669B (zh)
WO (1) WO2021169787A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582958A (zh) * 2022-04-29 2022-06-03 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2023065385A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 一种电容结构及其制备方法
WO2024046019A1 (zh) * 2022-08-29 2024-03-07 长鑫存储技术有限公司 半导体结构的制作方法及其结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220310606A1 (en) * 2021-03-29 2022-09-29 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure and semiconductor structure
CN115802745B (zh) * 2022-11-21 2024-05-17 长鑫存储技术有限公司 半导体器件的制作方法、半导体器件以及dram

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033137A1 (en) * 2004-08-16 2006-02-16 Ju-Bum Lee Methods of forming capacitors for semiconductor memory devices and resulting semiconductor memory devices
CN1890778A (zh) * 2003-12-10 2007-01-03 微米技术有限公司 容器式电容器及形成方法
US20130005110A1 (en) * 2011-06-30 2013-01-03 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
KR20140074655A (ko) * 2012-12-10 2014-06-18 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조 방법
US20140361403A1 (en) * 2013-06-10 2014-12-11 Young-Seung Cho Semiconductor devices including capacitors
CN108336068A (zh) * 2017-12-06 2018-07-27 睿力集成电路有限公司 电容器阵列结构及其制造方法
CN108447864A (zh) * 2018-03-14 2018-08-24 睿力集成电路有限公司 半导体存储器件结构及其制作方法
CN108550568A (zh) * 2018-04-26 2018-09-18 睿力集成电路有限公司 电容器阵列及其形成方法、半导体器件
CN208819874U (zh) * 2018-09-29 2019-05-03 长鑫存储技术有限公司 电容器阵列结构及半导体器件
CN110504283A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105403B2 (en) * 2003-07-28 2006-09-12 Micron Technology, Inc. Double sided container capacitor for a semiconductor device and method for forming same
CN108717936A (zh) * 2018-06-27 2018-10-30 长鑫存储技术有限公司 双面电容器结构及其制备方法
CN109065501B (zh) * 2018-07-19 2024-02-06 长鑫存储技术有限公司 电容阵列结构及其制备方法
CN109148426B (zh) * 2018-09-29 2024-03-29 长鑫存储技术有限公司 电容结构及其形成方法
US10985239B2 (en) * 2019-08-16 2021-04-20 Micron Technology, Inc. Oxidative trim

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890778A (zh) * 2003-12-10 2007-01-03 微米技术有限公司 容器式电容器及形成方法
US20060033137A1 (en) * 2004-08-16 2006-02-16 Ju-Bum Lee Methods of forming capacitors for semiconductor memory devices and resulting semiconductor memory devices
US20130005110A1 (en) * 2011-06-30 2013-01-03 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
KR20140074655A (ko) * 2012-12-10 2014-06-18 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조 방법
US20140361403A1 (en) * 2013-06-10 2014-12-11 Young-Seung Cho Semiconductor devices including capacitors
CN108336068A (zh) * 2017-12-06 2018-07-27 睿力集成电路有限公司 电容器阵列结构及其制造方法
CN108447864A (zh) * 2018-03-14 2018-08-24 睿力集成电路有限公司 半导体存储器件结构及其制作方法
CN108550568A (zh) * 2018-04-26 2018-09-18 睿力集成电路有限公司 电容器阵列及其形成方法、半导体器件
CN110504283A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN208819874U (zh) * 2018-09-29 2019-05-03 长鑫存储技术有限公司 电容器阵列结构及半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065385A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 一种电容结构及其制备方法
CN114582958A (zh) * 2022-04-29 2022-06-03 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN114582958B (zh) * 2022-04-29 2022-08-02 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2024046019A1 (zh) * 2022-08-29 2024-03-07 长鑫存储技术有限公司 半导体结构的制作方法及其结构

Also Published As

Publication number Publication date
WO2021169787A1 (zh) 2021-09-02
CN113314669B (zh) 2022-06-10
US20210343833A1 (en) 2021-11-04
US11984472B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
CN113314669B (zh) 双面电容结构及其形成方法
CN108447864B (zh) 半导体存储器件结构及其制作方法
CN108550569B (zh) 半导体集成电路的电容装置及其制作方法
CN113394162B (zh) 电容阵列结构及其形成方法
US11869930B2 (en) Method for forming semiconductor structure and semiconductor structure
CN113594366B (zh) 电容器的形成方法及半导体器件
CN112397509A (zh) 电容阵列结构及其形成方法、半导体存储器
US11916102B2 (en) Double-sided capacitor structures and forming methods thereof
US20230171947A1 (en) Semiconductor structure and manufacturing method thereof
KR100960471B1 (ko) 반도체 소자 및 그 제조 방법
WO2022183642A1 (zh) 半导体结构及其形成方法
US11937419B2 (en) Semiconductor device and forming method thereof
US11894419B2 (en) Double-sided capacitor and fabrication method thereof
CN113097140A (zh) 半导体结构的制备方法及半导体结构
US20220285481A1 (en) Semiconductor structure and forming method thereof
EP4044232A1 (en) Memory and manufacturing method therefor
US20230345712A1 (en) Semiconductor structure and method for forming semiconductor structure
US20230422466A1 (en) Semiconductor structure and formation method thereof
US20230013060A1 (en) Semiconductor device and method for forming same
US20230389265A1 (en) Semiconductor structure and method for forming semiconductor structure
CN117222223A (zh) 半导体结构及其形成方法
CN114530448A (zh) 一种半导体器件及其制造方法
CN116997176A (zh) 半导体结构及其形成方法
CN117337035A (zh) 半导体结构及其形成方法
CN117334626A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant