CN114530448A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN114530448A CN114530448A CN202011213181.8A CN202011213181A CN114530448A CN 114530448 A CN114530448 A CN 114530448A CN 202011213181 A CN202011213181 A CN 202011213181A CN 114530448 A CN114530448 A CN 114530448A
- Authority
- CN
- China
- Prior art keywords
- lower electrode
- sacrificial film
- capacitor hole
- film layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 200
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 89
- 230000004888 barrier function Effects 0.000 claims description 47
- 239000007772 electrode material Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910003697 SiBN Inorganic materials 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005452 bending Methods 0.000 abstract description 7
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 6
- 238000010030 laminating Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008093 supporting effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法,该半导体器件包括层叠在基底的上方的牺牲膜层、以及从上向下贯穿牺牲膜层的电容孔。基底中形成有着陆焊盘,该电容孔与着陆焊盘连通。还包括下电极,该下电极包括形成在电容孔内且与着陆焊盘接触的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分。通过保留部分牺牲膜层,下电极由在电容孔内的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分组成,由于牺牲膜层部分保留,其环绕在下电极的下部分,能够对下电极进行支撑,防止下电极倾斜;后续工序中在下电极上沉积介质层及上电极时,环绕在下电极的下部分的牺牲膜层还防止下电极弯曲变形,从而防止电容器坍塌。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体器件及其制造方法。
背景技术
电容器(Capacitor)是一种可以存储电量和电能的元件。可以通过在电容器的两个电极上施加不同的电压,使得电容器内储存不同数量的电荷。在此基础上,可以通过电容器来实现对不同数据的存储。由此可见,电容器的品质直接影响半导体器件的数据存储性能。
为了提升存储器的驱动性能,需要增加电容器的电容。一般增加电容器电容的方式是增加电容器的高度。然而电容器的高度增高,会导致电容器的高宽比(Aspect Ratio)增加。电容器的高宽比增加,就容易在Wet Clean(湿法清洗)工艺进行时,出现电容器倾斜、弯曲甚至塌陷等问题。
发明内容
本发明提供了一种半导体器件及其制造方法,用以防止电容器倾斜、弯曲或坍塌。
第一方面,本发明提供了一种半导体器件,该半导体器件包括层叠在基底的上方的牺牲膜层、以及从上向下贯穿牺牲膜层的电容孔。其中,基底中形成有着陆焊盘,该电容孔与着陆焊盘连通。该半导体器件还包括下电极,该下电极包括形成在电容孔内且与着陆焊盘接触的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分。
在上述的方案中,通过保留部分牺牲膜层,下电极由在电容孔内的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分组成,由于牺牲膜层部分保留,其环绕在下电极的下部分,能够对下电极进行支撑,防止下电极倾斜;后续工序中在下电极上沉积介质层及上电极时,环绕在下电极的下部分的牺牲膜层还防止下电极弯曲变形,从而防止电容器坍塌。在应用时,由于环绕在下电极的下部分的牺牲膜层对下电极进行支撑,电容器结构较为牢固,可以适当增大堆叠电容器的高宽比,以增大电容器的电容,提高存储性能。
在一个具体的实施方式中,在牺牲膜层上层叠有第一刻蚀阻挡层;电容孔从上向下依次贯穿第一刻蚀阻挡层及牺牲膜层后与着陆焊盘连通。以便于在制造过程中,去除部分牺牲膜层,保留部分牺牲膜层,形成由电容孔内及电容孔外两部分构成的下电极。
在一个具体的实施方式中,牺牲膜层与基底之间还层叠有第二刻蚀阻挡层,且电容孔从上到下依次贯穿第一刻蚀阻挡层、牺牲膜层及第二刻蚀阻挡层后与着陆焊盘连通。通过在牺牲膜层及基底之间层叠第二刻蚀阻挡层,以防止后续刻蚀或清洗等操作对基底造成影响,确保基底品质。
在一个具体的实施方式中,第一刻蚀阻挡层及第二刻蚀阻挡层的材料为SiN、SiBN或SiCN,以提高刻蚀时的阻挡效果。
在一个具体的实施方式中,下电极中位于电容孔内的部分的高度为h1,下电极中外露于电容孔外的部分的高度为h2;其中,(h1+h2)×50%≤h1≤(h1+h2)×70%。以保证保留的部分牺牲膜层对下电极的支撑效果,同时提高电容器的电容。
在一个具体的实施方式中,下电极的形状为筒状;其中,下电极的底壁与着陆焊盘接触,下电极的侧壁部分与电容孔的侧壁接触,部分外露于电容孔外。在下电极的底壁、内侧壁、以及外露于电容孔外部分的侧壁均形成有上电极、以及将下电极与上电极绝缘隔离的介质层。通过在下电极的内外侧均设置电容器结构,以提高电容器的电容,提高存储效果。
在一个具体的实施方式中,半导体器件为动态随机存取存储器,以防止动态随机存取存储器中由于下电极的倾斜、弯曲等引起电容器坍塌。
第二方面,本发明还提供了一种半导体器件的制造方法,该制造方法包括:提供一基底,基底中形成着陆焊盘;在基底的上方,形成覆盖基底的牺牲膜层;从上向下刻蚀牺牲膜层,形成与着陆焊盘连通的电容孔;在电容孔内形成与着陆焊盘接触的下电极;去除部分牺牲膜层,使下电极部分位于电容孔内,部分外露于电容孔外。
在上述的方案中,通过保留部分牺牲膜层,下电极由在电容孔内的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分组成,由于牺牲膜层部分保留,其环绕在下电极的下部分,能够对下电极进行支撑,防止下电极倾斜;后续工序中在下电极上沉积介质层及上电极时,环绕在下电极的下部分的牺牲膜层还防止下电极弯曲变形,从而防止电容器坍塌。在应用时,由于环绕在下电极的下部分的牺牲膜层对下电极进行支撑,电容器结构较为牢固,可以适当增大堆叠电容器的高宽比,以增大电容器的电容,提高存储性能。
在一个具体的实施方式中,牺牲膜层的内部形成有第一刻蚀阻挡层,且电容孔从上向下贯穿牺牲膜层及第一刻蚀阻挡层后与着陆焊盘连通。去除部分牺牲膜层,使下电极部分位于电容孔内,部分外露于电容孔外具体为:去除牺牲膜层中位于第一刻蚀阻挡层的上方的部分,使下电极部分位于电容孔内,部分外露于电容孔外。以便于在制造过程中,去除部分牺牲膜层,保留部分牺牲膜层,形成由电容孔内及电容孔外两部分构成的下电极。
在一个具体的实施方式中,去除牺牲膜层中位于第一刻蚀阻挡层的上方的部分,使下电极部分位于电容孔内,部分外露于电容孔具体为:采用等离子体刻蚀或湿法刻蚀的方式刻蚀牺牲膜层中位于第一刻蚀阻挡层的上方的部分,使下电极部分位于电容孔内,部分外露于电容孔外。以提高对位于第一刻蚀阻挡层上方的部分牺牲膜层进行去除的效果。
在一个具体的实施方式中,在基底的上方形成覆盖基底的牺牲膜层之前,该制造方法还包括:在基底上形成覆盖基底的第二刻蚀阻挡层。从上向下刻蚀牺牲膜层,形成与着陆焊盘连通的电容孔具体为:从上向下刻蚀牺牲膜层、第一刻蚀阻挡层及第二刻蚀阻挡层,形成与着陆焊盘连通的电容孔。通过在牺牲膜层及基底之间层叠第二刻蚀阻挡层,以防止后续刻蚀或清洗等操作对基底造成影响,确保基底品质。
在一个具体的实施方式中,在电容孔内形成与着陆焊盘接触的下电极包括:在牺牲膜层及电容孔的孔底及内壁上沉积下电极材料层;采用等离子体刻蚀或湿法刻蚀的方式去除下电极材料层中位于电容孔外的部分,形成下电极。以便于去除下电极材料层中位于电容孔外的部分。
附图说明
图1a为现有技术中制造电容器的其中一步工序的示意图;
图1b为现有技术中制造电容器的其中另一步工序的示意图;
图1c为现有技术中制造电容器的其中另一步工序的示意图;
图1d为现有技术中制造电容器的其中另一步工序的示意图;
图1e为现有技术中制造电容器的其中另一步工序的示意图;
图2a为本发明实施例提供的一种半导体器件的结构示意图;
图2b为图2a中提供的一种半导体器件从俯视角度下看的结构示意图;
图3为本发明实施例提供的一种半导体器件的制造方法中的一步工序的示意图;
图4a为本发明实施例提供的一种半导体器件的制造方法中的另一步工序的示意图;
图4b为图4a中提供的一种半导体器件从俯视角度下看的结构示意图;
图5为本发明实施例提供的一种半导体器件的制造方法中的另一步工序的示意图;
图6为本发明实施例提供的一种半导体器件的制造方法中的另一步工序的示意图。
图1a~图1e中的附图标记:
1-基底 2-刻蚀阻挡层 3-牺牲膜层
4-电容孔 5-下电极材料层 6-下电极
图2a~图6中的附图标记:
10-基底 11-着陆焊盘 12-隔离部20-牺牲膜层
30-电容孔 40-下电极 41-下电极材料层
51-第一刻蚀阻挡层 52-第二刻蚀阻挡层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了方便理解本发明实施例提供的半导体器件,下面首先说明一下本发明实施例提供的半导体器件的应用场景,该半导体器件应用于具有电容器的存储器中。下面结合附图对该半导体器件进行详细的叙述。
参考图2a及图2b,本发明实施例提供的半导体器件包括层叠在基底10的上方的牺牲膜层20、以及从上向下贯穿牺牲膜层20的电容孔30。其中,基底10中形成有着陆焊盘11,该电容孔30与着陆焊盘11连通。该半导体器件还包括下电极40,该下电极40包括形成在电容孔30内且与着陆焊盘11接触的部分、以及沿着电容孔30的侧壁向上延伸到外露于电容孔30外的部分。
在上述的方案中,通过保留部分牺牲膜层20,下电极40由在电容孔30内的部分、以及沿着电容孔30的侧壁向上延伸到外露于电容孔30外的部分组成,由于牺牲膜层20部分保留,其环绕在下电极40的下部分,能够对下电极40进行支撑,防止下电极40倾斜;后续工序中在下电极40上沉积介质层及上电极时,环绕在下电极40的下部分的牺牲膜层20还防止下电极40弯曲变形,从而防止电容器坍塌。在应用时,由于环绕在下电极40的下部分的牺牲膜层20对下电极40进行支撑,电容器结构较为牢固,可以适当增大堆叠电容器的高宽比,以增大电容器的电容,提高存储性能。下面结合附图对上述各个结构的设置方式进行详细的介绍。
该基底10可以是包括单一半导体材料的结构,如单晶硅基底10、多晶硅基底10等。该基底10也可以是已经形成有部分半导体结构的叠层结构。例如,参考图2a,基底10可以至少包括半导体衬底、晶体管、位线结构、存储接触部、绝缘部、着陆焊盘11和隔离部12。晶体管可以形成在半导体器件的半导体衬底上。位线结构可以形成在晶体管的上方。存储接触部和绝缘部形成在相邻位线结构之间。存储接触部与晶体管所具有的源区或漏区接触。绝缘部用于隔离相邻两个存储接触部。同时,每个着陆焊盘11形成在与之对应的存储接触部上。着陆焊盘11通过存储接触部与晶体管所具有的源区或漏区电连接。隔离部12形成在位线结构和绝缘部上,隔离部12用于隔离相邻两个着陆焊盘11。
继续参考图2a,在基底10的上方层叠有牺牲膜层20,在牺牲膜层20上从上向下贯穿有电容孔30,该电容孔30与着陆焊盘11连通。在电容孔30内形成有下电极40,该下电极40主要包括两个部分,其中一个部分为形成在电容孔30内且与着陆焊盘11接触的部分,另一个部分为沿着电容孔30的侧壁向上延伸到外露于电容孔30外的部分。设置下电极40的形状时,下电极40的形状可以为筒状。下电极40的底壁与着陆焊盘11接触,下电极40的侧壁部分与电容孔30的侧壁接触,部分外露于电容孔30外。
现有技术中电容器的制造方法如图1a~图1e所示,参考图1a,首先在基底1上沉积刻蚀阻挡层2及牺牲膜层3;之后,参考图1b,刻蚀牺牲膜层3及刻蚀阻挡层2形成电容孔4;之后,参考图1c,在牺牲膜层3、电容孔4内壁及底壁上沉积下电极材料层5;之后,参考图1d,去除电容孔4外的下电极材料层5,形成下电极6;之后,参考图1e,去除牺牲膜层3;后续在下电极6上沉积介质层及上电极,形成电容器。
通过将现有技术中图1e示出的半导体器件与本发明图2a中示出的半导体器件对比可以看出,本发明公开的方案中的牺牲膜层20环绕在下电极40上位于电容孔30部分的外壁上,能够对下电极40进行支撑,防止下电极40倾斜。后续工序中在下电极40上沉积介质层及上电极时,环绕在下电极40的下部分的牺牲膜层20还防止下电极40弯曲变形,从而防止电容器坍塌。在应用时,由于环绕在下电极40的下部分的牺牲膜层20对下电极40进行支撑,电容器结构较为牢固,可以适当增大堆叠电容器的高宽比,以增大电容器的电容,提高存储性能。
如图2a及图2b所示,在牺牲膜层20上可以层叠有第一刻蚀阻挡层51,此时,电容孔30从上向下依次贯穿第一刻蚀阻挡层51及牺牲膜层20后与着陆焊盘11连通。通过在牺牲膜层20上层叠上第一刻蚀阻挡层51,以便于在制造过程中,去除部分牺牲膜层20,保留部分牺牲膜层20,形成由电容孔30内及电容孔30外两部分构成的下电极40。同时还能够防止后续刻蚀或清洗等操作对基底10造成影响,确保基底10品质。应当理解的是,牺牲膜层20上也可以不设置第一刻蚀阻挡层51。在确定第一刻蚀阻挡层51的材料时,第一刻蚀阻挡层51的材料可以选择SiN、SiBN或SiCN,以提高刻蚀时的阻挡效果。
继续参考图2a,还可以在牺牲膜层20与基底10之间层叠有第二刻蚀阻挡层52,且电容孔30从上到下依次贯穿第一刻蚀阻挡层51、牺牲膜层20及第二刻蚀阻挡层52后与着陆焊盘11连通。此时,牺牲膜层20并未直接设置在基底10上,牺牲膜层20与基底10之间通过第二刻蚀阻挡层52隔开。通过在牺牲膜层20及基底10之间层叠第二刻蚀阻挡层52,以防止后续刻蚀或清洗等操作对基底10造成影响,确保基底10品质。在确定第二刻蚀阻挡层52的材料时,第二刻蚀阻挡层52的材料可以选择SiN、SiBN或SiCN,以提高刻蚀时的阻挡效果。应当注意的是,还可以使牺牲膜层20与基底10之间直接接触,即采用牺牲膜层20与基底10之间没有刻蚀阻挡层隔开的方式。
在进一步在下电极40上形成介质层及上电极时,可以在下电极40的底壁、内侧壁、以及外露于电容孔30外部分的侧壁均形成有上电极、以及将下电极40与上电极绝缘隔离的介质层,以完成电容器的制造。即在下电极40上位于电容孔30的部分仅仅在内侧壁及底壁上形成有介质层及上电极,在下电极40上外露于电容孔30的部分不仅在内侧壁上形成有介质层及上电极,在外侧壁上也形成有介质层及上电极。通过在下电极40的内外侧均设置电容器结构,以提高电容器的电容,提高存储效果。应当理解的是,设置介质层及上电极的方式并不限于上述的方式,除此之外,还可以采用其他的方式。例如,还可以仅在下电极40的内侧壁及底壁上形成介质层及上电极,在下电极40的外侧壁上不形成介质层及上电极。
在确定下电极40的两个主要部分的高度时,参考图2a,可以假定下电极40中位于电容孔30内的部分的高度为h1,即下电极40中与着陆焊盘11接触的表面到下电极40中与电容孔30的上沿接触的剖面之间的垂直距离为h1。下电极40中外露于电容孔30外的部分的高度为h2,即下电极40中与电容孔30的上沿接触的剖面到下电极40的最上沿的表面之间的垂直距离为h2。可以设置h1与h2之间满足(h1+h2)×50%≤h1≤(h1+h2)×70%,即下电极40中位于电容孔30内的部分的高度h1占下电极40的总高度的50%~70%之间。具体的,可以设置h1=(h1+h2)×50%、h1=(h1+h2)×55%、h1=(h1+h2)×60%、h1=(h1+h2)×65%、h1=(h1+h2)×70%等介于下电极40的总高度的50%~70%之间的任意值。在下电极40的两部分的高度之间的关系满足上述关系时,使牺牲膜层20能够在较合适的高度上包围下电极40的外壁,对下电极40进行支撑,保证保留的部分牺牲膜层20对下电极40的支撑效果。同时使下电极40中外露于电容孔30外的部分的高度较为合适,由于下电极40上外露于电容孔30外的部分在下电极40的内外侧壁可以均设置上电极,从而提高下电极40与上电极位置相对的表面积,提高电容器的电容。
在确定该半导体器件的类型时,半导体器件可以为动态随机存取存储器(DRAM),以防止动态随机存取存储器中由于下电极40的倾斜、弯曲等引起电容器坍塌。该半导体器件还可以为静态静态随机存取存储器(Static Random-Access Memory,SRAM)、快闪存储器(flash memory)等采用电容器作为存储单元的存储器。
通过保留部分牺牲膜层20,下电极40由在电容孔30内的部分、以及沿着电容孔30的侧壁向上延伸到外露于电容孔30外的部分组成,由于牺牲膜层20部分保留,其环绕在下电极40的下部分,能够对下电极40进行支撑,防止下电极40倾斜;后续工序中在下电极40上沉积介质层及上电极时,环绕在下电极40的下部分的牺牲膜层20还防止下电极40弯曲变形,从而防止电容器坍塌。在应用时,由于环绕在下电极40的下部分的牺牲膜层20对下电极40进行支撑,电容器结构较为牢固,可以适当增大堆叠电容器的高宽比,以增大电容器的电容,提高存储性能。
另外,本发明实施例还提供了一种半导体器件的制造方法,参考图2a~图6,该制造方法包括:
步骤一:提供一基底10,基底10中形成着陆焊盘11;
步骤二:在基底10的上方,形成覆盖基底10的牺牲膜层20;
步骤三:从上向下刻蚀牺牲膜层20,形成与着陆焊盘11连通的电容孔30;
步骤四:在电容孔30内形成与着陆焊盘11接触的下电极40;
步骤五:去除部分牺牲膜层20,使下电极40部分位于电容孔30内,部分外露于电容孔30外。
在上述的方案中,通过保留部分牺牲膜层20,下电极40由在电容孔30内的部分、以及沿着电容孔30的侧壁向上延伸到外露于电容孔30外的部分组成,由于牺牲膜层20部分保留,其环绕在下电极40的下部分,能够对下电极40进行支撑,防止下电极40倾斜;后续工序中在下电极40上沉积介质层及上电极时,环绕在下电极40的下部分的牺牲膜层20还防止下电极40弯曲变形,从而防止电容器坍塌。在应用时,由于环绕在下电极40的下部分的牺牲膜层20对下电极40进行支撑,电容器结构较为牢固,可以适当增大堆叠电容器的高宽比,以增大电容器的电容,提高存储性能。下面结合附图对上述每一步骤进行详细的介绍。
首先,参考图3,提供一基底10,该基底10中形成有着陆焊盘11。该基底10可以是包括单一半导体材料的结构,如单晶硅基底10、多晶硅基底10等。该基底10也可以是已经形成有部分半导体结构的叠层结构。例如,参考图3,基底10可以至少包括半导体衬底、晶体管、位线结构、存储接触部、绝缘部、着陆焊盘11和隔离部12。晶体管可以形成在半导体器件的半导体衬底上。位线结构可以形成在晶体管的上方。存储接触部和绝缘部形成在相邻位线结构之间。存储接触部与晶体管所具有的源区或漏区接触。绝缘部用于隔离相邻两个存储接触部。同时,每个着陆焊盘11形成在与之对应的存储接触部上。着陆焊盘11通过存储接触部与晶体管所具有的源区或漏区电连接。隔离部12形成在位线结构和绝缘部上,隔离部12用于隔离相邻两个着陆焊盘11。
接下来,继续参考图3,在基底10的上方,形成覆盖基底10的牺牲膜层20。具体形成牺牲膜层20的方式可以采用沉积的方式。参考图3,可以在牺牲膜层20的内部形成有第一刻蚀阻挡层51,以便于后续工序中去除部分牺牲膜层20,保留部分牺牲膜层20。
在基底10的上方形成覆盖基底10的牺牲膜层20之前,可以在基底10上形成覆盖基底10的第二刻蚀阻挡层52。此时,牺牲膜层20并未直接设置在基底10上,牺牲膜层20与基底10之间通过第二刻蚀阻挡层52隔开。通过在牺牲膜层20及基底10之间层叠第二刻蚀阻挡层52,以防止后续刻蚀或清洗等操作对基底10造成影响,确保基底10品质。在确定第二刻蚀阻挡层52的材料时,第二刻蚀阻挡层52的材料可以选择SiN、SiBN或SiCN,以提高刻蚀时的阻挡效果。应当注意的是,还可以使牺牲膜层20与基底10之间直接接触,即采用牺牲膜层20与基底10之间没有刻蚀阻挡层隔开的方式。
接下来,参考图4a及图4b,从上向下刻蚀牺牲膜层20,形成与着陆焊盘11连通的电容孔30。在牺牲膜层20与着陆焊盘11之间设置有第二刻蚀阻挡层52时,还需要对第二刻蚀阻挡层52进行刻蚀,使电容孔30与着陆焊盘11连通。在牺牲膜层20内形成有第一刻蚀阻挡层51时,还需要对第一刻蚀阻挡层51进行刻蚀,以形成一个上下贯通的电容孔30。
接下来,参考图5及图6,在电容孔30内形成与着陆焊盘11接触的下电极40。具体的,参考图5,可以首先在牺牲膜层20及电容孔30的孔底及内壁上沉积下电极材料层41。参考图6,之后去除下电极材料层41中位于电容孔30外的部分,形成下电极40。其中,可以采用等离子体刻蚀或湿法刻蚀的方式,以便于去除下电极材料层41中位于电容孔30外的部分。
接下来,参考图2a及图2b,去除部分牺牲膜层20,使下电极40部分位于电容孔30内,部分外露于电容孔30外。在牺牲膜层20的内部形成有第一刻蚀阻挡层51时,可以去除牺牲膜层20中位于第一刻蚀阻挡层51的上方的部分,保留牺牲膜层20中位于第一刻蚀阻挡层51的下方的部分,使下电极40部分位于电容孔30内,部分外露于电容孔30外。在确定第一刻蚀阻挡层51的材料时,第一刻蚀阻挡层51的材料可以选择SiN、SiBN或SiCN,以提高刻蚀时的阻挡效果。可以采用等离子体刻蚀或湿法刻蚀的方式刻蚀牺牲膜层20中位于第一刻蚀阻挡层51的上方的部分,使下电极40部分位于电容孔30内,部分外露于电容孔30外。以提高对位于第一刻蚀阻挡层51上方的部分牺牲膜层20进行去除的效果。通过设置第一刻蚀阻挡层51,以便于在制造过程中,去除部分牺牲膜层20,保留部分牺牲膜层20,形成由电容孔30内及电容孔30外两部分构成的下电极40。同时在将位于第一刻蚀阻挡层51上的牺牲膜层20去除后,第一刻蚀阻挡层51还能够防止后续刻蚀或清洗等操作对基底10造成影响,确保基底10品质。应当理解的是,牺牲膜层20上也可以不设置第一刻蚀阻挡层51,采用现有工艺刻蚀掉部分厚度的牺牲膜层20,保留部分厚度的牺牲膜层20。
通过保留部分牺牲膜层20,下电极40由在电容孔30内的部分、以及沿着电容孔30的侧壁向上延伸到外露于电容孔30外的部分组成,由于牺牲膜层20部分保留,其环绕在下电极40的下部分,能够对下电极40进行支撑,防止下电极40倾斜;后续工序中在下电极40上沉积介质层及上电极时,环绕在下电极40的下部分的牺牲膜层20还防止下电极40弯曲变形,从而防止电容器坍塌。在应用时,由于环绕在下电极40的下部分的牺牲膜层20对下电极40进行支撑,电容器结构较为牢固,可以适当增大堆叠电容器的高宽比,以增大电容器的电容,提高存储性能。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (12)
1.一种半导体器件,其特征在于,包括:
形成在基底中的着陆焊盘;
层叠在所述基底的上方的牺牲膜层;
从上向下贯穿所述牺牲膜层后与所述着陆焊盘连通的电容孔;
下电极,包括形成在所述电容孔内且与所述着陆焊盘接触的部分、和沿着所述电容孔的侧壁向上延伸到外露于所述电容孔外的部分。
2.如权利要求1所述的半导体器件,其特征在于,在所述牺牲膜层上层叠有第一刻蚀阻挡层;
所述电容孔从上向下依次贯穿所述第一刻蚀阻挡层及牺牲膜层后与所述着陆焊盘连通。
3.如权利要求2所述的半导体器件,其特征在于,所述牺牲膜层与所述基底之间还层叠有第二刻蚀阻挡层,且所述电容孔从上到下依次贯穿所述第一刻蚀阻挡层、牺牲膜层及第二刻蚀阻挡层后与所述着陆焊盘连通。
4.如权利要求3所述的半导体器件,其特征在于,所述第一刻蚀阻挡层及第二刻蚀阻挡层的材料为SiN、SiBN或SiCN。
5.如权利要求1所述的半导体器件,其特征在于,所述下电极中位于电容孔内的部分的高度为h1,所述下电极中外露于所述电容孔外的部分的高度为h2;
其中,(h1+h2)×50%≤h1≤(h1+h2)×70%。
6.如权利要求1所述的半导体器件,其特征在于,所述下电极的形状为筒状;其中,所述下电极的底壁与所述着陆焊盘接触;所述下电极的侧壁部分与所述电容孔的孔壁接触,部分外露于所述电容孔外;
在所述下电极的底壁、内侧壁、以及外露于所述电容孔外部分的外侧壁上均形成有上电极、以及将所述下电极与上电极绝缘隔离的介质层。
7.如权利要求1所述的半导体器件,其特征在于,所述半导体器件为动态随机存取存储器。
8.一种半导体器件的制造方法,其特征在于,包括:
提供一基底,所述基底中形成着陆焊盘;
在所述基底的上方,形成覆盖所述基底的牺牲膜层;
从上向下刻蚀所述牺牲膜层,形成与所述着陆焊盘连通的电容孔;
在所述电容孔内形成与所述着陆焊盘接触的下电极;
去除部分所述牺牲膜层,使所述下电极部分位于所述电容孔内,部分外露于所述电容孔外。
9.如权利要求8所述的制造方法,其特征在于,所述牺牲膜层的内部形成有第一刻蚀阻挡层,且所述电容孔从上向下贯穿所述牺牲膜层及所述第一刻蚀阻挡层后与所述着陆焊盘连通;
所述去除部分所述牺牲膜层,使所述下电极部分位于所述电容孔内,部分外露于所述电容孔外具体为:
去除所述牺牲膜层中位于所述第一刻蚀阻挡层的上方的部分,使所述下电极部分位于所述电容孔内,部分外露于所述电容孔外。
10.如权利要求9所述的制造方法,其特征在于,所述去除所述牺牲膜层中位于所述第一刻蚀阻挡层的上方的部分,使所述下电极部分位于所述电容孔内,部分外露于所述电容孔外具体为:
采用等离子体刻蚀或湿法刻蚀的方式刻蚀所述牺牲膜层中位于所述第一刻蚀阻挡层的上方的部分,使所述下电极部分位于所述电容孔内,部分外露于所述电容孔外。
11.如权利要求9所述的制造方法,其特征在于,所述在所述基底的上方,形成覆盖所述基底的牺牲膜层之前,所述制造方法还包括:在所述基底上形成覆盖所述基底的第二刻蚀阻挡层;
所述从上向下刻蚀所述牺牲膜层,形成与所述着陆焊盘连通的电容孔具体为:
从上向下刻蚀所述牺牲膜层、第一刻蚀阻挡层及第二刻蚀阻挡层,形成与所述着陆焊盘连通的电容孔。
12.如权利要求8所述的制造方法,其特征在于,所述在所述电容孔内形成与所述着陆焊盘接触的下电极包括:
在所述牺牲膜层及所述电容孔的孔底及内壁上沉积下电极材料层;
采用等离子体刻蚀或湿法刻蚀的方式去除所述下电极材料层中位于所述电容孔外的部分,形成所述下电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011213181.8A CN114530448A (zh) | 2020-11-03 | 2020-11-03 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011213181.8A CN114530448A (zh) | 2020-11-03 | 2020-11-03 | 一种半导体器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114530448A true CN114530448A (zh) | 2022-05-24 |
Family
ID=81619105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011213181.8A Pending CN114530448A (zh) | 2020-11-03 | 2020-11-03 | 一种半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114530448A (zh) |
-
2020
- 2020-11-03 CN CN202011213181.8A patent/CN114530448A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8691680B2 (en) | Method for fabricating memory device with buried digit lines and buried word lines | |
CN108550569B (zh) | 半导体集成电路的电容装置及其制作方法 | |
TW201727874A (zh) | 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法 | |
CN113314669B (zh) | 双面电容结构及其形成方法 | |
WO2022170730A1 (zh) | 半导体结构的制造方法及半导体结构 | |
US20080242042A1 (en) | Method for fabricating a capacitor in a semiconductor device | |
US8093642B2 (en) | Semiconductor memory device and method of manufacturing the same | |
CN110970403A (zh) | 电容器阵列结构及其形成方法、半导体器件 | |
US11843026B2 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
KR20100119445A (ko) | 필린더형 전하저장전극을 구비한 반도체장치 및 그 제조 방법 | |
CN115241372A (zh) | 存储器件、半导体结构及其形成方法 | |
KR101068576B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR100960471B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US11894419B2 (en) | Double-sided capacitor and fabrication method thereof | |
CN115020408B (zh) | 半导体结构及其形成方法 | |
CN114530448A (zh) | 一种半导体器件及其制造方法 | |
CN114530449A (zh) | 一种半导体器件及其制造方法 | |
CN113299651A (zh) | 半导体结构制备方法和半导体结构 | |
CN117042451B (zh) | 半导体结构及其形成方法 | |
US12114482B2 (en) | Fabrication method of a memory and the memory | |
US11818880B2 (en) | Semiconductor structure including capacitor and method for forming the same | |
CN114334976A (zh) | 一种半导体器件及其制造方法 | |
US20230422466A1 (en) | Semiconductor structure and formation method thereof | |
US12133373B2 (en) | Semiconductor structure including capacitor and method for forming the same | |
US11735472B2 (en) | Method of preparing air gap, dynamic random access memory and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |