CN208819874U - 电容器阵列结构及半导体器件 - Google Patents

电容器阵列结构及半导体器件 Download PDF

Info

Publication number
CN208819874U
CN208819874U CN201821602789.8U CN201821602789U CN208819874U CN 208819874 U CN208819874 U CN 208819874U CN 201821602789 U CN201821602789 U CN 201821602789U CN 208819874 U CN208819874 U CN 208819874U
Authority
CN
China
Prior art keywords
layer
cross
brace
array
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821602789.8U
Other languages
English (en)
Inventor
陈文丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201821602789.8U priority Critical patent/CN208819874U/zh
Application granted granted Critical
Publication of CN208819874U publication Critical patent/CN208819874U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本实用新型提供一电容器阵列结构及半导体器件,通过在器件区上形成有一周边包裹式的主体支撑层,获得平整的电容阵列边界,避免后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝,进而避免裂缝造成的插塞与电容阵列边界间的短路问题,在增加阵列区域的稳定性的同时提高了电容器件的可靠性。

Description

电容器阵列结构及半导体器件
技术领域
本实用新型涉及半导体器器件及制造领域,特别涉及一种电容器阵列结构及半导体器件。
背景技术
随着半导体技术的不断发展,对半导体集成电路中电容器的性能要求也越来越高,例如,希望在有限的面积内所形成的电容器可以具备更大的电容。一种解决方案为,通过增加电容器中的下电极的高度,以增大下电极和电容介质层之间的接触面积,从而使所形成的电容器具有较大的电容。
然而,随着下电极高度的增加,使得下电极的高宽比也相应的增大,进而极易导致下电极弯曲变形或倒塌的问题,对阵列区域可靠性造成影响。目前通过添加电极的横向连续支撑层来增加稳定性,但这样的连续支撑层会形成不平整的电容阵列边界,后续沉积填充材料时容易在电容阵列边界处形成裂缝,造成插塞与电容阵列边界短路。因此,对电容阵列边界进行保护实属必要。
发明内容
本实用新型的目的在于提供一种电容器阵列结构及半导体器件,避免在沉积填充材料时电容阵列边界处形成裂缝而造成的短路问题,进而提高电容器的可靠性。
本实用新型提供一种电容器阵列结构,包括:
若干设置于基底器件区内的呈阵列分布的电容器,各所述电容器均包括:下电极、电容介质层及上电极;其中,所述下电极设置于所述基底上,且所述下电极具有多个筒状结构;所述电容介质层设置于所述下电极的内外表面;所述上电极设置于所述电容介质层的外表面;
主体支撑层,所述主体支撑层包括横向支撑层和纵向支撑层;其中,所述横向支撑层设置于所述器件区上,且所述横向支撑层连接所述下电极筒状结构的外壁;所述纵向支撑层设置于所述横向支撑层的一端,且所述纵向支撑层连接所述横向支撑层和所述基底;所述纵向支撑层异于所述横向支撑层的一侧面上设置有下电极。
优选的,所述横向支撑层与所述基底之间设置有至少一下部支撑层,所述下部支撑层连接所述下电极筒状结构的外壁,且所述下部支撑层一端连接所述纵向支撑层。
优选的,所述横向支撑层上设置有至少一上部支撑层,所述上部支撑层连接所述下电极筒状结构的外壁,且所述上部支撑层一端与所述纵向支撑层在垂直于所述基底方向上保持齐平。
优选的,所述横向支撑层与所述基底之间设置有至少一下部支撑层,且所述横向支撑层上设置有至少一上部支撑层。
优选的,所述下部支撑层和所述上部支撑层连接所述下电极筒状结构的外壁,所述下部支撑层一端连接所述纵向支撑层,所述上部支撑层一端与所述纵向支撑层在垂直于所述基底方向上保持齐平。
优选的,设置在所述纵向支撑层异于所述横向支撑层的一侧面上的所述下电极延伸连接所述上部支撑层。
优选的,所述基底上还设置有一隔离层,所述隔离层设置于所述下电极筒状结构底部外围;所述电容器阵列结构还包括多个节点接触,位于所述基底内,所述下电极筒状结构的底部与所述节点接触相连接。
优选的,所述主体支撑层、所述上部支撑层、所述下部支撑层及所述隔离层的材质均包括氮化硅。
进一步的,本实用新型还提供一种半导体器件,包括上述电容器阵列结构。
优选的,所述半导体器件应用于动态随机存储器。
综上所述,本实用新型提供的电容器阵列结构,通过在器件区上设置一周边包裹式的主体支撑层,获得平整的电容阵列边界,避免后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝,进而避免裂缝造成的插塞与电容阵列边界间的短路问题,在增加阵列区域的稳定性的同时提高了电容器件的可靠性。
附图说明
图1为现有技术中一电容器在其制备过程中的剖面示意图;
图2为本实用新型实施例一所提供的电容器阵列结构的形成方法的流程示意图;
图3至图9为本实用新型实施例一所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图;
图10至图15为本实用新型实施例二所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图;
图11至图20为本实用新型实施例三所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图;
图21至图23为本实用新型实施例四所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图。
其中,附图标记如下:
10/100-基底; 10A/100A-器件区;
10B/100B-外围区; 100A-器件区边缘部分;
11-裂缝; 12-插塞;
101-接点接触; 102-隔离层;
103-牺牲层; 120-主体支撑层;
104-横向支撑层; 105-纵向支撑层;
130-通孔; 106-下电极;
107-电容介质层; 108-上电极;
109-上电极填充层; 110-上电极连接层;
200-下部叠层结构; 201-第一下部支撑层;
202-第二下部支撑层; 210-第一下部牺牲层;
220-第二下部牺牲层; 300-上部叠层机构;
301-第一上部支撑层; 302-第二上部支撑层;
310-第一上部牺牲层; 320-第二上部牺牲层;
具体实施方式
图1为现有技术中一电容器在其制备过程中的剖面示意图,如图1所示,现有的电容器形成过程中,在完成器件区(Array area)10A电容器件的工艺之后沉积填充材料层,由于位于器件区10A的电容阵列边界不平整,所以在不平整的地方(圆圈所示)容易发生裂缝11(Crack),在后续的形成插塞12(CT)工艺中,插塞孔的干法刻蚀和湿法清洗都会加剧裂缝的缝隙,之后填充金属时,金属也会钻进缝隙中,使得插塞和电容阵列边界或者插塞和插塞直接发生短路,对电容器件的可靠性造成影响。
发明的核心思想在于,提供一种电容器阵列结构及半导体器件,通过在器件区设置周边包裹式的支撑结构,获得平整的电容阵列边界,避免后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝,进而避免裂缝造成的插塞与电容阵列边界间的短路问题,在增加阵列区稳定性的同时提高了电容器件的可靠性。
以下结合附图和具体实施例对本实用新型提出的电容器阵列及半导体器件作进一步详细说明。根据下面说明,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
图2为本实用新型实施例一种的电容器阵列结构的形成方法的流程示意图,如图2所示,本实用新型所提供的电容器阵列结构的形成方法包括:
S01:提供一基底,所述基底上具有一用于形成电容器的器件区和位于所述器件区外围的外围区;
S02:在所述器件区形成一牺牲层和一主体支撑层,所述主体支撑层包括一横向支撑层和一纵向支撑层,所述横向支撑层覆盖所述牺牲层的上表面,所述纵向支撑层覆盖所述牺牲层靠近所述外围区的侧面,所述纵向支撑层连接所述横向支撑层和所述基底;
S03:在所述器件区形成多个通孔,所述通孔依次贯穿所述横向支撑层及所述牺牲层以暴露出所述基底;
S04:形成一下电极,所述下电极覆盖所述通孔的侧壁和底部,以形成多个筒状结构;
S05:去除所述牺牲层,并在所述下电极的内外表面依次形成一电容介质层和一上电极,以构成电容器。
图3至图9为本实用新型实施例一所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图。下面结合各个步骤的相应的结构示意图,进一步解释说明本实施例中电容器阵列的形成方法。
在步骤S01中,请参考图3所示,提供一基底100,所述基底100包含用于形成电容器的器件区100A以及位于所述器件区100A外围的外围区 100B,所述器件区100A与所述外围区100B通过沟槽隔离结构进行隔离。在下面电容器阵列的剖面结构示意图中,仅示出了电容器器件区100A部分。
所述基底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等,或者本领域技术人员已知的其他材料,在所述基底100中还形成有多个节点接触101,所述节点接触101与后续所形成的电容器的下电极电性连接。当然,所述基底100中还可以形成隔离结构等其他的器件结构,本实用新型对此不做限定。
在步骤S02中,首先,请参考图3所示,在所述基底100依次形成一隔离层102层和一牺牲层103。然后,请参考图4所示,在所述牺牲层102 上形成一掩膜层(图中未示),对所述掩膜层进行图形化,图形化后的掩膜层覆盖所述器件区100A中形成电容阵列的区域,暴露出外围区100B及与所述外围区100B相连的所述器件区100A的边缘部分100A',然后以图形化的掩膜层为掩膜对所述牺牲层103进行刻蚀,至暴露出隔离层102,去除所述图案化的掩膜层。
接着,请参考图5所示,在所述牺牲层102上形成一主体支撑层120,所述主体支撑层120包括一横向支撑层104和一纵向支撑层105,所述横向支撑层104覆盖所述牺牲层103的上表面,所述纵向支撑层105覆盖所述牺牲层103的一侧面及所述器件区边缘部分100A'上的所述隔离层102,所述侧面为所述纵向支撑层105靠近所述外围区100B的一面,且所述纵向支撑层105连接所述横向支撑层104和所述隔离层102。
所述主体支撑层120和所述隔离层102的材质均包含但不限于氮化硅,所述牺牲层的材质包含但不限于氧化硅,所述主体支撑层120与所述牺牲层103均可采用沉积工艺形成,例如采用化学气相沉积工艺形成。所述主体支撑层120可以在一步沉积工艺中形成,也可以分两步沉积工艺分别形成所述横向支撑层104和纵向支撑层105。作为优选,本实施例中,所述主体支撑层120可以在一步沉积工艺中形成。所述牺牲层103的厚度界定出后续所形成的横向支撑层104的高度,因此,所述牺牲层103的厚度可根据所需形成的横向支撑层104的高度位置进行调整。
在步骤S03中,请参考图6所示,在所述器件区100A形成多个通孔 130,所述通孔130依次贯穿所述横向支撑层104、所述牺牲层103及所述隔离层102以暴露出所述基底100。
具体的,在所述横向支撑层104上形成一掩膜层,对所述掩膜层进行图形化,暴露出预定形成通孔的区域,然后以图形化的掩膜层为掩膜依次对所述横向支撑层104、所述牺牲层103及所述隔离层102进行刻蚀,形成多个通孔130,然后去除所述图形化的掩膜层。所述通孔130暴露出所述节点接触101,可选的,所述通孔130呈六方排布。可以理解的是,通过在所述横向支撑层104和所述牺牲层103形成所述通孔130,从而可在所述通孔130的底部和侧壁形成具有一筒状结构的下电极,因此,所述横向支撑层104和所述牺牲层103的总高度可界定出后续形成的下电极中筒状结构的高度,从而可通过增加所述牺牲层103厚度,来增大后续所形成的电容器的高度,从而可增加电容器的电极表面积,如此一下,即可提高所述形成的电容器的电容值。
在步骤S04中,请参考图7所示,形成一下电极106在所述通孔130 中,所述下电极106覆盖所述通孔130的侧壁和底部,以形成多个筒状结构。
所述下电极106位于所述通孔130中的部分,其形貌与所述通孔130 的形貌一致,从而使得所述下电极106中位于所述通孔130中的部分构成一筒状结构。进一步的,所述下电极106可以为多晶硅电极,也可以为金属电极。当下电极106为金属电极时,例如可以采用氮化钛(TiN)形成。
具体的,所述下电极106可在沉积工艺的基础上结合平坦化工艺形成,例如,首先,形成一电极材料层在所述基底100上,所述电极材料层覆盖所述通孔130的底部和侧壁,以及覆盖所述横向支撑层104;接着,执行平坦化工艺(例如,化学机械研磨工艺),去除电极材料层中位于所述横向支撑层104上方的部分,从而使剩余的电极材料层仅形成在所述通孔130 中,以构成一筒状结构的下电极。
优选的,在所述纵向支撑层104靠近外围区100B的侧面及器件区边缘部分100A'上的隔离层上也形成有所述下电极106。
此外,在本实施例中,所述节点接触101通过所述通孔130暴露出,从而使得所形成的下电极106的筒状结构的底部能够与所述节点接触101 电性连接。
在步骤S05中,请参考图8至图9所示,去除所述牺牲层103,并在所述下电极106的内外表面依次形成一电容介质层107和一上电极108,以构成电容器。
具体的,首先,形成第一开口于所述横向支撑层104并暴露出所述牺牲层103,刻蚀去除牺牲层103,形成如图8所示的结构。其中,一个所述第一开口仅与一个所述通孔130交叠,或者一个所述第一开口同时与多个所述通孔130交叠。去除所述牺牲层103后,所述横向支撑层104连接所述下电极106筒状结构的外壁,所述纵向支撑层105连接所述横向支撑层104与所述隔离层102,如此,在所述器件区100A上形成一周边包裹式支撑结构。
然后,请参考图9所示,形成一电容介质层107于所述下电极106的内外表面及所述横向支撑层104暴露出的表面。所述电容介质层107覆盖所述下电极106的筒状结构的位于筒内部的内表面和位于筒外部的外表面,以充分利用下电极106的两个相对表面,构成具有较大电极表面积的集成电路电容器。具体的,可以采用气相沉积工艺形成所述电容介质层107。优选的,所述电容介质层107可以为高K介质层。进一步的,所述电容介质层107为多层结构,例如为二氧化硅层/氮化硅层的两层结构,在形成所述电容介质层107时,可依次分别形成所述二氧化硅层和所述氮化硅层。
此外,本实施例中,所述下电极106的筒状结构的筒外部的底部与形成在所述器件区100A中的节点接触101连接,并且所述下电极106的筒状结构的外壁与所述横向支撑层104和所述隔离层102相连接,因此,所述电容介质层107不覆盖所述下电极106的筒状结构底部的部分,以及不覆盖所述下电极106的筒状结构的外壁连接所述横向支撑层104的部分。
接着,请继续参考图9所示,形成一上电极108于所述电容介质层107 的内表面和外表面。所述上电极108在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层106以及所述下电极106构成电容。
最后,请继续参考图9所示,所述上电极108上依次形成有电极填充层109和电极连接层110。所述上电极填充层109覆盖所述上电极108,并填充所述上电极108之间的间隙,所述上电极填充层109的材质包括硼掺杂的多晶硅;所述上电极连接层110覆盖所述上电极填充层109的外表面,所述上电极连接层110的材质包含但不限于钨。
本实用新型实施例一提供的电容器阵列结构的形成方法中,在器件区上形成有一周边包裹式的主体支撑层,相比现有技术中单一的横向支撑层,电容阵列边界为一平整结构,避免后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝,进而避免裂缝造成的插塞与电容阵列边界间的短路问题,在增加阵列区域的稳定性的同时提高了电容器件的可靠性。
实施例二
本实施例提供一种电容器阵列结构的形成方法,与实施例一相比,本实施例在主体支撑层的横向支撑层104与所隔离层102之间形成有至少一下部支撑层,所述下部支撑层平行于所述横向支撑层104,且所述下部支撑层一端连接所述纵向支撑层104。具体形成步骤包括:
S11:在所述基底上形成一牺牲层和下部支撑层交替设置的下部叠层结构;
S12:形成主体支撑层,所述横向支撑层覆盖所述下部叠层结构的上表面,所述纵向支撑层覆盖下部叠层结构靠近所述外围区的侧面;
S13:形成多个通孔,所述通孔依次贯穿所述横向支撑层及所述下部叠层结构及以暴露出所述基底;
S14:形成一下电极,所述下电极覆盖所述通孔的侧壁和底部,以形成多个筒状结构;所述下电极还覆盖所述纵向支撑层靠近外围区的侧面;
S15:去除所述牺牲层,所述横向支撑层和下部支撑层连接所述下电极筒状结构的外壁。
图10至图15为本实用新型实施例二所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图。在步骤S11中,请参考图10所示,在所述基底100上依次形第一下部牺牲层210、第一下部支撑层201及第二下部牺牲层220,构成一牺牲层和下部支撑层交替设置的下部叠层结构 200。优选的,所述第一下部牺牲层210与所述基底100之间还形成有一隔离层102,用于隔离基底100内存储晶体管和上方的电容器件。
在步骤S12中,请参考图11所示,形成主体支撑层120,所述横向支撑层104覆盖所述下部叠层结构200的上表面,所述纵向支撑层105覆盖下部叠层结构200靠近所述外围区100B的侧面。
首先,在所述第二下部牺牲层220上形成一掩膜层(图中未示),对所述掩膜层进行图形化,图形化后的掩膜层覆盖所述器件区100A中形成电容阵列的区域,暴露出外围区100B及与所述外围区100B相连的所述器件区 100A的边缘部分100A',然后以图形化的掩膜层为掩膜依次对所述第二下部牺牲层220、第一下部支撑层201及第一下部牺牲层210进行刻蚀,至暴露出隔离层102,去除所述图案化的掩膜层。
接着,在所述第二下部牺牲层220上形成一主体支撑层120,所述主体支撑层120包括一横向支撑层104和一纵向支撑层105,所述横向支撑层 104覆盖所述第二下部牺牲层220的上表面,所述纵向支撑层105覆盖下部叠层结构200一侧面及所述器件区边缘部分100A'上的所述隔离层102,所述侧面为所述纵向支撑层105靠近所述外围区100B的一面,且所述纵向支撑层105连接所述横向支撑层104和所述隔离层102。
所述主体支撑层120和所述隔离层102的材质均包含但不限于氮化硅,所述牺牲层的材质包含但不限于氧化硅,所述主体支撑层120与所述牺牲层均可采用沉积工艺形成,例如采用化学气相沉积工艺形成。所述第一下部牺牲层210的厚度界定出后续所形成的第一下部支撑层201的高度,因此,所述第一下部牺牲层210的厚度可根据所需形成的第一下部支撑层201 的高度位置进行调整。所述第二下部牺牲层220的厚度界定出后续所形成的横向支撑层105的高度,因此,所述第二下部牺牲层220的厚度可根据所需形成的横向支撑层105的高度位置进行调整。
在步骤S13中,请参考图12所示,形成多个通孔130,所述通孔130 依次贯穿所述横向支撑层104及所述下部叠层结构200及以暴露出所述基底100。
具体的,在所述横向支撑层104上形成一掩膜层,对所述掩膜层进行图形化,暴露出预定形成通孔的区域,然后以图形化的掩膜层为掩膜依次对所述横向支撑层104、所述第二下部牺牲层220、第一下部支撑层201、所述第一下部牺牲层210及所述隔离层102进行刻蚀,形成多个通孔130,然后去除所述图形化的掩膜层。所述通孔130暴露出所述节点接触101,可选的,所述通孔130呈六方排布。可以理解的是,通过在所述横向支撑层104和所述下部叠层结构200形成所述通孔130,从而可在所述通孔130 的底部和侧壁形成具有一筒状结构的下电极,因此,所述横向支撑层104 和所述下部叠层结构200的总高度可界定出后续形成的下电极中筒状结构的高度,从而可通过增加所述第一下部牺牲层210和第二下部牺牲层220 的厚度,来增大后续所形成的电容器的高度,从而可增加电容器的电极表面积,如此一下,即可提高所述形成的电容器的电容值。
在步骤S14中,请继续参考图12所示,形成一下电极106在所述通孔 130中,所述下电极106覆盖所述通孔130的侧壁和底部,以形成多个筒状结构。
所述下电极106位于所述通孔130中的部分,其形貌与所述通孔130 的形貌一致,从而使得所述下电极106中位于所述通孔130中的部分构成一筒状结构。进一步的,所述下电极106可以为多晶硅电极,也可以为金属电极。当下电极106为金属电极时,例如可以采用氮化钛(TiN)形成。
具体的,所述下电极106可在沉积工艺的基础上结合平坦化工艺形成,例如,首先,形成一电极材料层在所述基底100上,所述电极材料层覆盖所述通孔130的底部和侧壁,以及覆盖所述横向支撑层104;接着,执行平坦化工艺(例如,化学机械研磨工艺),去除电极材料层中位于所述横向支撑层104上方的部分,从而使剩余的电极材料层仅形成在所述通孔130 中,以构成一筒状结构的下电极。
优选的,在所述纵向支撑层105靠近外围区100B的侧面及器件区边缘部分100A'上的隔离层上也形成有所述下电极106。
此外,在本实施例中,所述节点接触101通过所述通孔130暴露出,从而使得所形成的下电极106的筒状结构的底部能够与所述节点接触101 电性连接。
在步骤S15中,请参考图13所示,去除所述牺牲层,所述横向支撑层 104和第一下部支撑层201连接所述下电极106筒状结构的外壁。
具体的,首先,形成第一开口于所述横向支撑层104并暴露出所述第二下部牺牲层220,刻蚀去除第二下部牺牲层220;形成第二开口于第一下部支撑层201并暴露出所述第一下部牺牲层210;刻蚀去除所述第一下部牺牲层210;其中,一个所述第一开口仅与一个所述通孔130交叠,或者一个所述第一开口同时与多个所述通孔130交叠;一个所述第二开口仅与一个所述通孔130交叠,或者一个所述第二开口同时与多个所述通孔130 交叠。去除所述牺牲层103后,所述横向支撑层104和第一下部支撑层201 连接所述下电极106筒状结构的外壁,所述纵向支撑层105连接所述横向支撑层104和第一下部支撑层201及所述隔离层102,如此,在所述器件区100A上形成一周边包裹式支撑结构。
然后,请参照图14所示,在所述下电极106的内外表面依次形成一电容介质层107和一上电极108,以构成电容器。最后,在所述上电极108 上依次形成有电极填充层109和电极连接层110。具体形成方法与请参照实施例一。
另外,也可以在所述横向支撑层104与所隔离层102之间形成有多个下部支撑层200,如图15所示,在所述横向支撑层104与所隔离层102之间形成第一下部支撑层201和第二下部支撑层202,具体形成方法不再赘述。
实施例三
本实施例提供一种电容器阵列结构的形成方法,与实施例一相比,本实施例在主体支撑层的横向支撑层104形成有至少一上部支撑层,所述上部支撑层平行于所述横向支撑层104,且所述上部支撑层一端与所述纵向支撑层104在垂直于所述基底方向上保持齐平。具体形成步骤包括:
S21:在所述横向支撑层上形成一牺牲层和上部支撑层交替设置的上部叠层结构;
S22:形成多个通孔,所述通孔依次贯穿所述上部叠层结构、所述横向支撑层及所述牺牲层以暴露出所述基底;
S23:形成一下电极,所述下电极覆盖所述通孔的侧壁和底部,以形成多个筒状结构;所述下电极还覆盖所述纵向支撑层靠近外围区的侧面及上部叠层结构靠近外围区的侧面;
S24:去除所述牺牲层,所述上部支撑层和所述横向支撑层连接所述下电极筒状结构的外壁。
图16至图20为本实用新型实施例三所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图。在步骤S21中,请参考图16所示,首先,参照实施例一中步骤S01-S02形成横向主体支撑层120。然后,在所述横向支撑层104上依次形成第一上部牺牲层310和第一上部支撑层301,构成上部叠层结构300。
在步骤S21中,请参考图17所示,形成多个通孔130,所述通孔130 依次贯穿所述上部叠层结构300、所述横向支撑层104及所述牺牲层103 以暴露出所述基底100。
具体的,在第一上部支撑层301上形成一掩膜层,对所述掩膜层进行图形化,暴露出预定形成通孔的区域,然后以图形化的掩膜层为掩膜依次对第一上部支撑层301、第一上部牺牲层310、所述横向支撑层104、所述牺牲层103及所述隔离层102进行刻蚀,形成多个通孔130,然后去除所述图形化的掩膜层。所述通孔130暴露出所述节点接触101,可选的,所述通孔130呈六方排布。
在步骤S23中,请继续参考图17所示,形成一下电极106,所述下电极覆盖所述通孔130的侧壁和底部,以形成多个筒状结构。优选的,在所述纵向支撑层105靠近外围区100B的侧面及上部叠层结构300靠近外围区的侧面上也形成有所述下电极106。
在步骤S23中,请参考图18所示,去除所述牺牲层,所述上部支撑层 300和所述横向支撑层104连接所述下电极106筒状结构的外壁。
具体的,首先,形成第一开口于第一上部支撑层301并暴露出所述第一上部牺牲层310,刻蚀去除第一上部牺牲层310;形成第二开口于所述横向支撑层104并暴露出所述牺牲层103,刻蚀去除所述牺牲层103;其中,一个所述第一开口仅与一个所述通孔130交叠,或者一个所述第一开口同时与多个所述通孔130交叠;一个所述第二开口仅与一个所述通孔130交叠,或者一个所述第二开口同时与多个所述通孔130交叠。
去除所述牺牲层后,所述第一上部支撑层301和所述横向支撑层104 连接所述下电极106筒状结构的外壁,所述纵向支撑层105连接所述横向支撑层104和所述隔离层102,如此,在所述器件区100A上形成一周边包裹式支撑结构。进一步的,本实施例中所述第一上部支撑层301一端与所述纵向支撑层105在垂直于所述基底方向上保持齐平,纵向支撑层105靠近外围区100B的侧面上形成下电极106在垂直于所述基底100方向上延伸连接第一上部支撑层301,故保证了电容阵列边界的平整度,避免了后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝,进而避免裂缝造成的插塞与电容阵列边界间的短路问题,在增加阵列区域的稳定性的同时提高了电容器件的可靠性。
然后,请参考图19所示,在所述下电极106的内外表面依次形成一电容介质层107和一上电极108,以构成电容器。最后,在所述上电极108 上依次形成有电极填充层109和电极连接层110。具体形成方法请参照实施例一。
另外,也可以在所述横向支撑层104上形成有多个上部支撑层,如图 20所示,在所述横向支撑层104上形成第一上部支撑层301和第二上部支撑层302,具体形成方法不再赘述。
实施例四
本实施例提供一种电容器阵列结构的形成方法,与实施例一相比,本实施例中,所述在主体支撑层120的横向支撑层104与所述基底100之间形成有至少一下部支撑层,且所述横向支撑层105上形成有至少一上部支撑层。具体形成方法包括:
S31:在所述基底100上形成一牺牲层和下部支撑层交替设置的下部叠层结构200;
S32:形成主体支撑层120,所述横向支撑层104覆盖所述下部叠层结构200的上表面,所述纵向支撑层105覆盖下部叠层结构200靠近所述外围区的侧面;
S33:在所述横向支撑层104上形成一牺牲层和上部支撑层交替设置的上部叠层结构300;
S34:形成多个通孔130,所述通孔依次贯穿所述上部叠层结构300、所述横向支撑层105及所述下部叠层结构300以暴露出所述基底100;
S35:形成一下电极106,所述下电极106覆盖所述通孔130的侧壁和底部,以形成多个筒状结构;所述下电极还覆盖所述纵向支撑层靠近外围区的侧面及上部叠层结构靠近外围区的侧面;
S36:去除所述牺牲层,所述上部支撑层和所述横向支撑层104及下部支撑层200连接所述下电极筒状结构的外壁。
图21至图22为本实用新型实施例四所提供的电容器阵列结构的形成方法中相应步骤对应的剖面示意图。请参考图21并结合本实用新型实施例二,执行步骤S31和步骤S32。步骤S31中,在所述基底100上依次形第一下部牺牲层210、第一下部支撑层201及第二下部牺牲层220,构成一牺牲层和下部支撑层交替设置的下部叠层结构200。优选的,所述第一下部牺牲层210与所述基底100之间还形成有一隔离层102,用于隔离基底100 内存储晶体管和上方的电容器件。
步骤S32中,形成主体支撑层120,所述横向支撑层104覆盖所述下部叠层结构210的上表面,所述纵向支撑层105覆盖下部叠层结构210靠近所述外围区100B的侧面。
请参考图21和图22并结合本实用新型实施例三,执行步骤S33至步骤S36。首先,步骤S33中,在所述横向支撑层104上依次形成第一上部牺牲层310和第一上部支撑层301,构成上部叠层结构300。
步骤S34中,形成多个通孔130,所述通孔130依次贯穿所述上部叠层结构300、所述横向支撑层104、所述下部叠层结构200及隔离层102以暴露出所述基底100。
步骤S35中,形成一下电极106,所述下电极覆盖所述通孔130的侧壁和底部,以形成多个筒状结构。优选的,在所述纵向支撑层105靠近外围区100B的侧面及上部叠层结构300靠近外围区的侧面上也形成有,下电极106,进一步的,所述下电极106还覆盖所述器件区边缘部分100A'上的所述隔离层102。
在步骤S36中,去除所述牺牲层,所述上部支撑层和所述横向支撑层 104及所述下部支撑层连接所述下电极106筒状结构的外壁,如图22所示。
然后,在所述下电极106的内外表面依次形成一电容介质层107和一上电极108,以构成电容器。最后,在所述上电极108上依次形成有电极填充层109和电极连接层110。
另外,也可以在所述在主体支撑层120的横向支撑层104与所述基底 100之间形成多个下部支撑层,所述横向支撑层104上形成有多个上部支撑层。如图23所示,在主体支撑层120的横向支撑层104与所述基底100 之间形成第一下部支撑层201和第二下部支撑层202,在所述横向支撑层 104上形成第一上部支撑层301和第二上部支撑层302,具体形成方法不再赘述。
实施例五
本实用新型还提供一种电容器阵列结构,请参考图9所示,所述电容器阵列结构包括:若干设置于基底器件区内的呈阵列分布的电容器,各所述电容器均包括:下电极106、电容介质层107及上电极108;其中,所述下电极106设置于所述基底100上,且所述下电极106具有多个筒状结构;所述电容介质层107设置于所述下电极106的内外表面;所述上电极108设置于所述电容介质层107的外表面;
主体支撑层120,所述主体支撑层包括横向支撑层104和纵向支撑层 105;其中所述横向支撑层104设置于所述器件区100A上,且所述横向支撑层104连接所述下电极106筒状结构的外壁;所述纵向支撑层105设置于所述横向支撑层104的一端,且所述纵向支撑层105连接所述横向支撑层104和所述基底100;所述纵向支撑层105异于所述横向支撑层104的一侧面上设置有下电极106。
优选的,如图14所示,所述横向支撑层104与所述基底100之间设置有至少一下部支撑层(第一下部支撑层201),所述下部支撑层连接所述下电极106筒状结构的外壁,且所述下部支撑层一端连接所述纵向支撑层 104。且所述纵向支撑层105异于所述横向支撑层104的一侧面上设置有下电极。
优选的,如图19所示,所述横向支撑层104上设置有至少一上部支撑层(第一上部支撑层301),所述上部支撑层连接所述下电极106筒状结构的外壁,且所述上部支撑层一端与所述纵向支撑层105在垂直于所述基底 100方向上保持齐平。
优选的,所述纵向支撑层105靠近外围区100B的侧面上设置下电极 106,其在垂直于所述基底100方向上延伸连接上部支撑层,由于所述上部支撑层与所述纵向支撑层105在垂直于所述基底100方向上保持齐平,故保证了电容阵列边界的平整度。,
优选的,所述横向支撑层104与所述基底100之间设置有至少一下部支撑层,且所述横向支撑层上设置有至少一上部支撑层。其中,所述下部支撑层和所述上部支撑层连接所述下电极106筒状结构的外壁,所述下部支撑层一端连接所述纵向支撑层105,所述上部支撑层一端与所述纵向支105撑层在垂直于所述基底方向上保持齐平。优选的,所述纵向支撑层105 异于所述横向支撑层104的一侧面上设置有下电极106,且所述下电极106 在延伸连接所述上部支撑层。
优选的,所述基底100上还设置有一隔离层102,所述隔离层102设置于所述下电极106筒状结构底部外围,并覆盖所述器件区边缘部分100A'。所述电容器阵列结构还包括多个节点接触101,位于所述基底100内,所述下电极106筒状结构的底部与所述节点接触相连接。
优选的,所述主体支撑层120、上部支撑层、下部支撑层及所述隔离层 102的材质均包含但不限于氮化硅,所述主体支撑层120可采用沉积工艺形成,例如采用化学气相沉积工艺形成。所述主体支撑层120可以在一步沉积工艺中形成,也可以分两步沉积工艺分别形成所述横向支撑层104和纵向支撑层105。
优选的,所述电容器阵列结构还包括电极填充层109和电极连接层 110。所述上电极填充层109覆盖所述上电极108,并填充所述上电极108 之间的间隙,所述上电极填充层109的材质包括硼掺杂的多晶硅;所述上电极连接层110覆盖所述上电极填充层109的外表面,所述上电极连接层 110的材质包含但不限于钨。
本实用新型实施例中,通过设置一主体支撑层,在所述器件区上构成一周边包裹式支撑结构,相比现有技术中单一的横向支撑层,本实施例中电容阵列边界为一平整结构,避免后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝,进而避免裂缝造成的插塞与电容阵列边界间的短路问题,在增加阵列区域的稳定性的同时提高了电容器件的可靠性。
进一步的,本实用新型还提供一种半导体器件,包含如上所述的电容器阵列机构。所述半导体器件应用于动态随机存储器。
综上所述,本实用新型提供一电容器阵列结构及半导体器件,通过在器件区上设置有一周边包裹式的主体支撑层,获得平整的电容阵列边界,避免后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝,进而避免裂缝造成的插塞与电容阵列边界间的短路问题,在增加阵列区域的稳定性的同时提高了电容器件的可靠性。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本实用新型较佳实施例的描述,并非对本实用新型范围的任何限定,本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种电容器阵列结构,其特征在于,包括:
若干设置于基底器件区内的呈阵列分布的电容器,各所述电容器均包括:下电极、电容介质层及上电极;其中,所述下电极设置于所述基底上,且所述下电极具有多个筒状结构;所述电容介质层设置于所述下电极的内外表面;所述上电极设置于所述电容介质层的外表面;
主体支撑层,所述主体支撑层包括横向支撑层和纵向支撑层;其中,所述横向支撑层设置于所述器件区上,且所述横向支撑层连接所述下电极筒状结构的外壁;所述纵向支撑层设置于所述横向支撑层的一端,且所述纵向支撑层连接所述横向支撑层和所述基底;所述纵向支撑层异于所述横向支撑层的一侧面上设置有下电极。
2.如权利要求1所述的电容器阵列结构,其特征在于,所述横向支撑层与所述基底之间设置有至少一下部支撑层,所述下部支撑层连接所述下电极筒状结构的外壁,且所述下部支撑层一端连接所述纵向支撑层。
3.如权利要求1所述的电容器阵列结构,其特征在于,所述横向支撑层上设置有至少一上部支撑层,所述上部支撑层连接所述下电极筒状结构的外壁,且所述上部支撑层一端与所述纵向支撑层在垂直于所述基底方向上保持齐平。
4.如权利要求1所述的电容器阵列结构,其特征在于,所述横向支撑层与所述基底之间设置有至少一下部支撑层,且所述横向支撑层上设置有至少一上部支撑层。
5.如权利要求4所述的电容器阵列结构,其特征在于,所述下部支撑层和所述上部支撑层连接所述下电极筒状结构的外壁,所述下部支撑层一端连接所述纵向支撑层,所述上部支撑层一端与所述纵向支撑层在垂直于所述基底方向上保持齐平。
6.如权利要求3或5所述的电容器阵列结构,其特征在于,设置在所述纵向支撑层异于所述横向支撑层的一侧面上的所述下电极延伸连接所述上部支撑层。
7.如权利要求1至5任一项所述的电容器阵列结构,其特征在于,所述基底上还设置有一隔离层,所述隔离层设置于所述下电极筒状结构底部外围;所述电容器阵列结构还包括多个节点接触,位于所述基底内,所述下电极筒状结构的底部与所述节点接触相连接。
8.如权利要求7所述的电容器阵列结构,其特征在于,所述主体支撑层、所述上部支撑层、所述下部支撑层及所述隔离层的材质均包括氮化硅。
9.一种半导体器件,其特征在于,包括如权利要求1至8任一项所述的电容器阵列结构。
10.如权利要求9所述的半导体器件,其特征在于,所述半导体器件应用于动态随机存储器。
CN201821602789.8U 2018-09-29 2018-09-29 电容器阵列结构及半导体器件 Active CN208819874U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821602789.8U CN208819874U (zh) 2018-09-29 2018-09-29 电容器阵列结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821602789.8U CN208819874U (zh) 2018-09-29 2018-09-29 电容器阵列结构及半导体器件

Publications (1)

Publication Number Publication Date
CN208819874U true CN208819874U (zh) 2019-05-03

Family

ID=66278894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821602789.8U Active CN208819874U (zh) 2018-09-29 2018-09-29 电容器阵列结构及半导体器件

Country Status (1)

Country Link
CN (1) CN208819874U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314669A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 双面电容结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314669A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 双面电容结构及其形成方法
CN113314669B (zh) * 2020-02-27 2022-06-10 长鑫存储技术有限公司 双面电容结构及其形成方法

Similar Documents

Publication Publication Date Title
CN108010913B (zh) 半导体存储器结构及其制备方法
JP4980550B2 (ja) 円筒型キャパシタを含む半導体素子の製造方法
TWI440140B (zh) 記憶體電容結構與其製作方法
CN108550568A (zh) 电容器阵列及其形成方法、半导体器件
CN109148426B (zh) 电容结构及其形成方法
CN111244065A (zh) 集成电路电容器阵列结构、半导体存储器及制备方法
CN210296415U (zh) 存储单元及电容器结构
JP4628862B2 (ja) 半導体装置の製造方法
US7307000B2 (en) Method of fabricating a capacitor for a semiconductor device
TWI538226B (zh) 具有高結構強度之堆疊型電容器之製造方法
CN208819882U (zh) 电容器阵列及半导体器件
CN108110025A (zh) 电容器阵列结构及其制造方法
CN102117809A (zh) 半导体器件及其制造方法
CN110970460A (zh) 电容器阵列及其形成方法、半导体器件
CN208819874U (zh) 电容器阵列结构及半导体器件
US8105497B2 (en) Method for fabricating cylinder type capacitor
CN110970403A (zh) 电容器阵列结构及其形成方法、半导体器件
KR100960933B1 (ko) 반도체 소자 및 그의 제조방법
JP2003234419A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
US7846809B2 (en) Method for forming capacitor of semiconductor device
KR100532420B1 (ko) 디램 셀 커패시터 제조 방법
TWI399831B (zh) 堆疊式隨機動態存取記憶體之電容結構之製造方法
TWI825948B (zh) 電容器結構及其製造方法
JP2008042085A (ja) 半導体記憶装置およびその製造方法
JP3271612B2 (ja) 蓄積容量部の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant