CN1228198A - 制造带有movpe层序列的半导体本体的方法 - Google Patents

制造带有movpe层序列的半导体本体的方法 Download PDF

Info

Publication number
CN1228198A
CN1228198A CN97197326A CN97197326A CN1228198A CN 1228198 A CN1228198 A CN 1228198A CN 97197326 A CN97197326 A CN 97197326A CN 97197326 A CN97197326 A CN 97197326A CN 1228198 A CN1228198 A CN 1228198A
Authority
CN
China
Prior art keywords
layer
semiconductor body
etching
sequence
table top
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97197326A
Other languages
English (en)
Other versions
CN1132231C (zh
Inventor
O·肖恩菲尔德
E·尼尔施尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1228198A publication Critical patent/CN1228198A/zh
Application granted granted Critical
Publication of CN1132231C publication Critical patent/CN1132231C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

用于制造至少一个半导体本体的方法,在此方法上用金属有机汽相外延生长技术(MOVPE)安放一个带有一个有源区的层序列在一个衬底盘上。借助干刻蚀用至少一个台面沟槽配备此层序列,此台面沟槽的深度至少是如此大的,以致于穿透分开层序列的有源区。随后如此地穿透分开由衬底盘和层序列组成的结合体,使得生成至少一个带有至少一个台面侧壁的半导体本体。

Description

制造带有MOVPE层序列的半导体本体的方法
本发明涉及一种用于制造至少一种半导体本体的方法,在此半导体本体上用金属有机汽相外延技术在一个衬底盘上置放一个带有至少一个有源区的层序列,并且在此半导体本体上此层序列配备至少一个台面沟槽。该发明尤其涉及一种用于用MOVPE(Metal OrganicVapor Phase Epitaxy金属有机汽相外延生长技术)制造带有台面结构的荧光二极管芯片的方法。
例如从美国专利文献US-5,233,204中公开了用于制造MOVPE荧光二极管芯片的一种方法。在此用金属有机汽相外延生长技术(MOVPE)在GaAs衬底盘上析出一种由一个n型的第一InGaAlP限制层、一个n型的有源InGaAlP层和一个P型的第二InGaAlP限制层制成的异质结构。用外延生长技术将一个由AlGaAs、GaAsP或GaP制成的窗口层安放到此第二InGaAlP限制层上。随后将一种下侧面金属化接点置放到衬底盘的下侧面上而将大量的上侧面金属化接点安放到窗口层的上侧面上。接着用锯切或磨切将按此法制造的半导体晶片分开成各单个发光二极管芯片。
此窗口层在各发光二极管芯片上首先用于实现尽可能遍及Pn结的整个截面的横向电流扩展,并且其次用于放大各发光二极管芯片的供光输出耦合支配的表面。放大了半导体本体的由上侧面接点覆盖的面对半导体本体的露出表面之比例。通过在各发光二极管芯片的表面上的全反射可是仍然损失了在有源区中生成辐射的大部分。
除此之外在锯切或磨切半导体晶片时在各外延层的各侧面上形成各种破坏,这些破坏此外引起各发光二极管芯片的加速老化(发光二极管的亮度随时间退化)。
从DE 43 05 296 A1中公开了一种用于制造一种荧光二极管的方法,在此方法上用湿化学刻蚀在一种外延地置放在衬底盘上的用于改善幅射功率的层序列中构成各台面沟槽。
一种这样的湿化学刻蚀方法却在用MOVPE制造的各荧光二极管芯片上导致一种MOVPE层序列的选择性刻蚀。由此形成所谓的各“蘑菇”结构,在用一种合成材料罩封配备的各半导体芯片上由于机械负荷这些“蘑菇”结构又引起一种加速老化(各种电性能随时间的退化)。
在US 5,309,001中说明了一种带有台面结构的,用湿化学刻蚀或用活性离子束刻蚀制造的MOVPE发光二极管。这类二极管的外部量子效率却总还是很低的。
本发明的任务在于开发一种开始所述种类的方法,用此方法可以制造具有减少了老化的半导体本体。此外此任务尤其在于提供一种可以用以制造MOVPE荧光二极管芯片的方法,这些荧光二极管芯片具有一种改善的在有源层中生成的出自半导体本体的幅射耦合。
由带有权利要求1的各特征的方法解决此任务。按本发明的方法的各有利的进一步改进是从属权利要求2至13的对象。
按本发明安排了用金属有机汽相外延生长技术(MOVPE)在衬底盘上置放带有至少一个有源区的层序列。例如在荧光二极管芯片上或在光电二极管芯片上如此地构成此有源区,使得当给有源区施加电流时,有源区发射出光,和/或如果有源区接收光的话,有源区则产生电压。用干刻蚀给此层序列配备至少一个台面沟槽,在此在干刻蚀期间如此地改变各刻蚀参数,使得随着增长的刻蚀深度提高垂直刻蚀率对水平刻蚀率的比例,以致于生成一个带有至少一个从半导体本体外面看为凹曲的侧面的半导体本体。
在此在干刻蚀期间为了提高垂直刻蚀率对水平刻蚀率之比例优先变化刻蚀气体混合物的各种不同气体的浓度。
为了刻蚀在一种半导体本体中的台面沟槽优先采用一种具有至少氯和四氯化硅或至少氯和三氯化硼的刻蚀气体混合物,此半导体本体主要具有GaAs,GaP或GaN或具有此种带有Al和/或In的连接半导体的至少一种合金。与常规的各种仅含有四氯化硅、三氯化硼和氯各种气体的一种单一气体的刻蚀气体混合物相比,通过添加氯和通过四氯化硅和三氯化硼各组份中的至少一个组份达到显著提高的刻蚀率。通过改变刻蚀气体混合物中的氯浓度能够就地变化刻蚀率和因此调节任意的刻蚀角。如果按本发明随着增长着的刻蚀深度减小刻蚀气体混合物中的氯浓度的话则形成一种带有凹曲内面的台面沟槽。
优先将台面沟槽如此深地刻蚀进MOVPE层序列,使得有源区是断开的。随后将此结合体分开成带有至少一个台面侧壁的各单个半导体本体。
在干刻蚀时不出现MOVPE层序列的选择性刻蚀。因此不产生会引起半导体本体的提高了的机械负荷和随之而来的加速老化的“蘑菇”结构。
此外在一个按本发明方法制造的半导体本体上有源区的各侧面,例如一个发射和/或接收光的Pn结,比之这在用锯切或磨切制造的各半导体本体上的情况有利地具有显著较小的各种破坏。
按本发明方法的一个其它优点在于,在各种发射光的半导体本体的情况下通过半导体本体的各侧面的曲率(台面曲率)比之于带有平面侧面的各常规制造的半导体本体,有源区中生成光线的一个较大部分以一种小于全反射的临界角的角度落到介于半导体本体和周围介质(例如空气或合成材料)之间的边界上。因此较少的光线返回反射进半导体本体中;提高了光效率。
此外尤其有利的是用按本发明的方法在台面刻蚀时已生成有源区的各互相分开的区域,这些区域互相间是用未穿透刻蚀的衬底盘机械连接的。因此能够在盘结合体中进行互相分开的各有源区的功能测量,并且随后才例如用锯切将衬底盘最终分开成互相脱开的半导体本体。
例如可以因此有利地用各晶片检测器进行晶片结合体中的各穿透刻蚀的Pn结的100%的测量。
在按本发明方法的一种优先的实施形式上衬底盘主要由砷化镓组成。
按本发明的方法可以尤其有利地应用在具有一种带有一个或多个由InGaAlP制成的半导体层的层序列的各半导体本体上。这样的各种半导体层也就是在用锯切的常规断开结合体之后在这些半导体层的各侧壁上拥有强烈的破坏。在一种优选的实施形式上此层序列具有一个n型的第一InGaAlP限制层,一个n型的有源InGaAlP层和一个n型的第二InGaAlP限制层。
在优先采用用于制造发射光的和/或接收光的各半导体本体的按本发明方法时优先在层序列上制造一种例如由一种半导体材料制成的窗口层,此窗口层对于由有源区发射的和/或接收的光是可透过的。
在此实施形式的一种特别优先的进一步发展上,此窗口层由一种比层序列具有较大电导性的材料制成。
与开始所说明的已经公开的半导体本体的窗口层相比可以有利地显著降低窗口层的厚度,并且此厚度例如可位于10和60μm之间。由于按本发明制造的半导体本体各侧面的台面曲率在有源区中生成光线的较大部分也就是以小于全反射临界角的角度落到介于半导体本体和周围介质(例如空气或合成材料)的边界上。
在按本发明方法的一种优先的实施形式上将一种由磷化镓或铝镓砷制的窗口层安放到此层序列上。
在按本发明方法的一种其它优先的实施形式上在干刻蚀时生成半导体本体各侧面的打毛。在各种发射光的半导体本体上这有利地促使改善光输出耦合,因为因此放大了由有源区发射幅射的份额,这个份额在一个小于全反射临界角的角度下落到介于半导体本体和周围介质的边界上。
在按本发明方法的一种特别优先的进一步发展上如此来选择各台面沟槽的布置,使得各半导体本体的所有侧面具有一种台面曲率。
此外在用合成材料罩封配备的各半导体本体上通过此打毛达到合成材料罩封和半导体本体之间的较好粘着。因此减少半导体本体和合成材料罩封之间的脱层危险。
用按本发明的方法可以有利地制造其光效率约在70%的发射和/或接收光的半导体本体。
此外可设想按本发明的方法不仅应用在常有MOVPE层序列的各种半导体晶片上,而是也可用于按任何一种另外的析出方法(例如液相外延生长技术,CVD(化学汽相淀积)或MBE(分子束外延生长技术)等等)制造的各种半导体晶片上。
在带有一个n型的第一InGaAlP限制层、一个n型的有源InGaAlP层和一个n型的第二InGaAlP限制层的层序列上,刻蚀气体混合物优先具有Cl2和BCl3或Cl2和SiCl4。为了提高垂直刻蚀率对水平刻蚀率的比例在此在刻蚀台面沟槽期间改变刻蚀气体混合物中的Cl2的浓度。
以下用三个实施例结合图1至4详述本发明。所展示的:
图1为按本发明方法第一实施例的过程的示意图,
图2为按本发明方法的第二实施例制造的半导体本体的示意图,
图3为按本发明方法的第三实施例制造的半导体本体的示意图,以及
图4为对按本发明方法制造的半导体盘剖面的俯视图的示意图。
在这些不同的图中同样的各组份是各自用各同一的相关标记配备的。
在按图1的方法上首先用金属有机汽相外延技术(MOVPE)安放一个层序列3在例如由砷化镓制成的衬底盘2上。此层序列例如由InGaAsP制成并且具有一个有源区17。此有源区17例如是发光二极管的一个Pn结。层序列3在此例如具有一个n型15的和一个P型的InGaAlP外延层16。
如此地构成此有源区17,使得如果对它施加电流的话,它则发射光,和/或如果此有源区接收光的话,有源区则生成电压。这样的各种有源区和所属的各种制造方法对行家是熟悉的,并且因此在此不再详述。
随后例如用金属有机汽相外延生长技术(MOVPE)或用液相外延生长技术(LPE)安放一个例如由GaP或AlGaAs制成的窗口层4到此层序列3上。此半导体材料比InGaAlP拥有较大的能带间距,并且因此是对于由此有源区发射的和/或接收的光是可透过的。
随后将一个第一金属化接点8安放到衬底盘2的下侧面13上,并且将大量第二金属化接点9置放到窗口层4的上侧面14上。这些金属化接点例如由半导体技术中常规采用的金属接点材料制成。
作为下一个步骤有时在将一个例如由金属,氧化物或有机漆制的台面掩模置放到窗口层4的上侧面14上和到各第二金属化接点9上之后,将大量带有各曲台面侧壁6的台面沟槽5用干刻蚀(通过各箭头10表示的)刻蚀进由衬底盘2,层序列3,窗口层4和各第一和第二金属化接点8,9组成的结合体中。
在干刻蚀10期间如此来改变各刻蚀参数,使得随着增长的刻蚀深度提高垂直刻蚀率对水平刻蚀率之比例。由此产生各弯曲的台面侧壁。如此来选择这些台面沟槽5的深度,使得完全穿透分开窗口层4和层序列3,并且仅轻微刻蚀到衬底盘2。
例如作为干刻蚀方法可以采用活性离子刻蚀(RIE代表ReactiveIon Etching),等离子体刻蚀或一种对于行家认为合适的公开的干刻蚀方法。
例如采用CH4/Ar/H2/Cl2/BCl3或CH4/Ar/H2/Cl2/SiCl4作为RIE用的刻蚀气体混合物。为了提高垂刻蚀率对水平刻蚀率的比例在此在干刻蚀10期间改变刻蚀气体混合物中的Cl2的浓度。
随后在各台面沟槽5中沿着由各点划线11表示的分开线例如用磨切将衬底盘2和第一金属化接点8分开成各单个的带有各后面侧壁6的发射光的和/或接收光的半导体本体1。
各台面沟槽5的布置例如可以是如此选择的,使得这些半导体本体1,如图4中所示,各自在所有四个侧面上具有一个台面曲率。为此例如将这些台面沟槽布置在一个四角网格18中。在刻蚀各台面沟槽5之后将半导体盘沿各分开线11断开成此网格,并且因此分开成大量带有各台面侧壁6的半导体本体1。
用此上述的方法制成具有至少一个从半导体本体1之外看是凹形侧面6的半导体本体1。
图2的半导体本体1与图1的各半导体本体的区分在于,半导体本体1具有表面打毛12的各台面侧壁6。例如可以通过合适调节刻蚀台面沟槽5时的干刻蚀参数生成这种打毛12。打毛12的深度例如可位于50和300μm之间。除此之外在用于制造大量这样的半导体本体的方法和结合图1所述的方法之间没有差别。
此外上述方法自然同样可以应用于制造不拥有窗口层4的各半导体本体1。在这样的各半导体本体1上然后例如像图3中所示那样将各第二金属化接点9直接置放到层序列3上。此其它的方法相似于上述各方法进行。

Claims (14)

1.用于制造至少一个半导体本体(1)的方法,用金属有机汽相外延生长技术置放一个带有至少一个有源区(17)的层序列(3)在一个衬底盘(2)上并且用至少一个台面沟槽(5)配备此层序列(3),其特征在于,用干刻蚀(10)制造台面沟槽,在此在干刻蚀(10)期间如此地改变各刻蚀参数,使得随着增长的刻蚀深度提高垂直刻蚀率对水平刻蚀率之比例,以致于生成一个带有至少一个从半导体本体(1)之外看为凹曲的侧面(6)的半导体本体。
2.按权利要求1的方法,其特征在于,在干刻蚀(10)期间为了提高垂直刻蚀率对水平刻蚀率之比例,改变刻蚀气体混合物的各不同气体的浓度。
3.按权利要求1或2的方法,其特征在于,半导体本体(1)主要具有GaAs,GaP或者GaN或者带有Al和/或In的这些连接半导体的至少一种合金,采用一种具有至少氯和四氯化硅或至少氯和三氯化硼的刻蚀气体混合物,并且在干刻蚀(10)期间改变到蚀气体混合物中的氯浓度。
4.按权利要求1至3之一的方法,其特征在于,在干刻蚀(10)时穿透分开层序列(3)的有源区(17),并且随后如此地穿透分开由衬底盘(2)和层序列(3)组成的结合体,使得生成至少一个带有至少一个台面侧壁(6)的半导体本体(1)。
5.按权利要求1至4之一的方法,其特征在于,此半导体本体(1)是一种带有一个发射光和/或接收光的有源区(17)的、发射光的和/或接收光的半导体本体。
6.按权利要求5的方法,其特征在于,在干刻蚀之前在层序列(3)上制造一个对于发射的和/或接收的光是可透过的窗口层(4)。
7.按权利要求1至6之一的方法,其特征在于,衬底盘(2)主要由GaAs制成。
8.按权利要求1至7之一的方法,其特征在于,层序列(3)具有至少一个由InGaAlP制成的半导体层。
9.按权利要求8的方法,其特征在于,置放一n型的第一InGaAlP限制层(15),随后一个n型的有源InGaAlP层(16)和一个n型的第二InGaAlP限制层(17)作为层序列(3)。
10.按权利要求8或9的方法,其特征在于,刻蚀气体混合物含有Cl2和BCl3或Cl2和SiCl4
11.按权利要求10的方法,其特征在于,为了提高垂直刻蚀率对水平刻蚀率之比例,在干刻蚀(10)期间改变刻蚀气体混合物中的Cl2浓度。
12.按权利要求6或按权利要求6和权利要求7至11之一的方法,其特征在于,主要由GaP或者AlGaAs制造窗口层(4)。
13.按权利要求1至12之一的方法,其特征在于,在干刻蚀时生成各台面侧壁(6)的打毛(12)。
14.按权利要求1至13之一的方法,其特征在于,如此地布置这些台面沟槽(5),使得半导体本体(1)在所有的侧面上具有一个台面侧壁(6)。
CN97197326A 1996-08-13 1997-08-13 制造带有movpe层序列的半导体本体的方法 Expired - Fee Related CN1132231C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19632626.5 1996-08-13
DE19632626A DE19632626A1 (de) 1996-08-13 1996-08-13 Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge

Publications (2)

Publication Number Publication Date
CN1228198A true CN1228198A (zh) 1999-09-08
CN1132231C CN1132231C (zh) 2003-12-24

Family

ID=7802533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97197326A Expired - Fee Related CN1132231C (zh) 1996-08-13 1997-08-13 制造带有movpe层序列的半导体本体的方法

Country Status (7)

Country Link
US (1) US6177352B1 (zh)
EP (2) EP0944918B9 (zh)
JP (1) JP3863569B2 (zh)
CN (1) CN1132231C (zh)
DE (2) DE19632626A1 (zh)
TW (1) TW432729B (zh)
WO (1) WO1998007187A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101868863B (zh) * 2007-10-22 2012-05-30 皇家飞利浦电子股份有限公司 用于衬底剥离的鲁棒led结构

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19828970C2 (de) * 1998-06-29 2000-05-18 Siemens Ag Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
TW502458B (en) 1999-06-09 2002-09-11 Toshiba Corp Bonding type semiconductor substrate, semiconductor light emission element and manufacturing method thereof
US7015516B2 (en) 2000-11-16 2006-03-21 Gelcore Llc Led packages having improved light extraction
US7224116B2 (en) * 2002-09-11 2007-05-29 Osram Opto Semiconductors Gmbh Encapsulation of active electronic devices
US20040048033A1 (en) * 2002-09-11 2004-03-11 Osram Opto Semiconductors (Malaysia) Sdn. Bhd. Oled devices with improved encapsulation
US6887733B2 (en) * 2002-09-11 2005-05-03 Osram Opto Semiconductors (Malaysia) Sdn. Bhd Method of fabricating electronic devices
US7193364B2 (en) * 2002-09-12 2007-03-20 Osram Opto Semiconductors (Malaysia) Sdn. Bhd Encapsulation for organic devices
US20040238846A1 (en) * 2003-05-30 2004-12-02 Georg Wittmann Organic electronic device
US7439551B2 (en) * 2004-07-08 2008-10-21 Sharp Kabushiki Kaisha Nitride-based compound semiconductor light emitting device
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US7352006B2 (en) * 2004-09-28 2008-04-01 Goldeneye, Inc. Light emitting diodes exhibiting both high reflectivity and high light extraction
US7335576B2 (en) 2004-10-08 2008-02-26 Irvine Sensors Corp. Method for precision integrated circuit die singulation using differential etch rates
US20060145599A1 (en) * 2005-01-04 2006-07-06 Reza Stegamat OLEDs with phosphors
US7563625B2 (en) * 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
JP4767035B2 (ja) * 2005-04-12 2011-09-07 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
EP1763075A1 (en) 2005-09-13 2007-03-14 Irvine Sensors Corporation Method for precision integrated circuit DIE singulation using differential etch rates
JP2008091862A (ja) * 2006-09-08 2008-04-17 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008117824A (ja) * 2006-11-01 2008-05-22 Sharp Corp 窒化物系半導体素子の製造方法
TWI344707B (en) * 2007-04-20 2011-07-01 Huga Optotech Inc Semiconductor light-emitting device with high light extraction efficiency
DE102010014177A1 (de) 2010-04-01 2011-10-06 Jenoptik Polymer Systems Gmbh Oberflächenemittierende Halbleiter-Leuchtdiode
KR20120091839A (ko) * 2011-02-10 2012-08-20 삼성전자주식회사 플립칩 발광소자 패키지 및 그 제조 방법
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
CN105765740B (zh) * 2013-10-07 2018-10-23 廉洪瑞 衬底和发光二极管
CN104752306B (zh) * 2013-12-31 2018-03-09 北京北方华创微电子装备有限公司 在氮化镓层上刻蚀隔离槽的处理方法
US10615222B2 (en) * 2014-08-21 2020-04-07 The University Of Hong Kong Flexible GAN light-emitting diodes
DE102014114613B4 (de) * 2014-10-08 2023-10-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an strahlungsemittierenden Halbleiterchips und optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip
CN105742174A (zh) * 2014-12-11 2016-07-06 北京北方微电子基地设备工艺研究中心有限责任公司 一种AlGaInP基多层结构的深槽刻蚀方法
CN107507770B (zh) * 2017-06-19 2019-11-12 青岛海信宽带多媒体技术有限公司 一种ⅲ-ⅴ族半导体材料刻蚀方法
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
CN116157896A (zh) * 2020-09-02 2023-05-23 维耶尔公司 倒装芯片微装置结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403241A (en) * 1980-08-22 1983-09-06 Bell Telephone Laboratories, Incorporated Method for etching III-V semiconductors and devices made by this method
US4393574A (en) * 1980-12-05 1983-07-19 Kabushiki Kaisha Daini Seikosha Method for fabricating integrated circuits
US4354898A (en) * 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
JPS60117631A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 化合物半導体のドライエッチング方法
US4984035A (en) * 1984-11-26 1991-01-08 Hitachi Cable, Ltd. Monolithic light emitting diode array
US4786359A (en) * 1987-06-24 1988-11-22 Tegal Corporation Xenon enhanced plasma etch
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5309001A (en) * 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
US5233204A (en) * 1992-01-10 1993-08-03 Hewlett-Packard Company Light-emitting diode with a thick transparent layer
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101868863B (zh) * 2007-10-22 2012-05-30 皇家飞利浦电子股份有限公司 用于衬底剥离的鲁棒led结构

Also Published As

Publication number Publication date
EP0944918B1 (de) 2003-06-18
EP0944918B9 (de) 2004-01-02
EP1347504A2 (de) 2003-09-24
EP0944918A1 (de) 1999-09-29
US6177352B1 (en) 2001-01-23
DE59710312D1 (de) 2003-07-24
DE19632626A1 (de) 1998-02-19
JP3863569B2 (ja) 2006-12-27
EP1347504A3 (de) 2003-11-26
CN1132231C (zh) 2003-12-24
WO1998007187A1 (de) 1998-02-19
JP2000516397A (ja) 2000-12-05
TW432729B (en) 2001-05-01

Similar Documents

Publication Publication Date Title
CN1132231C (zh) 制造带有movpe层序列的半导体本体的方法
JP2698796B2 (ja) 3族窒化物半導体発光素子
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US9373755B2 (en) Light-emitting diodes on concave texture substrate
CN101036237B (zh) 织构化发光二极管
JP2666237B2 (ja) 3族窒化物半導体発光素子
US20050179045A1 (en) Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof
KR101997416B1 (ko) 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
US5700713A (en) Light emitting semiconductor device using group III nitride compound and method of producing the same
US10862003B2 (en) Component having enhanced efficiency and method for production thereof
JP3795624B2 (ja) 窒素−3族元素化合物半導体発光素子
JPH06151968A (ja) 窒素−3属元素化合物半導体発光素子
KR20130061182A (ko) 반도체 층 시퀀스의 제조 방법, 복사 방출 반도체 칩, 및 광전 소자
JPH06151963A (ja) 窒素−3属元素化合物半導体発光素子
JPH06151965A (ja) 窒素−3属元素化合物半導体発光素子
WO2020239529A1 (en) Light emitting diode precursor including a passivation layer
US5953581A (en) Methods for manufacturing group III nitride compound semiconductor laser diodes
US20230019237A1 (en) Method of forming a monolithic light emitting diode precursor
JPH06151966A (ja) 窒素−3属元素化合物半導体発光素子
GB2483689A (en) A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities
CN116825916A (zh) Led结构及led结构的制备方法
JP2003142729A (ja) 半導体発光素子
JP3538628B2 (ja) 3族窒化物半導体発光素子の製造方法
JP3026102B2 (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031224

Termination date: 20100813