JP3863569B2 - Movpe層の列を有する半導体基体の製造方法 - Google Patents

Movpe層の列を有する半導体基体の製造方法 Download PDF

Info

Publication number
JP3863569B2
JP3863569B2 JP50930098A JP50930098A JP3863569B2 JP 3863569 B2 JP3863569 B2 JP 3863569B2 JP 50930098 A JP50930098 A JP 50930098A JP 50930098 A JP50930098 A JP 50930098A JP 3863569 B2 JP3863569 B2 JP 3863569B2
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
mesa
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50930098A
Other languages
English (en)
Other versions
JP2000516397A (ja
Inventor
シェーンフェルト オラーフ
ニルシュル エルンスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000516397A publication Critical patent/JP2000516397A/ja
Application granted granted Critical
Publication of JP3863569B2 publication Critical patent/JP3863569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、以下のような少なくとも1つの半導体基体の製造方法に関する。すなわちこの半導体基体の場合、基体ウェハ上に有機金属気相エピタキシャル成長により、少なくとも1つの活性領域を有する層の列が被着され、この層の列に少なくとも1つのメサ形トレンチが設けられる。本発明はたとえば、MOVPE(Metal Organic Vapor Phase Epitaxy)を用いてメサ形構造をもつ発行ダイオードチップを製造する方法に関連する。
MOVPE発光ダイオードチップの製造方法は、たとえばアメリカ合衆国特許US 5,233,204により公知である。この場合、GaAs基板ウェハ上に金属有機気相エピタキシャル成長(MOVPE)を用いて、n形の第1のInGaAlP境界層、n形のInGaAlP活性層、ならびにp形の第2のInGaAlP境界層から成るヘテロ構造が析出される。さらに第2のInGaAlP境界層の上にエピタキシャル成長により、AlGaAs、GaAsPまたはGaPから成る窓層が被着される。ついで基板ウェハ下側に下側コンタクト金属化部が被着され、窓層の上側には複数の上側コンタクト金属化部が被着される。この方法により、製造された半導体ウェハは続いて、鋸挽きや研磨切断によりばらばらにされ個々の発光ダイオードチップが形成される。
発光ダイオードチップの場合、窓層の役割はまず第1に、横方向の電流伝播ができるかぎりpn接合部横断面全体にわたり得られるようにすることであり、第2に、光の出力結合に利用できる発光ダイオードチップ表面を広くすることである。この場合、上側コンタクトにより覆われた半導体基体平面と覆われていない半導体基体表面との比が増大する。しかし、活性領域において生じるビームは、発光ダイオードチップ表面における全反射により依然として大部分が失われる。
しかも、半導体ウェハの鋸挽きや研磨切断によりエピタキシャル層の側面に損傷個所が発生し、これは殊にLEDチップの老化(時間がたつにつれてLEDの輝度が劣化する)の速まる原因となる。
ドイツ連邦共和国特許出願DE 43 05 296 A1により、基板部材の上にエピタキシャル成長により被着された層の列において、ビーム出力改善のため化学的ウェットエッチングによりメサ形トレンチを形成するようにした発光ダイオードの製造方法が公知である。
しかし、この種の化学的ウェットエッチング方式によると、MOVPEにより製造された発光ダイオードチップの場合には、MOVPE層の列において選択性エッチングが生じることになる。これによりいわゆる”きのこ状”構造が生じてしまい、このような構造はプラスチックパッケージの設けられた半導体チップの場合、機械的応力に起因してやはり老化(時間がたつにつれて電気的特性が劣化する)の加速する原因となる。
アメリカ合衆国特許US 5,309,001にはメサ形構造をもつMOVPE発光ダイオードチップについて記述されており、これは化学的ウェットエッチングあるいは反応性イオンビームエッチングにより製造される。しかしこの種のダイオードの外部の量子効率は、依然として非常に低いままである。
本発明の課題は、冒頭で述べた形式の方法において、老化の抑えられた半導体基体を製造できるように構成することにある。
さらに本発明の課題は、活性層に生じるビームが半導体基体からいっそう良好に出力結合されるようにしたMOVPE発光ダイオードチップを製造することのできる方法を提供することにある。
この課題は、請求項1の特徴を備えた方法により解決される。請求項2〜請求項10には、本発明による方法の有利な実施形態が示されている。
本発明によれば、基板ウェハ上に有機金属気相エピタキシャル成長(MOVPE)により、少なくとも1つの活性領域をもつ層列が被着される。活性領域はたとえば発光ダイオードチップまたはホトダイオードチップの場合、電流が加わったときに発光するように、および/または受光すると電圧を発生するように形成されている。層列に対しドライエッチングにより少なくとも1つのメサ形トレンチが設けられ、その際、ドライエッチング中、エッチング深さが増すにつれて水平方向エッチングレートに対する垂直方向エッチングレートの比が高まるよう、エッチングパラメータが変えられる。その結果、半導体基体の外側から見ると凹面状に湾曲した少なくとも1つの側面をもつ半導体基体が形成される。
この場合、エッチング中、水平方向エッチングレートに対する垂直方向エッチングレートの比を高めるために有利には、エッチングガス混合物における種々のガスの濃度が変えられる。
実質的にGaAs、GaPまたはGaNあるいはこれらの化合物半導体とAlおよび/またはInとの少なくとも1つの合成物を有する半導体基体に、メサ形トレンチをエッチングするために有利には、少なくとも塩素と四塩化ケイ素または少なくとも塩素と三塩化ホウ素を有するエッチングガス混合物が用いられる。四塩化ケイ素、三塩化ホウ素および塩素というガスのうちただ1つのガスしか含まない従来のエッチングガス混合物と比べて、四塩化ケイ素や三塩化ホウ素という成分のうち少なくとも1つと塩素を添加することで、エッチングレートが著しく高められる。また、エッチングガス混合物中の塩素濃度を変化させることにより、エッチングレートをその場的に変えることができ、これにより任意のエッチング角度の設定が可能となる。本発明によれば、エッチング深さが増すにつれてエッチングガス混合物中の塩素濃度を低下させると、凹面状に湾曲した内面をもつメサ形トレンチが形成される。
有利にはこのメサ形トレンチは、活性領域が分離される深さでMOVPE層列を抉ってエッチングされる。次に、このような複合体が個別化されて、少なくとも1つのメサ形側面をもつ個々の半導体基体が形成される。
ドライエッチングの場合、MOVPE層列の選択性エッチングは生じない。これにより、機械的負荷ひいては半導体基体の老化の加速を引き起こすような”きのこ”状の構造は生じない。
さらに、本発明の方法に従って製造された半導体基体の場合、活性領域の側面たとえば発光用および/または受光用のpn接合部は有利には、鋸挽きまたは研磨切断により製造される半導体基体の場合よりも著しく僅かな損傷しか生じない。
本発明による方法の別の利点として、さらに以下のことを挙げることができる。すなわち、発光用半導体基体の事例について述べれば、半導体基体の側面が湾曲していること(メサ形の湾曲)により、活性領域に生じる光に関して従来技術により製造された側面の平坦な半導体基体よりも多くの成分が、全反射の臨界角よりも小さい角度で半導体基体と周囲の媒体(たとえば空気やプラスチックなど)の境界に当たるようになる。それゆえ僅かな光しか半導体基体中へ反射して戻らず、したがって光学的な効率が高まる。
殊に有利であるのは、本発明による方法を用いることでメサ形エッチングにおいてすでに互いに分離された活性領域の複数の部分が生じることであり、その際、基板ウェハは完全にはエッチングされないことから、それらの部分は上下に機械的に結合されている。このことで、ウェハ複合体において互いに分離されている複数の活性領域に対する機能測定を行うことができ、その後ではじめて基板ウェハをたとえば鋸挽きなどによって、互いに分離された半導体基体として最終的に個別化することができる。
このため有利なことに、ウェハ複合体における完全にエッチングされた複数のpn接合部を、ウェハプローブによって100%測定することができる。
本発明による方法の有利な実施形態の場合、ウェハ基板は実質的にGaAsから成る。
殊に有利には本発明による方法は、InGaAlPから成る1つまたは複数の半導体層を備えた層列を有する半導体基体に適用できる。というのも、この種の半導体層は、従来のように鋸挽きにより複合体を分離した後では、それらの側面にかなりの損傷を有するからである。1つの有利な実施形態によれば上記の層列は、n形の第1のInGaAlP境界層と、n形のInGaAlP活性層と、n形の第2のInGaAlP境界層を有している。
発光用および/または受光用半導体基体を製造するための本発明による方法の有利な実施形態によれば、上記の層列の上に、たとえば活性領域から発せられる光および/または活性領域により受け取られる光に対し透過性の半導体材料から成る窓層を形成する。
さらにこの実施形態の発展形態によれば上記の窓層を、層列よりも高い導電率の材料によって形成する。
その際、窓層の厚みを、冒頭で述べたすでに公知の半導体基体の窓層よりも有利には著しく抑えることができ、たとえば10〜60μmにすることができる。その理由は、本発明に従って製造された半導体基体の側面はメサ形に湾曲しているので、全反射の臨界角よりも小さい角度で半導体基体と周囲の媒体(たとえば空気やプラスチック)との境界へ、活性領域に生じる光のうちの著しく多くの成分が投射されることによる。
本発明による方法の1つの有利な実施形態によれば、層列上にGaPまたはAlGaAsから成る窓層が被着される。
本発明による方法のさらに別の有利な実施形態によれば、ドライエッチングにより半導体基体側面に毛羽立てられた部分が形成される。有利にはこれらの部分によって、発光用半導体基体の事例について述べれば光の出力結合が改善される。なぜならばこのことによっても、活性領域から送出されるビームのうち全反射の臨界角よりも小さい角度で半導体基体と周囲の媒体との間の境界へ投射される成分が、さらに増大するからである。
本発明による方法の1つの有利な実施形態によればメサ形トレンチの配置は、半導体基体のすべての側面がメサ形の湾曲を有するように選定される。
しかも、プラスチックカバーを備えた半導体基体の場合には上述の毛羽立ち部分によって、プラスチックカバーと半導体基体との間の固着作用が改善されることになる。そしてこのことで、半導体基体とプラスチックカバーとの間において剥離の生じるリスクが低減される。
有利には本発明による方法によれば、光学的な効率が約70%付近にある発光用および/または受光用の半導体基体を製造できる。
さらにまた、本発明による方法はMOVPEによる層の列を備えた半導体ウェハに対してだけでなく、他の何らかの析出法(たとえば液相エピタキシャル成長、CVDまたはMBEなど)に従って製造された半導体ウェハにも適用できることである。
n形の第1のInGaAlP境界層と、n形のInGalP活性層とn形の第2のInGaAlP境界層とを備えた層列の場合、エッチングガス混合物は有利には、Cl2およびBCl3またはCl2およびSiCl4を含んでいる。この場合、水平方向エッチングレートに対し垂直方向エッチングレートの比を高めるため、メサ形トレンチのエッチング中、エッチングガス混合物におけるCl2の濃度を変化させる。
次に、図1〜図4を参照しながら3つの実施例に基づき本発明について詳細に説明する。
図1は、本発明による方法の第1の実施例の流れを描いた図である。
図2は、本発明による方法の第2の実施例に従って製造された半導体基体を描いた図である。
図3は、本発明による方法の第3の実施例に従って製造された半導体基体を描いた図である。
図4は、本発明による方法に従って製造された半導体ウェハの一部分を示す平面図である。
これら種々の図面において、同じ構成要素には同じ参照符号が付されている。
図1に示されている方法によればまず最初に、たとえばGaAsから成る基板ウェハ2上に、有機金属気相エピタキシャル成長(MOVPE)により層の列が被着される。これらの層の列はたとえばInGaAsPから成り、活性領域17を有している。活性領域17は、たとえば発光ダイオードのpn接合部である。この場合、層列3はたとえばn形のInGaAlPエピタキシャル層15とp形のInGaAlPエピタキシャル層16である。
活性領域17は次のように構成されている。すなわち、電流が加わったときに発光するように、および/または受光すると電圧を発生するように構成されている。このような活性領域およびそれに関連する製造方法は当業者に周知であり、したがってそれらについてはここではこれ以上詳しく説明しない。
次に層列3の上に、たとえば有機金属気相エピタキシャル成長(MOVPE)または液相エピタキシャル成長(LPE)により、たとえばGaPまたはAlGaAsから成る窓層4が被着される。この半導体材料は、InGaAlPよりも大きなバンドギャップを有しており、それゆえ活性領域から発せられる光および/または受光される光に対し透過性である。
これに続いて、基板ウェハ2の下側13に第1のコンタクト金属化部8が被着され、さらに窓層4の上側14に複数の第2のコンタクト金属化部9が被着される。これらはたとえば、半導体技術において利用されている慣用の金属コンタクト材料から成る。
次のステップとして、必要に応じてたとえば金属、酸化物または有機ラッカーからなるメサ形マスクを、窓層4の上側14と第2のコンタクト金属化部9に被着した後、ドライエッチング(矢印10で示唆)により、湾曲したメサ形側面6をもつ複数のメサ形トレンチ5がエッチングされ、基板ウェハ2、層列3、窓層4ならびに第1および第2のコンタクト金属化部8,9から成る複合体が形成される。
ドライエッチング10中、エッチング深さが増すにつれて水平方向エッチングレートに対する垂直方向エッチングレートの比が高まるよう、エッチングパラメータが変えられる。その結果、湾曲したメサ形側面が生じる。このメサ形トレンチ5の深さは、窓層4と層列3が完全に分離され、基板ウェハ2が少しだけエッチングされるように選定される。
ドライエッチング法としてたとえば反応性イオンエッチング(RIE、Reactive Ion Etching)、プラズマエッチング、あるいは当業者に適切であると知られている他のドライエッチング法を使用することができる。
RIEのためのエッチングガス混合物としてたとえば、CH4/Ar/H2/Cl2/BCl3またはCH4/Ar/H2/Cl2/SiCl4が用いられる。その際、水平方向エッチングレートに対する垂直方向エッチングレートの比を高めるために、エッチング10中、エッチングガス混合物中のCl2の濃度を変化させる。
次に、基板ウェハ2と第1のコンタクト金属化部8が、メサ形トレンチ5のところで破線11により示されたカットラインに沿ってたとえば研磨切断により、メサ形側面6をもつ発光用および/または受光用の個々の半導体基体1に個別化される。
メサ形トレンチ5の配置はたとえば、半導体基体1が図4に示されているように4つの側面すべてにおいてメサ形湾曲部をもつように選定できる。この目的でメサ形トレンチは、たとえば四角形の網目パターン18で配置される。半導体ウェハはメサトレンチ5のエッチング後、その部分でカットライン11に沿って分離され、これによってメサ形側面6をもつ複数の半導体基体1に個別化される。
上述の方法によれば、半導体基体1の外側から見ると少なくとも1つの凹面状の側面6をもつ半導体基体1が製造される。
図2の半導体基体1が図1の半導体基体と異なる点は、図2のものにはメサ形側面6に毛羽立てられた部分12が設けられていることである。このような毛羽立ち部分12はメサ形トレンチ5のエッチングにあたり、たとえばドライエッチングパラメータを適切に設定することにより生じさせることができる。毛羽立ち部分12の深さは、たとえば50〜300μmとすることができる。その他の点では、この種の半導体基体を多数製造する方法と図1に関連して述べた方法との間に相違点はない。
なお、窓層4のない半導体基体1の製造にも上述の方法を適用できることはいうまでもない。そのような半導体基体1であれば、たとえば図3に示されているように第2のコンタクト金属化部9が層列3にじかに被着される。その以外の方法は、上述の方法と同じようにして進行する。

Claims (10)

  1. 基板ウェハ(2)上に有機金属気相エピタキシャル成長により、少なくとも1つの活性領域(17)をもつ層列(3)が被着され、該層列(3)には少なくとも1つのメサ形トレンチ(5)が設けられている、
    少なくとも1つの半導体基体(1)の製造方法において、
    メサ形トレンチをドライエッチング(10)により製造し、
    該ドライエッチング(10)中、エッチングの深さが増すにつれて水平方向エッチングレートに対する垂直方向エッチングレートの比が高まるよう、エッチングパラメータを変化させ、
    半導体基体(1)の外側から見ると凹面状に湾曲した少なくとも1つの側面(6)をもつ半導体基体(1)を形成し、
    ドライエッチング(10)中、水平方向エッチングレートに対する垂直方向エッチングレートの比を高めるため、エッチングガス混合物におけるガスの濃度を変化させ
    前記半導体基体(1)は実質的に、GaAs,GapまたはGaN、あるいはこれらの化合物半導体とAlおよび/またはInとの少なくとも1つの合成物を有しており、少なくとも塩素および四塩化ケイ素または少なくとも塩素および三塩化ホウ素を有するエッチングガス混合物を用い、該エッチングガス混合物中の塩素濃度をエッチング(10)中、変化させることを特徴とする、
    半導体基体の製造方法。
  2. ドライエッチング(10)により前記層列(3)における活性領域(17)を分離し、次に、基板ウェハ(2)と層列(3)から成る複合体を、少なくとも1つのメサ形側面(6)をもつ少なくとも1つの半導体基体(1)が形成されるように分離する、請求項記載の方法。
  3. 前記半導体基体(1)は、発光用および/または受光用の活性領域(17)をもち発光および/または受光を行う半導体基体である、請求項1または2記載の方法。
  4. ドライエッチングの前に層列(3)の上に窓層(4)を製造し、該窓層は送出される光および/または受光される光に対し透過性である、請求項記載の方法。
  5. 前記基板ウェハ(2)は実質的にGaAsから成る、請求項1〜のいずれか1項記載の方法。
  6. 前記層列(3)は、InGaAlPから成る少なくとも1つの半導体層を有する、請求項1〜のいずれか1項記載の方法。
  7. 前記層列(3)は、n形のInGaAlPエピタキシャル層(15)とp形のInGaAlPエピタキシャル層(16)を有し、これらの層(15,16)により、発光ダイオードの活性層(17)を成すpn接合部を形成する、請求項記載の方法。
  8. 前記窓層(4)は実質的にGaPまたはAlGaAsから成る、請求項またはのいずれか1項記載の方法。
  9. ドライエッチングによりメサ形トレンチ(6)の毛羽立ち部分(12)を形成する、請求項1〜のいずれか1項記載の方法。
  10. 前記メサ形トレンチ(5)を、半導体基体(1)がすべての側面においてメサ形側面(6)をもつよう配置する、請求項1〜のいずれか1項記載の方法。
JP50930098A 1996-08-13 1997-08-13 Movpe層の列を有する半導体基体の製造方法 Expired - Fee Related JP3863569B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19632626.5 1996-08-13
DE19632626A DE19632626A1 (de) 1996-08-13 1996-08-13 Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
PCT/DE1997/001738 WO1998007187A1 (de) 1996-08-13 1997-08-13 Verfahren zum herstellen von halbleiterkörpern mit movpe-schichtenfolge

Publications (2)

Publication Number Publication Date
JP2000516397A JP2000516397A (ja) 2000-12-05
JP3863569B2 true JP3863569B2 (ja) 2006-12-27

Family

ID=7802533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50930098A Expired - Fee Related JP3863569B2 (ja) 1996-08-13 1997-08-13 Movpe層の列を有する半導体基体の製造方法

Country Status (7)

Country Link
US (1) US6177352B1 (ja)
EP (2) EP0944918B9 (ja)
JP (1) JP3863569B2 (ja)
CN (1) CN1132231C (ja)
DE (2) DE19632626A1 (ja)
TW (1) TW432729B (ja)
WO (1) WO1998007187A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19828970C2 (de) * 1998-06-29 2000-05-18 Siemens Ag Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
US6465809B1 (en) * 1999-06-09 2002-10-15 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
WO2002041364A2 (en) * 2000-11-16 2002-05-23 Emcore Corporation Led packages having improved light extraction
US6887733B2 (en) * 2002-09-11 2005-05-03 Osram Opto Semiconductors (Malaysia) Sdn. Bhd Method of fabricating electronic devices
US7224116B2 (en) * 2002-09-11 2007-05-29 Osram Opto Semiconductors Gmbh Encapsulation of active electronic devices
US20040048033A1 (en) * 2002-09-11 2004-03-11 Osram Opto Semiconductors (Malaysia) Sdn. Bhd. Oled devices with improved encapsulation
US7193364B2 (en) * 2002-09-12 2007-03-20 Osram Opto Semiconductors (Malaysia) Sdn. Bhd Encapsulation for organic devices
US20040238846A1 (en) * 2003-05-30 2004-12-02 Georg Wittmann Organic electronic device
CN100388517C (zh) * 2004-07-08 2008-05-14 夏普株式会社 氮化物系化合物半导体发光元件及其制造方法
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US7352006B2 (en) * 2004-09-28 2008-04-01 Goldeneye, Inc. Light emitting diodes exhibiting both high reflectivity and high light extraction
US7335576B2 (en) 2004-10-08 2008-02-26 Irvine Sensors Corp. Method for precision integrated circuit die singulation using differential etch rates
US20060145599A1 (en) * 2005-01-04 2006-07-06 Reza Stegamat OLEDs with phosphors
US7563625B2 (en) * 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
JP4767035B2 (ja) * 2005-04-12 2011-09-07 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
EP1763075A1 (en) 2005-09-13 2007-03-14 Irvine Sensors Corporation Method for precision integrated circuit DIE singulation using differential etch rates
JP2008091862A (ja) * 2006-09-08 2008-04-17 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008117824A (ja) * 2006-11-01 2008-05-22 Sharp Corp 窒化物系半導体素子の製造方法
TWI344707B (en) * 2007-04-20 2011-07-01 Huga Optotech Inc Semiconductor light-emitting device with high light extraction efficiency
US7687810B2 (en) * 2007-10-22 2010-03-30 Philips Lumileds Lighting Company, Llc Robust LED structure for substrate lift-off
DE102010014177A1 (de) 2010-04-01 2011-10-06 Jenoptik Polymer Systems Gmbh Oberflächenemittierende Halbleiter-Leuchtdiode
KR20120091839A (ko) * 2011-02-10 2012-08-20 삼성전자주식회사 플립칩 발광소자 패키지 및 그 제조 방법
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9660143B2 (en) * 2013-10-07 2017-05-23 Hongseo Yom Substrate and light emitting diode
CN104752306B (zh) * 2013-12-31 2018-03-09 北京北方华创微电子装备有限公司 在氮化镓层上刻蚀隔离槽的处理方法
US10615222B2 (en) * 2014-08-21 2020-04-07 The University Of Hong Kong Flexible GAN light-emitting diodes
DE102014114613B4 (de) 2014-10-08 2023-10-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an strahlungsemittierenden Halbleiterchips und optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip
CN105742174A (zh) * 2014-12-11 2016-07-06 北京北方微电子基地设备工艺研究中心有限责任公司 一种AlGaInP基多层结构的深槽刻蚀方法
CN107507770B (zh) * 2017-06-19 2019-11-12 青岛海信宽带多媒体技术有限公司 一种ⅲ-ⅴ族半导体材料刻蚀方法
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
US20230327050A1 (en) * 2020-09-02 2023-10-12 Vuereal Inc. Flip chip microdevice structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403241A (en) * 1980-08-22 1983-09-06 Bell Telephone Laboratories, Incorporated Method for etching III-V semiconductors and devices made by this method
US4393574A (en) * 1980-12-05 1983-07-19 Kabushiki Kaisha Daini Seikosha Method for fabricating integrated circuits
US4354898A (en) * 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
JPS60117631A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 化合物半導体のドライエッチング方法
US4984035A (en) * 1984-11-26 1991-01-08 Hitachi Cable, Ltd. Monolithic light emitting diode array
US4786359A (en) * 1987-06-24 1988-11-22 Tegal Corporation Xenon enhanced plasma etch
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5309001A (en) * 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
US5233204A (en) * 1992-01-10 1993-08-03 Hewlett-Packard Company Light-emitting diode with a thick transparent layer
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode

Also Published As

Publication number Publication date
TW432729B (en) 2001-05-01
JP2000516397A (ja) 2000-12-05
US6177352B1 (en) 2001-01-23
WO1998007187A1 (de) 1998-02-19
EP1347504A2 (de) 2003-09-24
DE19632626A1 (de) 1998-02-19
EP0944918B9 (de) 2004-01-02
EP1347504A3 (de) 2003-11-26
CN1228198A (zh) 1999-09-08
DE59710312D1 (de) 2003-07-24
CN1132231C (zh) 2003-12-24
EP0944918B1 (de) 2003-06-18
EP0944918A1 (de) 1999-09-29

Similar Documents

Publication Publication Date Title
JP3863569B2 (ja) Movpe層の列を有する半導体基体の製造方法
US5905275A (en) Gallium nitride compound semiconductor light-emitting device
US8772792B2 (en) LED with surface roughening
TWI381548B (zh) 光電半導體主體及製造該光電半導體主體之方法
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US7372077B2 (en) Semiconductor device
JP5175027B2 (ja) オプトエレクトロニクス用半導体チップおよびその製造方法
KR101370257B1 (ko) 광전자 반도체 소자
JP5304563B2 (ja) Iii族窒化物半導体発光素子
US20050035355A1 (en) Semiconductor light emitting diode and semiconductor light emitting device
JPH11233893A (ja) 半導体発光素子及びその製造方法
KR100969127B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101000276B1 (ko) 반도체 발광소자
CN112670386B (zh) 一种发光二极管及其制造方法
US9306120B2 (en) High efficiency light emitting diode
JPH1084167A (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
TWI661577B (zh) Light-emitting diode
JPH08255952A (ja) 半導体発光素子の製法
JPH11214749A (ja) 半導体発光装置
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device
CN113302753B (zh) 光电子半导体器件及其制造方法
KR101048595B1 (ko) 광반사 구조체를 구비하는 발광 다이오드 및 그의 제조방법
JP2001135853A (ja) 発光素子およびその製造方法
JP2024516089A (ja) 放射放出半導体チップおよび放射放出半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees