JP2024516089A - 放射放出半導体チップおよび放射放出半導体チップの製造方法 - Google Patents

放射放出半導体チップおよび放射放出半導体チップの製造方法 Download PDF

Info

Publication number
JP2024516089A
JP2024516089A JP2023560641A JP2023560641A JP2024516089A JP 2024516089 A JP2024516089 A JP 2024516089A JP 2023560641 A JP2023560641 A JP 2023560641A JP 2023560641 A JP2023560641 A JP 2023560641A JP 2024516089 A JP2024516089 A JP 2024516089A
Authority
JP
Japan
Prior art keywords
semiconductor chip
doped region
radiation
emitting semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023560641A
Other languages
English (en)
Inventor
アリ マフダビ
イネス ピートツオンカ
シュテファン バーセル
アルバロ ゴメス－イグレシアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of JP2024516089A publication Critical patent/JP2024516089A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

第１ドープ領域（２）と、第１ドープ領域に隣接し、電磁放射を生成する活性領域（３）と、第１ドープ領域（２）とは反対側の活性領域（３）の面に配置された第２ドープ領域（４）とを備え、第１ドープ領域（２）は、構造化され、活性領域（３）は、側面（２ａ）および上面（２ｂ）上の第１ドープ領域を覆う、放射放出半導体チップ（１０）。【選択図】 図１０

Description

放射放出半導体チップおよび放射放出半導体チップの製造方法を提供する。
解決しようとする課題は、非常に効率的に動作させることができる放射放出半導体チップを提供することである。さらに解決すべき課題は、そのような放射放出半導体チップの製造方法を提供することである。
放射放出半導体チップは、例えば、動作中に、赤外光、着色光、または任意の色温度の白色光を放出する発光ダイオードチップである。
放射放出半導体チップの少なくとも１つの実施形態によれば、放射放出半導体チップは第１ドープ領域を含む。第１ドープ領域は、ドープされた半導体材料で形成される。例えば、第１ドープ領域の半導体材料および後続領域の半導体材料は、それぞれＩＩＩ－Ｖ族化合物半導体材料である。全体として、放射放出半導体チップは、ＩＩＩ－Ｖ族化合物半導体材料をベースとする半導体チップであってもよい。
ＩＩＩ－Ｖ族化合物半導体材料は、例えば、Ｂ、Ａｌ、Ｇａ、Ｉｎなどの第３の主族からの少なくとも１つの元素と、例えば、Ｎ、Ｐ、Ａｓなどの第５の主族からの１つの元素とを含む。詳細には、「ＩＩＩ－Ｖ族化合物半導体材料」という用語は、第３の主族からの少なくとも１つの元素と、第５の主族からの少なくとも１つの元素とを含む、二元、三元または四元化合物の群、例えば、窒化物およびリン化物化合物半導体を含む。そのような二元、三元または四元化合物は、例えば、１つ以上のドーパントならびに追加の構成成分をさらに含むことができる。
例えば、半導体チップは、材料系ＩｎＧａＡｌＰまたは材料系ＩｎＧａＡｌＡｓまたは材料系ＩｎＧａＡｌＮに基づく。
第１ドープ領域は、例えば、ｐドープ領域またはｎドープ領域であってもよい。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップは、第１ドープ領域に隣接し、電磁放射を生成する活性領域を含む。放射放出半導体チップの活性領域では電磁放射が発生し、放射放出半導体チップの動作中に放出される。
このため、活性領域は、例えば、多重量子井戸構造、単一量子井戸構造またはヘテロ構造、例えば、二重ヘテロ構造またはｐ－ｎ接合を含む。量子井戸構造という用語は、量子化の次元に関していかなる意味も有さない。したがって、詳細には、量子井戸、量子細線および量子ドット、ならびにこれらの構造の任意の組み合わせを含む。
例えば、活性領域は、第１ドープ領域に直接隣接する。
放射放出半導体チップの少なくとも１つの実施形態によれば、放射放出半導体チップは、第１ドープ領域とは反対側の活性領域の面に配置された第２ドープ領域を含む。第２ドープ領域は、第１ドープ領域に対して不均一にドープされる。これは、例えば、第１ドープ領域がｐドープであれば、第２ドープ領域はｎドープであることを意味する。例えば、第１ドープ領域がｎドープであれば、第２ドープ領域はｐドープである。
放射放出半導体チップの少なくとも１つの実施形態によれば、第１ドープ領域は構造化されている。これは、詳細には、ストラクチャリング処理によって放射放出半導体チップの製造中に、第１ドープ領域の形状が変更されることを意味する。詳細には、第１ドープ領域は製造公差内で主に２つの空間次元に延在する平面層ではないが、第１ドープ領域は３次元構造とすることができる。詳細には、第１ドープ領域は、非平面、例えば湾曲した外面を含む。
半導体チップの主延長面に垂直な断面平面において、第１ドープ領域は、例えば、台形の形状を有してもよい。そして、第１ドープ領域の３次元形状を、製造公差内で対応するプリズムとすることができる。さらに、第１ドープ領域の三次元形状は、ステップピラミッド、半球、または半円筒に似た、または相当するものとすることも可能である。
放射放出半導体チップの少なくとも１つの実施形態によれば、活性領域は、側面および上面で第１ドープ領域を覆っている。つまり、活性領域は、第１ドープ領域の上面に主に２つの空間次元で延在する層として配置されるだけでなく、第１ドープ領域の側面も活性領域の材料によって覆われるように、少なくとも部分的に第１ドープ領域にコンフォーマルに沿って配置される。
これにより、活性領域は、第１ドープ領域の側面から第１ドープ領域の上面まで連続的に延在してもよい。さらに、活性領域は、連続的に形成されるのではく、側面および上面上で部分的に第１ドープ領域を覆うようにしてもよい。
第１ドープ領域の上面は、例えば、光電子半導体チップの主延長面に平行な第１ドープ領域の外側表面である。例えば、上面は、放射放出半導体チップが設けられる基板の主延長面に対して、製造公差内で平行である。
これにより、第１ドープ領域の側面は、放射放出半導体チップの主延長面まで横方向に延在する。これにより、第１ドープ領域は、２つ以上のこのような側面を備え得る。側面は、第１ドープ領域の上面を、上面とは反対側の第１ドープ領域の底面に接続することができる。第１ドープ領域の底面は、例えば、第１ドープ領域が成長された基板、または第１ドープ領域が成膜されたキャリアと直接接触する。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップは、第１ドープ領域と、第１ドープ領域に隣接し、電磁放射を生成する活性領域と、第１ドープ領域とは反対側の活性領域の面に配置される第２ドープ領域と、を備えている。このように、第１ドープ領域は構造化され、アクティブ領域は側面および上面で第１ドープ領域を覆う。
ここで、本明細書に記載される放射放出半導体チップは、以下の知見に基づく。すなわち、放射放出半導体チップの効率は、低い放射アウトカップリング効率や非放射再結合によって、しばしば悪影響を受ける。
低い放射アウトカップリング効率は、特に平面状の発光面を有する放射放出半導体チップで発生し得る全内部反射に起因し得る。これにより、放射放出半導体チップ内で発生する電磁放射が、狭い角度範囲でしか半導体チップから放射されないという状況が起こり得る。
ここで、本明細書に記載される放射放出半導体チップは、とりわけ、構造化された第１ドープ領域の下流に活性領域を配置するという考えに基づいているため、活性領域は、第１ドープ領域の上面に加え、側面にも配置される。これにより、主放射方向が放射放出半導体チップの放射線アウトカップリング面に対して垂直またはほぼ垂直である、極めて大量の電磁放射が生成されることにより、放射放出半導体チップにおいて生じる全反射の確率が低減される。
さらに、これにより、半導体チップによる電磁放射の角度範囲が増加する。理想的には、活性領域は、光電子半導体チップの主延長面に垂直な断面において、そのコースにおいて湾曲しており、例えば、部分的に円形である。同じことが、半導体チップの放射線アウトカップリング面にも適用されることが好ましい。
放射放出半導体チップの少なくとも１つの実施形態によれば、活性領域は第１ドープ領域の側面を完全に覆う。
この場合、第１ドープ領域の側面は、例えば、製造公差内で平面状とすることができ、活性領域は、この第１ドープ領域の平面状の側面に設けられる。そして、活性領域は、例えば、第１ドープ領域の第１の側面から上面まで連続的に延在してもよい。例えば、第１ドープ領域は、少なくとも２つ、または４つの上記側面を備えてもよい。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップは、主延長面を備え、活性領域は、部分的に主延長面に対して斜めに延在する。例えば、半導体チップの主延長面は、半導体チップが形成された基板の上面と平行に延在する。
主延長面は、例えば、成長方向に対して斜めまたは垂直に延在し、これにより放射放出半導体チップの領域がエピタキシャル成長する
これにより、活性領域は、主延長面に対して斜めの部分、および第１ドープ領域上の半導体チップの主延長面に対して平行な部分に配置することができる。例えば、活性領域が第１ドープ領域の側面に設けられる箇所では、主延長面に対して斜めに延在し、第１ドープ領域の上面に設けられる箇所では、主延長面に対して平行に延在する。
放射放出半導体チップの少なくとも１つの実施形態によれば、活性領域は湾曲している。つまり、この実施形態では、活性領域は、少なくとも略湾曲形状を含んでもよく、例えば、部分的に球面に沿っていてもよい。これは、第１ドープ領域がそれに応じて構造化された外面を含む場合である。
例えば、活性領域は、基板方向において部分的に湾曲していてもよい。活性領域は、基板と直接接触していてもよい。例えば、活性領域は、基板と部分的にのみ、直接接触している。詳細には、活性領域は、基板の電気的に絶縁された領域と直接接触していてもよい。
放射放出半導体チップの少なくとも１つの実施形態によれば、第１ドープ領域は、階段状に構造化されており、半導体チップの主延長面に垂直な方向に複数の面を備えている。すなわち、第１ドープ領域は、例えば、略ステップ角錐形状でもよい。そして、活性領域は、半導体チップの主延長面に対して横方向にまたは垂直方向に延在する第１ドープ領域の側面と、半導体チップの主延長面に対して平行に延在する第１ドープ領域の表面との両方に配置されていてもよい。
放射放出半導体チップの少なくとも１つの実施形態によれば、第１ドープ領域は、半導体チップの主延長面に垂直な方向にテーパ形状を有する。すなわち、主延長面に対して垂直な方向において、第１ドープ領域のうち主延長面に対して平行な断面の面積は減少する。
放射放出半導体チップの少なくとも１つの実施形態によれば、放射放出半導体チップは、第１ドープ領域に電気的に接続された第１コンタクト部を備え、第１コンタクト部は、第１導電領域内に延在する。
例えば、第１コンタクト部は、導電性材料、詳細には金属材料または透明導電性酸化物で形成することができる。詳細には、第１コンタクト部は、第１ドープ領域の幾何学的中心の領域において、同領域内に延在してもよい。このように、第１コンタクト部は、半導体チップの主延長面に垂直な方向にテーパ形状を有するように形成されてもよい。このような第１コンタクト部により、放射放出半導体チップの非常に均一な接触が可能となる。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップは微小発光ダイオードチップである。そして、放射放出半導体チップは、２０μｍ以下のエッジ長を有する。また、エッジ長は、例えば、横方向の広がりが最も小さい放射放出半導体チップのエッジである。また、他の方向において、放射放出半導体チップは、２０μｍよりも大きなエッジ長を有していてもよい。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップは、非平面、すなわち湾曲した放射線アウトカップリング面を備え、その面を介して、動作中に生成された放射線を半導体チップから出射することができる。放射線アウトカップリング面は、半導体チップの外表面によって形成することができる。
半導体チップは、非平面、すなわち湾曲した活性領域も有することが好ましい。活性領域は、放射線アウトカップリング面に面し、放射線アウトカップリング面と同様にまたは平行に延在する外面を含むことができる。
放射線アウトカップリング面および活性領域が非平面である場合、半導体チップの電磁放射は、活性領域の任意の点において広い角度範囲で出射されることが好ましい。
さらに、放射放出半導体チップの製造方法が提供される。詳細には、本方法は、本明細書に記載される放射放出半導体チップの製造に使用することができる。このことは、放射放出半導体チップについて開示されているすべての特徴は、方法についても開示されており、その逆もまた同様である。
この方法では、まず、基板が用意される。基板は、例えば、成長基板であってもよく、基板上に成膜される半導体チップの材料に応じて、例えば、サファイア、ＳｉＣ、ＧａＡｓ、Ｓｉ、ＩｎＰ等で形成され得る。基板は、例えば、後続の層が成膜される基板の上面に平行に延在する主延長面を備える。基板は、本明細書、また下記において、成長基板および／または成長基板上に成長されたエピタキシャル成長層であってもよい。その後、成長基板を除去してもよい。
基板は、少なくとも部分的に電気絶縁性に形成されてもよい。換言すれば、基板は、少なくとも部分的に電気的非導電性領域を備える。例えば、基板は電気絶縁性に形成されている。
本方法の少なくとも１つの実施形態によれば、本方法は、第１ドープ領域を成膜するステップを備える。第１ドープ領域の成膜は、例えばエピタキシャル成長によって行われる。これにより、第１ドープ領域を基板上に直接成膜する、またはバッファ層を基板と第１ドープ領域との間に設けることが可能となる。第１ドープ領域は、例えば、ｎドープまたはｐドープ半導体材料で形成される。
少なくとも１つの実施形態によれば、本方法は、第１ドープ領域が基板から離れる方向にテーパ形状を有するように、第１ドープ領域のパターニングを行うステップを備える。
この文脈において、第１ドープ領域の構造化は、例えば、エッチングなどの材料除去によって行うことができる。さらに、第１ドープ領域はマスクを用いて成長させてもよい。すなわち、第１ドープ領域を構造化するために、第１活性領域の材料が成膜される互いに異なるマスク開口部を有するマスクをその後使用してもよい。例えば、その後マスク開口部の大きさを、第１活性領域の成長中に連続的に低減してもよい。これにより、第１ドープ領域の基板から離れる方向のテーパ形状も達成される。
本方法の少なくとも１つの実施形態によれば、活性領域の成膜は、活性領域が第１ドープ領域の側面を覆うように行われる。詳細には、活性領域は、その後、完成した半導体チップ中の第１ドープ領域の側面と直接接触するように配置される。
少なくとも１つの実施形態によれば、本方法は、活性領域上に第２ドープ領域を成膜するステップを備える。第２ドープ領域は第１ドープ領域と異なってドープされる。活性領域および第２ドープ領域は、互いに直接接触していてもよい。すなわち、活性領域の成膜もエピタキシャルに行い、第１ドープ領域の成膜と同じエピタキシャルユニットで行ってもよい。
第２ドープ領域の成膜もエピタキシャルに行い、活性領域の成膜と同じエピタキシャルユニットで行ってもよい。
本方法の少なくとも１つの実施形態によれば、本方法は、基板を用意するステップと、第１ドープ領域を成膜するステップと、第１ドープ領域が基板から離れる方向にテーパ形状を有するように第１ドープ領域を構造化するステップと、活性領域が第１ドープ領域の側面を覆うように活性領域を成膜するステップと、活性領域上に第２ドープ領域を成膜するステップと、を備える。
詳細には、上記ステップは、指定された順序以外の順序で実行されてもよい。例えば、活性領域の成膜は、ドープ領域のうちの１つの成膜の前に行ってもよい。
本方法の少なくとも１つの実施形態によれば、第１領域の構造化は、第１領域がステップ状に構造化され、基板から離れる方向に沿っていくつかのレベルを有するように、複数回行われる。上記構造化は、例えば、必要に応じて第１領域をエッチングすることによって、またはマスクによって第１領域の成長中に構造化を行うことによって行うことができる。
本方法の少なくとも１つの実施形態によれば、活性領域の一部は、第１ドープ領域と第２ドープ領域の最初の成膜の前に成膜される。換言すれば、本方法のこの実施形態では、活性領域の少なくとも一部の成膜は、いずれのドープ領域が生成される前に行われる。
本方法の少なくとも１つの実施形態によれば、第１ドープ領域および第２ドープ領域の成膜が行われる前に、活性領域は部分的に除去される。例えば、活性領域は、基板上の広い面積にわたって成膜される。続いて、活性領域が部分的に除去され、第１ドープ領域および／または第２ドープ領域の材料が、このようにして製造された活性領域の開口部に成膜される。
以下、本明細書に記載される光電子半導体チップならびに本明細書に記載される方法を、図および関連する例示的な実施形態を参照してより詳細に説明する。
図１Ａの概略断面図を参照して、本明細書に記載される方法の第１の例示的な実施形態をより詳細に説明する。 図１Ｂの概略断面図を参照して、本明細書に記載される方法の第１の例示的な実施形態をより詳細に説明する。 図１Ｃの概略断面図を参照して、本明細書に記載される方法の第１の例示的な実施形態をより詳細に説明する。 図１Ｄの概略断面図を参照して、本明細書に記載される方法の第１の例示的な実施形態をより詳細に説明する。 図２の概略断面図を参照して、本明細書に記載される放射放出半導体チップの例示的な実施形態をより詳細に説明する。 図３の概略断面図を参照して、本明細書に記載される放射放出半導体チップの例示的な実施形態をより詳細に説明する。 図４Ａの概略斜視図を参照して、本明細書に記載される放射放出半導体チップのさらなる例示的な実施形態をより詳細に説明する。 図４Ｂの概略斜視図を参照して、本明細書に記載される放射放出半導体チップのさらなる例示的な実施形態をより詳細に説明する。 図５Ａの概略図を参照して、本明細書に記載される方法のさらなる例示的な実施形態をより詳細に説明する。 図５Ｂの概略図を参照して、本明細書に記載される方法のさらなる例示的な実施形態をより詳細に説明する。 図５Ｃの概略図を参照して、本明細書に記載される方法のさらなる例示的な実施形態をより詳細に説明する。 図５Ｄの概略図を参照して、本明細書に記載される方法のさらなる例示的な実施形態をより詳細に説明する。 図６の概略断面図を参照して、本明細書に記載される放射放出半導体チップのさらなる例示的な実施形態をより詳細に説明する。 図７Ａの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図７Ｂの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図７Ｃの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図７Ｄの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図８Ａの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図８Ｂの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図８Ｃの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図８Ｄの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図８Ｅの概略断面図を参照して、本明細書に記載される方法のさらなる例示的実施形態をより詳細に説明する。 図９の概略図を参照して、本明細書に記載される放射放出半導体チップのさらなる例示的な実施形態をより詳細に説明する。 図１０の概略図を参照して、本明細書に記載される放射放出半導体チップのさらなる例示的な実施形態をより詳細に説明する。 図１１Ａの概略図を参照して、本明細書に記載される放射放出半導体チップの動作をより詳細に説明する。 図１１Ｂの概略図を参照して、本明細書に記載される放射放出半導体チップの動作をより詳細に説明する。 図１１Ｃの概略図を参照して、本明細書に記載される放射放出半導体チップの動作をより詳細に説明する。 図１１Ｄの概略図を参照して、本明細書に記載される放射放出半導体チップの動作をより詳細に説明する。 図１１Ｅの概略図を参照して、本明細書に記載される放射放出半導体チップの動作をより詳細に説明する。 図１１Ｆの概略図を参照して、本明細書に記載される放射放出半導体チップの動作をより詳細に説明する。
同一、類似、または同じ効果を持つ要素には、図中に同じ参照符号を付す。図および図に示された要素の比率は、縮尺通りとはみなされない。逆に、個々の要素は、表現しやすくするため、および／または理解しやすくするために、誇張して大きく示すことがある。
図１Ａ～図１Ｄの概略断面図に関連して、本明細書に記載される方法の第１の例示的な実施形態をより詳細に説明する。この方法では、基板１が用意される。
基板１上に、第１ドープ領域２が成膜される。第１ドープ領域２は、例えば、ｐドープ半導体材料で形成された領域である。
続いて、図１Ａに概略的に示すように、第１ドープ領域２の構造化が、半導体チップ１０の主延長面Ｌに垂直な断面において台形に形成されるように行われる。このように構成された第１領域２は、基板１から離れる方向Ｒにおいてテーパ形状を有する。
そして、第１ドープ領域２は、主延長面Ｌに対して横方向に延在する側面２ａを備える。さらに、第１ドープ領域２は、主延長面Ｌに平行に延在する上面２ｂを備える。
オーバーグロースのために第１ドープ領域２を構造化し準備した後、活性領域で第１ドープ領域２の側面２ａを覆うように活性領域３を成膜することによって、オーバーグロースを行う。
本例では、活性領域３は、第１ドープ領域２の上面２ｂだけでなく側面２ａも完全にコンフォーマルに覆う。これを図１Ｂに示す。
活性領域によるオーバーグロースのために、第１ドープ領域の側面２ａは、Ｖ族終端であることが好ましい。これにより、例えば（００１）結晶面に平行な上面２ｂ、および側面２ａにおいて、非常に良好な結晶品質で活性領域を成長させることができる。
次のステップ、図１Ｃでは、第１ドープ領域２の側面２ａおよび上面２ｂに位置する活性領域３の領域のみが残るように、活性領域３の横の領域が除去される。
ここで、対応するマスク５を適用することができる。マスク５は、例えばＳｉＮｘ、ＳｉＯＮまたはＳｉＯ２で形成され、例えばＡＬＤ法によって設けてもよい。マスク５によって覆われていない領域における活性領域３の除去は、例えば、乾式または湿式化学エッチングによって行われる。
次のステップ、図１Ｄにおいて、活性領域３上への第２ドープ領域４の成膜が行われる。第２ドープ領域４は、例えば、ｎドープ半導体材料によって形成される。
これにより、図１Ｄに概略的に示すような、第１領域２が構造化され、第１ドープ領域２が側面２ａおよび上面２ｂで活性領域に覆われた、放射放出半導体チップ１０が得られる。
これにより、図１Ｄに示すように、放射放出半導体チップ１０は、半導体チップ１０の主延長面Ｌに平行に延在する正確に１つの上面２ｂを備える第１ドープ領域を備えることができる。これにより、第１ドープ領域２の構造の大きさは、放射放出半導体チップ１０のエッジ長ｘにほぼ対応する。換言すれば、第１ドープ領域２は、その上面２ｂとは反対側の底面２ｃにおいて、半導体チップ１０のエッジ長ｘの少なくとも２０％、特に少なくとも５０％または少なくとも８０％に対応する横方向の延在部を備える。
図２の概略断面図は、本明細書に記載される放射放出半導体チップ１０のさらなる例示的実施形態を示す。この例示的な実施形態では、図１Ｄの例示的な実施形態と比較して、第１ドープ領域２の上面２ｂの大きさは小さくなる。これにより、活性領域３の形状は、例えば、図１Ｄの例示的な実施形態の場合に比べて、より半円の形状に対応する。これにより、放射放出半導体チップ１０から出射される際の全反射の確率はさらに低下し、半導体チップ１０の効率は上昇する。一方、活性領域３の面積は、図１Ｄの例示的実施形態と比較して減少する。
図３の概略断面図は、本明細書に記載される放射放出半導体チップ１０のさらなる例示的実施形態を示す。図２および図１Ｄの例示的な実施形態とは対照的に、図３の例示的な実施形態においては、放射放出半導体チップ１０の外部接触のためのコンタクト部７および８が、追加される。これにより、第１コンタクト部７は、少なくとも基板１および／またはエピタキシャル成長層を貫通する。第２コンタクト部８は、例えば放射線透過性のコンタクト部として、第２ドープ領域４上に設けられる。第２コンタクト部８は、例えば、ＩＴＯなどのＴＣＯ材料で形成されたコンタクト部とすることができる。第２コンタクト部８の外面は、半導体チップ１０の放射線アウトカップリング面１０ａを形成する。
図４Ａおよび図４Ｂの概略斜視図は、本明細書に記載される放射放出半導体チップ１０の更なる例示的な実施形態を示す。これらの例示的な実施形態では、半導体チップ１０は、他の空間方向よりも１つの空間方向に長く延在する。すなわち、半導体チップ１０は、エッジ長ｘと、他のエッジ長ｙとを備え、他のエッジ長ｙは、エッジ長ｘに対して長い。
このように、放射放出半導体チップ１０は、帯状の延長部を有し、第１ドープ領域２の側面２ａ上に設けられる活性領域３の部分の面積は、上面２ｂの面積と比較して非常に大きい。
これにより、半導体チップ１０からの電磁放射の全反射の確率は低下する一方で、表面における非放射再結合の確率が低くなる。
半導体チップ１０がＩｎＧａＡｌＰ材料系で形成される場合、例えば、活性領域３の斜めの領域は、（１１１）ｘ－ファセットと平行に配向され、ｘ＝ＡおよびＢとすることができる。他の材料系では、他のファセットが有利であり得る。
図４Ｂに示すように、半導体チップ１０は、側面２ａによって左右両方向に規定することができる。このような３Ｄ形状は、非放射再結合をさらに強力に抑制する。半導体チップ１０の大きさは調整可能であり、アウトカップリング面１０ａに垂直な発光が最大化され、全反射を解消するための領域が最大化されることで、効率が高まる。基板およびコンタクト部は、図４Ｂに図示されていない。
全体として、本明細書に記載される放射放出半導体チップ１０は、極めて大量の電磁放射が放射線アウトカップリング面１０ａに対して垂直に入射し、非放射再結合の確率もまた低下するので、放射アウトカップリング効率が向上することを特徴とする。
図５Ａ～図５Ｄの概略図に関連して、本明細書に記載される方法のさらなる例示的な実施形態をより詳細に説明する。この例示的な実施形態において、第１ドープ領域２は、図５Ａおよび５Ｂに示されるように、複数のオーバーグロースによってステップ状に構造化され、第１ドープ領域２は、例えば、主延長面Ｌに垂直である方向Ｒに複数の平面２１、２２、２３を備える。
次のステップ、図５Ｃにおいて、活性領域３は、主延長面Ｌに対して斜めの面２１、２２、２３に沿った対応部分３１、３２、３３を備えるようにコンフォーマルに成膜される。
図５Ｄに示すように、第２のドープ層４は、活性領域３上に対応してコンフォーマルに成膜される。
これにより、放射放出半導体チップ１０の一実施形態は、図６に示す理想の態様で実現することができる。ここで、第１ドープ領域２は半球状構造であり、アクティブ領域３は、第１ドープ領域２に対応してコンフォーマルに設けられる。そして、活性領域３で発生する電磁放射９は、半導体チップ１０の外面にほとんど垂直に当たって、顕著な全反射なしに出射することができる。この結果、理論上の放射アウトカップリング効率は６９．６％となり、平面状の活性領域の放射アウトカップリング効率は約１４％に過ぎない。これにより、第２ドープ領域の半導体材料は屈折率３を有し、基板１は、例えばブラッグ反射板として、反射性を有するように形成される。さらに、放射線アウトカップリング面１０ａは、放射線アウトカップリング面１０ａに対向する活性領域３の外面にコンフォーマルに湾曲している。
図７Ａ～図７Ｄの概略断面図に関連して、本明細書に記載される方法のさらなる例示的な実施形態をより詳細に説明する。
この例示的な実施形態では、その後、第１ドープ領域２が異なるマスク５を使用してエッチングされることにより、第１ドープ領域２の面２１～２５を有する略ステップ形状またはステップ形状が得られる。このように、使用するマスクによって、異なる幾何学的形状、例えば、ステップピラミッドまたは略半球形状の第１ドープ領域２が可能となる。
エッチングステップを、図７Ｂおよび７Ｃに関連して示す。
図７Ｄは、第１ドープ領域２の各面において側面２ａにそれぞれ延在する活性領域３の各平面部３１～３５の配置を示す。続いて、対応する第２ドープ領域４を設けてもよい（図示せず）。
図８Ａ～図８Ｅの概略図に関連して、本明細書に記載される方法のさらなる例示的な実施形態をより詳細に説明する。この例示的な実施形態では、図７Ａ～図７Ｄの例示的な実施形態と同様に、活性層３が（００１）面のみで成長されることにため、技術的に非常に単純な成長プロセスが可能である。
まず、図８Ａに示すように、活性領域３を基板１上の広い領域に成膜する。
続いて、活性領域３の材料で形成された基板１上のリングのみが残るように、活性領域３の一部をエッチングにより除去する。
基板１の露出領域の上には、リングの内側の第１ドープ領域２およびリングの外側の第２ドープ領域４が続いて成膜される。これを図８Ｃに示す。この方法は、図８Ｄに示すように、リング状の活性領域３の直径が徐々に小さくなるように繰り返される。
ドープ領域２、４ならびに活性領域３は、二酸化ケイ素または窒化ケイ素で形成された成長マスクが使用されるＭＯＣＶＤプロセスによって成膜することができる。
続いて、図８Ｅに示すように、基板１を介して第１コンタクト部７が生成される、または基板１が取り外されて第１コンタクト部７が生成される（図示せず）。
図９および図１０に概略的に示すような光電子半導体チップ１０が得られ、活性領域３の外面の半球状の設計は、可能な限り多くのエピタキシャルステップによって達成され得る。第１ドープ領域２の中心において、第１コンタクト部７は、第１ドープ領域２内に延在している。
図１１Ａ～図１１Ｆの概略図に関連して、本明細書に記載される放射放出半導体チップ１０の動作をより詳細に説明する。
図１１Ａは、平面状の放射線アウトカップリング面１０ａを備える放射放出半導体チップ１０を示す。放射放出半導体チップ１０の半導体材料の屈折率が高いと、図１１Ａに示すように、放出された放射線の取り出しコーンが小さくなる。小さな取り出しコーンにより、活性領域３からの出射が妨げられる。
図１１Ｂは、本明細書に記載される半導体チップ１０の一例としての湾曲した放射線アウトカップリング面１０ａを用いることにより、取り出しコーンが大幅に拡大されることを示す。
図１１Ｃは、平面状の放射線アウトカップリング面１０ａを備える放射放出半導体チップ１０の縁部からの出射を示す。
図１１Ｄは、湾曲した放射線アウトカップリング面１０ａを用いることにより、活性領域３の端部からの出射では、半導体チップ１０の中央からの出射ほど、改善された取り出しコーンのメリットがないことを示している。
図１１Ｅは、平面状の放射線アウトカップリング面１０ａおよび平面状の活性領域３を備える放射放出半導体チップ１０からの出射を示している。
図１１Ｆは、活性領域の湾曲により、活性領域３の端部からの出射における課題が解決されることを示す。同時に、湾曲した放射線アウトカップリング面１０ａにより、取り出しコーンが改善され、開口角が大きくなる。
本発明は、実施形態を参照して与えられる説明によって限定されない。むしろ、本発明は、任意の新規の特徴、ならびに特徴の任意の組み合わせを包含し、すなわち、この特徴またはこの組み合わせが、それ自体、特許請求の範囲または実施形態において明示的に示されていない場合であっても、特許請求の範囲における特徴の任意の組み合わせを含む。
本特許出願は、ドイツ特許出願第１０２０２１１０９９６０．９号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。
１ 基板
２ 第１ドープ領域
２ａ 側面
２ｂ 上面
２ｃ 底面
２１.２５ 面
３ 活性領域
３１.３５ 区間
４ 第２ドープ領域
５ マスク
６ （００１）面
７ 第１コンタクト部
８ 第２コンタクト部
９ 電磁放射
Ｌ 主延長面
Ｒ 方向
Ｘ エッジ長
Ｙ 他のエッジ長
１０ 半導体チップ
１０ａ 放射線アウトカップリング面

Claims (13)

  1. 第１ドープ領域（２）と、
    前記第１ドープ領域に隣接し、電磁放射を生成する活性領域（３）と、
    前記第１ドープ領域（２）とは反対側の前記活性領域（３）の面に配置された第２ドープ領域（４）とを備え、
    前記第１ドープ領域（２）は、ステップ状に構造化され、半導体チップ（１０）の主延長面（Ｌ）に垂直な方向に複数の平面（２１～２５）を備え、
    前記活性領域（３）は、側面（２ａ）および上面（２ｂ）上の前記第１ドープ領域（２）を覆う、
    放射放出半導体チップ（１０）。
  2. 前記活性領域（３）は、前記第１ドープ領域（２）の側面（２ａ）を完全に覆う、
    請求項１に記載の放射放出半導体チップ（１０）。
  3. 前記半導体チップ（１０）は、主延長面（Ｌ）を有し、前記活性領域（３）は、部分的に前記主延長面（Ｌ）に対して斜めに延在している、
    請求項１または２に記載の放射放出半導体チップ（１０）。
  4. 前記活性領域（３）は湾曲している、
    請求項１～３のいずれか１項に記載の放射放出半導体チップ（１０）。
  5. 前記第１ドープ領域（２）は、前記半導体チップ（１０）の主延長面（Ｌ）に垂直な方向に沿ってテーパ形状を有する、
    請求項１～４のいずれか１項に記載の放射放出半導体チップ（１０）。
  6. 前記第１ドープ領域（２）に電気的に接続された第１コンタクト部（７）を備え、前記第１コンタクト部（７）は、第１導電性領域（２）内に延在している、
    請求項１～５のいずれか１項に記載の放射放出半導体チップ（１０）。
  7. ２０μｍ以下のエッジ長（ｘ）を備える、
    請求項１～６のいずれか１項に記載の放射放出半導体チップ（１０）。
  8. 非平面状の放射線アウトカップリング面（１０ａ）を備え、前記活性領域（３）が非平面状である、
    請求項１～７のいずれか１項に記載の放射放出半導体チップ（１０）。
  9. 基板（１）用意するステップと、
    第１ドープ領域（２）を成膜するステップと、
    前記第１ドープ領域（２）がステップ状に構造化され、前記基板（１）から離れる方向（Ｒ）に沿ったテーパ形状を有し、複数の平面（２１～２５）を備えるように、前記第１ドープ領域（２）の多重構造化を行うステップと、
    活性領域（３）が前記第１ドープ領域（２）の側面（２ａ）を覆うように、前記活性領域（３）を成膜するステップと、
    第２ドープ領域（４）を前記活性領域（３）上に成膜するステップと、を備える、
    放射放出半導体チップ（１０）の製造方法。
  10. 前記構造化は、複数のエッチングによって実行される、
    請求項９に記載の方法。
  11. 前記第１ドープ領域（２）および前記第２ドープ領域（４）の最初の成膜の前に、前記活性領域（３）の一部が成膜される、
    請求項９または１０に記載の方法。
  12. 前記第１ドープ領域（２）および前記第２ドープ領域（４）の成膜が行われる前に、前記活性領域（３）が部分的に除去される、
    請求項１１に記載の方法。
  13. 請求項１～８のいずれか１項に記載の放射放出半導体チップ（１０）が製造される、
    請求項９～１２のいずれか１項に記載の方法。
JP2023560641A 2021-04-20 2022-04-05 放射放出半導体チップおよび放射放出半導体チップの製造方法 Pending JP2024516089A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021109960.9A DE102021109960A1 (de) 2021-04-20 2021-04-20 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102021109960.9 2021-04-20
PCT/EP2022/059012 WO2022223290A1 (de) 2021-04-20 2022-04-05 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Publications (1)

Publication Number Publication Date
JP2024516089A true JP2024516089A (ja) 2024-04-12

Family

ID=81580000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023560641A Pending JP2024516089A (ja) 2021-04-20 2022-04-05 放射放出半導体チップおよび放射放出半導体チップの製造方法

Country Status (6)

Country Link
US (1) US20240204137A1 (ja)
JP (1) JP2024516089A (ja)
KR (1) KR20230172543A (ja)
CN (1) CN117178378A (ja)
DE (2) DE102021109960A1 (ja)
WO (1) WO2022223290A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153991A (ja) 1993-11-26 1995-06-16 Nec Corp 発光ダイオード及びその製造方法
JPH1022523A (ja) 1996-07-02 1998-01-23 Omron Corp 半導体発光素子
JP4595198B2 (ja) 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US8476652B2 (en) * 2010-07-30 2013-07-02 Invenlux Corporation Three-dimensional light-emitting devices and method for fabricating the same
US20140264260A1 (en) * 2013-03-15 2014-09-18 Design Express Limited Light emitting structure
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102017119346A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils

Also Published As

Publication number Publication date
DE102021109960A1 (de) 2022-10-20
KR20230172543A (ko) 2023-12-22
CN117178378A (zh) 2023-12-05
DE112022000789A5 (de) 2023-11-16
US20240204137A1 (en) 2024-06-20
WO2022223290A1 (de) 2022-10-27

Similar Documents

Publication Publication Date Title
US10559717B2 (en) Light-emitting device and manufacturing method thereof
KR100896576B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP5952922B2 (ja) オプトエレクトロニクス半導体チップ
CN101655192B (zh) 发光装置
JP3863569B2 (ja) Ｍｏｖｐｅ層の列を有する半導体基体の製造方法
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
US20180309029A1 (en) Light emitting device and method of fabricating the same
JP2005268809A (ja) 面内発光層を含む半導体発光素子
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
TWI714146B (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
CN103959489A (zh) 光电子半导体芯片
JP2017517152A (ja) パターン付けされた基板を有する発光デバイス
KR101967836B1 (ko) 3차원 발광 소자 및 그 제조방법
JP2007235122A (ja) 半導体発光装置及びその製造方法
US11069835B2 (en) Optoelectronic semiconductor chip and method of manufacturing the same
US9306120B2 (en) High efficiency light emitting diode
US20210143306A1 (en) Semiconductor light-emitting device
CN106716651B (zh) 光电半导体芯片和用于制造该光电半导体芯片的方法
KR102289345B1 (ko) 구조화된 기판을 갖는 발광 다이오드
US20180261726A1 (en) Light emitting diode
JP2024516089A (ja) 放射放出半導体チップおよび放射放出半導体チップの製造方法
KR102307081B1 (ko) 성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910