KR102307081B1 - 성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법 - Google Patents

성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR102307081B1
KR102307081B1 KR1020167021539A KR20167021539A KR102307081B1 KR 102307081 B1 KR102307081 B1 KR 102307081B1 KR 1020167021539 A KR1020167021539 A KR 1020167021539A KR 20167021539 A KR20167021539 A KR 20167021539A KR 102307081 B1 KR102307081 B1 KR 102307081B1
Authority
KR
South Korea
Prior art keywords
sidewall
substrate
semiconductor structure
disposed
light
Prior art date
Application number
KR1020167021539A
Other languages
English (en)
Other versions
KR20160106151A (ko
Inventor
토니 로페즈
Original Assignee
루미리즈 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미리즈 홀딩 비.브이. filed Critical 루미리즈 홀딩 비.브이.
Publication of KR20160106151A publication Critical patent/KR20160106151A/ko
Application granted granted Critical
Publication of KR102307081B1 publication Critical patent/KR102307081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 실시예들은 기판(10), 및 기판 상에 성장된 반도체 구조체(12)를 포함한다. 반도체 구조체는 n 타입 영역(16)과 p 타입 영역(20) 사이에 배치된 발광 층(18)을 포함한다. 기판은 제1 측벽(30) 및 제2 측벽(32)을 포함한다. 제1 측벽과 제2 측벽은 반도체 구조체의 주 표면에 대해 상이한 각도들로 배치된다. 제1 측벽(30) 위에 반사 층(34)이 배치된다.

Description

성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE WITH SHAPED SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 광 추출을 향상시킬 수 있는 반도체 발광 디바이스와 관련된다.
발광 다이오드들(LED들), 공진 캐비티 발광 다이오드들(RCLED들), 수직 캐비티 레이저 다이오드들(VCSEL들) 및 에지 방출 레이저들(edge emitting lasers)을 포함하는 반도체 발광 디바이스들은 현재 이용 가능한 광원들 중 가장 효율적인 것들이다. 가시 스펙트럼에 걸쳐 작동할 수 있는 고휘도 발광 디바이스들의 제조에 있어 현재 관심을 끌고 있는 재료 시스템들은 Ⅲ-Ⅴ족 반도체들, 특히 Ⅲ족 질화물 재료들이라고도 불리는 갈륨, 알루미늄, 인듐 및 질소의 이원(binary), 삼원(ternary), 및 사원(quaternary) 합금들을 포함한다. 전형적으로, Ⅲ족-질화물 발광 디바이스들은 사파이어, 실리콘 카바이드, Ⅲ족-질화물 또는 기타 적합한 기판 상에 상이한 조성들과 도펀트 농도들의 반도체 층들의 스택을 금속-유기 화학 증착(metal-organic chemical vapor deposition, MOCVD), 분자 빔 에피택시(molecular beam epitaxy, MBE), 또는 기타 에피택셜 기술들에 의해 에피택셜 성장시킴으로써 제조된다. 스택은 종종, 기판 위에 형성되고, 예를 들어 Si로 도핑된 하나 이상의 n 타입 층, n 타입 층 또는 층들 위에 형성된 활성 영역 내의 하나 이상의 발광 층들, 및 활성 영역 위에 형성되고, 예를 들어 Mg로 도핑된 하나 이상의 p 타입 층을 포함한다. 전기적 콘택트들이 n 타입 및 p 타입 영역들 상에 형성된다.
도 1은 알려진 LED를 도해한다. 성장 기판(2) 상의 에피택셜 구조체의 성장 후에, 금속 콘택트들이 에피택셜 구조체 상에 형성되고, 디바이스는 성장 방향에 대해 뒤집혀서 마운트(5) 상에 부착된다. 도 1에서, 에피택셜 구조체와 금속 콘택트들이 블록(3)으로서 나타내어진다. 인광체 층(4)이 기판(2) 상에 형성된다. 인광체 층(4)은 에피택셜 구조체의 발광 층에 의해 방출된 광을 흡수하고 상이한 파장의 광을 방출한다. 렌즈(6)는 LED와 마운트(5) 위에 배치된다.
도 1에 도시된 디바이스에서, LED로부터 추출된 광의 대부분은 (에피택셜 구조체 측과는 대조적으로) 기판 측으로부터 추출된다. 금속 콘택트들을 향하여 광 발광 층에 의해 방출된 광은, 구조체를 나가기 전에, 반사 p 콘택트에 의해 부분적으로 반사될 수 있다. p 콘택트는 기판 대향편의 에피택셜 구조체 표면의 일부분을 커버할 수 있다. 인광체는 일반적으로 사방으로 광을 방출한다. 인광체에 의해 흡수되고 상이한 파장에서 방출되는 일부 광(8)은 렌즈(6)의 방향으로 방출된다. 인광체에 의해 방출된 일부 광(9)은 에피택셜 구조체(3)를 향하여 되방출된다. 에피택셜 구조체(3)가 매우 반사성은 아니기 때문에, 광(9)이 흡수되기 쉽고, 이것은 도 1의 디바이스의 효율을 감소시킨다.
발명의 목적은 에피택셜 구조체에 의한 광 흡수를 감소시킬 수 있는 디바이스를 제공하는 것이다.
본 발명의 실시예들은 기판, 및 상기 기판 상에 성장된 반도체 구조체를 포함한다. 상기 반도체 구조체는 n 타입 영역과 p 타입 영역 사이에 배치된 발광 층을 포함한다. 상기 기판은 제1 측벽 및 제2 측벽을 포함한다. 상기 제1 측벽과 상기 제2 측벽은 상기 반도체 구조체의 주 표면에 대해 상이한 각도들로 배치된다. 상기 제1 측벽 위에 반사층이 배치된다.
본 발명의 실시예들에 따른 방법은 기판 상에 반도체 구조체를 성장시키는 단계를 포함하고, 상기 반도체 구조체는 n 타입 영역과 p 타입 영역 사이에 배치된 Ⅲ족-질화물 발광 층을 포함한다. 이 방법은 제1 측벽 및 제2 측벽을 형성하도록 상기 기판을 성형하는 단계를 더 포함한다. 상기 제1 측벽과 상기 제2 측벽은 상기 반도체 구조체의 주 표면에 대해 상이한 각도들로 배치된다. 상기 제1 측벽 위에 반사층이 형성된다.
도 1은 종래 기술의 인광체 변환 발광 다이오드를 도해한다.
도 2는 Ⅲ족-질화물 LED의 일 예를 도해한다.
도 3은 성형된 성장 기판을 갖는 디바이스를 도해한다.
도 4는 도 3에 도시된 디바이스의 단면도이다.
도 5는 반사 마운트 상에 배치되는, 성형된 성장 기판 및 파장 변환 층을 갖는 디바이스를 도해한다.
도 6은 반사 마운트 상에 배치되는 성형된 성장 기판들을 갖는 두 개의 디바이스들을 도해한다.
도 7은 도 1에 도시된 구조체의 원격-장 방출 패턴을 도해한다.
도 8은 도 6에 도시된 구조체의 원격-장 방출 패턴을 도해한다.
도 9는 마운트 내의 성형된 개구부 내에 배치되는 성형된 성장 기판을 갖는 디바이스의 단면도이다.
도 10은 성형된 성장 기판을 갖는 디바이스의 단면도이다.
본 발명의 실시예들에서, 성장 기판은 에피택셜 구조체를 향하여 지향되는 광량을 감소시키기 위해 성형된다.
아래의 예들에서는 반도체 발광 디바이스들은 청색 또는 UV 광을 방출하는 Ⅲ족 질화물 LED들이지만, 다른 Ⅲ-Ⅴ족 재료들, Ⅲ족 인화물, Ⅲ족 비화물, Ⅱ-Ⅵ족 재료들, ZnO, 또는 Si 기반 재료들과 같은 다른 재료 시스템들로 만들어진 레이저 다이오드들 및 반도체 발광 디바이스들과 같은 LED들 외에도 반도체 발광 디바이스들이 사용될 수 있다.
도 2는 본 발명의 실시예들에서 사용될 수 있는 Ⅲ족-질화물 LED를 도해한다. 임의의 적합한 반도체 발광 디바이스가 사용될 수 있고, 발명의 실시예들은 도 2에 도시된 디바이스로 제한되지 않는다. 도 2의 디바이스는 본 기술분야에 공지된 바와 같이 성장 기판(10) 상에 Ⅲ족-질화물 반도체 구조체(12)를 성장시킴으로써 형성된다. 성장 기판은 종종 사파이어이지만, 예를 들어, 비 Ⅲ족-질화물 재료, 사파이어, SiC, Si, GaN, 또는 복합 기판과 같은 임의의 적합한 기판일 수 있다. Ⅲ족-질화물 반도체 구조체가 성장되는 성장 기판의 표면은, 성장 전에 패터닝, 러프닝, 또는 텍스처링될 수 있고, 이것은 기판으로의 광 추출을 향상시킬 수 있다.
반도체 구조체는 n과 p 타입 영역들 사이에 샌드위치된 발광 또는 활성 영역을 포함한다. n 타입 영역(16)이 먼저 성장될 수도 있고, 예를 들어, n 타입 도핑될 수 있거나 또는 의도적으로 도핑되지 않을 수도 있는, 완충 층들 또는 핵발생 층들과 같은 준비 층들, 및 효율적으로 광을 방출하기 위한 발광 영역에 바람직한 특별한 광학적, 물질적, 또는 전기적 특성들을 위해 설계된 n 또는 심지어 p 타입 디바이스 층들을 포함한, 상이한 조성들 및 도펀트 농도의 여러 층들을 포함할 수 있다. 발광 또는 활성 영역(18)은 n 타입 영역 위에 성장된다. 적합한 발광 영역들의 예들은 단일의 두꺼운 또는 얇은 발광 층, 또는 장벽층들에 의해 분리되는 여러 개의 얇은 또는 두꺼운 발광 층들을 포함하는 여러 개의 양자 우물 발광 영역을 포함한다. p 타입 영역(20)이 발광 영역 위에 성장될 수도 있다. n 타입 영역과 마찬가지로, p 타입 영역은 의도적으로 도핑되지 않은 층들 또는 n 타입 층들을 포함하는, 상이한 조성, 두께, 및 도펀트 농도의 여러 층들을 포함할 수 있다.
성장 후에, p 콘택트가 p 타입 영역의 표면 상에 형성된다. p 콘택트(21)는 반사성 금속의 일렉트로마이그레이션(electromigration)을 방지 또는 감소할 수 있는 반사성 금속 또는 가드 금속과 같은 여러 개의 도전 층들을 종종 포함한다. 반사성 금속은 종종 실버이지만, 임의의 적합한 재료 또는 재료들이 이용될 수 있다. p 콘택트(21)를 형성한 후에, p 콘택트(21), p 타입 영역(20), 및 활성 영역(18)의 일부가, n 콘택트(22)가 형성되는 n 타입 영역(16)의 일부를 노출하도록 제거된다. 실리콘 산화물과 같은 유전체 또는 임의의 다른 적합한 재료로 충전될 수 있는 갭(25)에 의해 n 콘택트와 p 콘택트(22, 21)가 서로 전기적으로 아이솔레이트된다. 여러 개의 n 콘택트 비아들이 형성될 수 있다; n 콘택트와 p 콘택트(22, 21)는 도 2에 도시된 배열로 제한되지 않는다. 본 기술 분야에 알려진 바와 같이, n 콘택트와 p 콘택트는 유전체/금속 스택을 갖는 본드 패드들을 형성하기 위해 재분포될 수 있다.
LED로의 전기 접속들을 형성하기 위해, 하나 이상의 상호접속부들(26, 28)이 n 콘택트와 p 콘택트(22, 21) 상에 형성되거나 또는 그들에 전기적으로 접속된다. 상호접속부(26)는 도 2의 n 콘택트(22)에 전기적으로 접속된다. 상호접속부(28)는 p 콘택트(21)에 전기적으로 접속된다. 상호접속부들(26, 28)은 유전체 층(24) 및 갭(27)에 의해 서로에 대해 그리고 n 콘택트 및 p 콘택트(22, 21)에 대해 전기적으로 아이솔레이트된다. 상호접속부들(26, 28)은 예를 들어, 땜납, 스터드 범프들, 골드 층들, 또는 임의의 다른 적합한 구조체일 수 있다. 많은 개별 LED들이 단일 성장 기판 웨이퍼 상에 형성된 다음, 디바이스들의 웨이퍼로부터 다이싱된다. 반도체 구조체, n 콘택트 및 p 콘택트(22, 21), 및 상호접속부들(26, 28)은 이하 도면들에서 블록(12)에 의해 표현된다.
도 3은 본 발명의 실시예들에 따른, 성형된 성장 기판을 갖는 디바이스를 도해한다. 도 4는 도 3에 도시된 디바이스의 단면도이다. 도 3에 도시된 디바이스는 에피택셜 구조체(12)가 직사각형이도록 성장 기판 웨이퍼로부터 다이싱될 수 있다. 직사각형 에피택셜 구조체(12)의 롱 에지들 중 하나를 따라, 성장 기판(10)이 실질적 수직 측벽(30)으로 성형된다. 직사각형 에피택셜 구조체(12)의 롱 에지들 중 다른 하나를 따라, 성장 기판(10)이 경사 측벽(32)으로 성형된다. 경사 측벽(32)은 성장 기판(10)의 탑(top)에서의 버텍스(vertex)(33)에서 실질적 수직 측벽(30)과 만나도록 경사질 수 있다. 도 4에 도시된 단면에서, 수직 측벽(30)과 경사 측벽(32)은 60°의 각도(35)를 갖는 직각 삼각형을 만든다. 삼각형의 각(35)은 어떤 실시예들에서는 적어도 50°일 수 있고 어떤 실시예들에서는 70° 이하일 수 있다. 직사각형 에피택셜 구조체의 숏 에지들을 따라, 성장 기판(10)은 기판(10)이 삼각형 프리즘을 형성하도록 실질적 수직 측벽들(36)을 가질 수 있다. 기판은 도 3 및 도 4에 도시된 직각 삼각형으로 제한되지 않고, 예를 들어, 사다리꼴 프리즘들, 직각 삼각형들 외의 다른 삼각형들, 임의의 종류의 프리즘, 및 유사각기둥들(prismatoids)과 같은 기하학적 형상들을 포함한 임의의 적합한 형태들 및 단면들로 성형될 수 있다. 프리즘은 n개 변을 갖는 다각형 밑면, 밑면과 동일한 평면에 있지 않은 평행이동된 밑면 카피, 평행이동된 밑면 카피와 밑면의 대응하는 변들을 연결하는 n개의 다른 표면들(반드시 모두 평행사변형임)을 갖는 다면체이다. 밑면들에 평행한 모든 단면들은 동일하다. 프리즘들은 그들의 밑면을 따라 명명되므로, 오각형 밑면을 갖는 프리즘은 오각 프리즘이라고 불린다. 유사각기둥은 모든 버텍스들이 두 개의 평행한 평면들 내에 놓이는 다면체이다.
수직 측벽(30)은 고도의 반사성 재료(34)로 커버될 수 있다. 수직 측벽들(36)은 고도의 반사성 재료(34) 또는 상이한 재료로 커버될 수 있다. 예를 들어, 반사성 페인트, 반사성 금속들 예컨대, Ag 또는 Al, 유전체 재료들, 또는 화이트 산광기들과 같은 임의의 적합한 반사성 재료(들)이 이용될 수 있다. 어떤 실시예들에서, 구조체(12)의 측벽들의 일부 또는 전부가 고도의 반사성 재료로 코팅될 수 있다. 최대 면적을 갖는 측벽인, 도 3 및 도 4에 도시된 실시예의 경사 측벽(32)을 통해 기판으로부터 광이 추출된다.
본 발명의 실시예들에 따라 성형되는 성장 기판은 도 1에 도시된 디바이스와 같은 종래의 디바이스의 성장 기판보다 더 두꺼울 수 있다. 예를 들어, 도 3 및 도 4의 성장 기판(10)은 어떤 실시예들에서는 두께가 적어도 300㎛일 수 있고, 어떤 실시예들에서는 두께가 1000㎛ 이하일 수 있고, 어떤 실시예들에서는 두께가 적어도 500㎛일 수 있고, 어떤 실시예들에서는 800㎛ 이하일 수 있다.
기판(10)은 임의의 적합한 방법으로 성형될 수 있다. 예를 들어, 실질적 수직 측벽들(30, 36)은 성장 기판 웨이퍼로부터 디바이스를 다이싱함으로써 형성될 수 있다. 경사 측벽(32)은 예를 들어, 에칭, 연마, 레이저 스크라이빙, 레이저 어블레이션, 또는 서브-표면 스크라이빙 및 브레이킹(가끔 "스텔스(stealth)" 다이싱 또는 절삭으로서 지칭됨)과 같은 임의의 적합한 기술에 의해 형성될 수 있다. 어떤 실시예들에서, 디바이스(12)는 경사 측벽(32)의 형성 동안 예를 들어, 핸들링 테이프로 또는 임의의 다른 적합한 재료 또는 기술로 그것을 커버함으로써 보호된다. 어떤 실시예들에서는 기판(10) 상에 반도체 구조체가 성장된 후 경사 측벽(32)이 형성될 수 있다. 경사 측벽(32)은 성장 기판 웨이퍼로부터 디바이스를 다이싱하기 전 또는 후에 형성될 수 있다. 어떤 실시예들에서, 기판(10)은 경사 측벽(32)을 형성하기 전에 박형화된다.
도 5는 성형된 성장 기판 및 파장 변환 층을 갖는 디바이스를 도해한다. 파장 변환 층(40)은 광이 추출되는 기판(10)의 표면인 경사 측벽(32) 상에 형성된다. 파장 변환 층(40)은 예를 들어, 소결에 의해 세라믹으로 형성된 후 기판(10)에 접착된 파장 변환 층일 수 있거나, 또는 예를 들어, 몰딩, 라미네이팅, 전기영동 피착, 스핀 코팅, 스프레이 코팅, 스크린 프린팅, 또는 디스펜싱을 포함한 임의의 적합한 방법에 의해 기판 상에 피착되는 실리콘, 유리, 또는 에폭시와 같은 투명 재료와 혼합된 파장 변환 재료일 수 있다. 파장 변환 층(40)은 종종 두께가 50㎛와 100㎛ 사이이지만, 사용된 특정 파장 변환 재료에 대해, 그리고 파장 변환 층을 형성하기 위해 이용된 특정 방법에 대해 적절한 임의의 두께일 수 있다.
파장 변환 층(40)의 파장 변환 재료는 예를 들어, 통상의 인광체들, 유기 인광체들, 양자 점들, 유기 반도체들, Ⅱ-Ⅵ 또는 Ⅲ-V족 반도체들, Ⅱ-Ⅵ 또는 Ⅲ-V족 반도체 양자 점들 또는 나노결정들, 염료들, 폴리머들, 또는 발광하는 다른 재료들일 수 있다. 파장 변환 재료는 LED에 의해 방출된 광을 흡수하고 하나 이상의 상이한 파장들의 광을 방출한다. LED에 의해 방출되고 변환되지 않은 광은 종종 구조체로부터 추출되는 광의 최종 스펙트럼의 일부이지만, 그럴 필요는 없다. 통상적 조합들의 예들은 옐로우-방출 파장 변환 재료와 결합된 블루-방출 LED, 그린- 및 레드-방출 파장 변환 재료들과 결합된 블루-방출 LED, 블루- 및 옐로우-방출 파장 변환 재료들과 결합된 UV-방출 LED, 및 블루-, 그린- 및 레드-방출 파장 변환 재료들과 결합된 UV-방출 LED를 포함한다. 다른 컬러들의 광을 방출하는 파장 변환 재료들이, 구조체로부터 방출되는 광의 스펙트럼을 조절하기 위해 부가될 수 있다.
레이(46)에 의해 도시된 바와 같이, 파장 변환 층(40)에 의해 기판(10) 내로 방출되는 광은 반사 코팅(34)에 의해 반사될 수 있고, 그 후 파장 변환 층(40)을 향해 방출될 수 있고 거기서 광은 디바이스로부터 탈출할 수 있다. 인광체에 의해 방출된 상당량의 광이 반사성이 나쁜 에피택셜 구조체에 의해 흡수되는 도 1의 디바이스와는 대조적으로, 도 5의 디바이스에서 파장 변환 층(40)에 의해 기판(10) 내로 방출되는 광(46)은 반도체 구조체(12)와 만나기 어렵다. 따라서, 성장 기판의 성형은 반도체 구조체에 의해 흡수되는 파장 변환 층(40)에 의해 생성되는 광량을 감소시킴으로써 디바이스의 추출 효율을 증가시킬 수 있다.
어떤 실시예들에서, 성형된 성장 기판들을 갖는 디바이스들은 도 5에 도시된 바와 같이 반사 마운트들 상에 배치된다. 반사 마운트(42)는 반사성 금속과 같은 반사성 재료로 형성될 수 있거나, 또는 반사성 탑 표면(44)을 갖는 임의의 적합한 재료일 수 있다. 탑 표면은 예를 들어, 반사성 금속 예컨대, Ag 또는 Al, 반사성 페인트, 또는 임의의 다른 적합한 재료로 표면을 코팅함으로써 반사성으로 만들어질 수 있다.
도 3, 도 4, 및 도 5에 도시된 디바이스가 기판(10)의 단일 측벽(경사 측벽(32))을 통해 광을 방출하기 때문에, 도 1에 도시된 바와 같이 광 방출은 대칭적이지 않다. 도 6은 도 5에 도시된 두 개의 디바이스들이 반사 마운트(42) 상에 서로 등을 맞대고 배치되는 구성을 도해한다. 좌측 디바이스(50) 및 우측 디바이스(52)의 수직 측벽들(30) 상의 반사 코팅(34)은 서로 인접하게 배치된다. 좌측 디바이스(50)로부터의 광은 대체로 방향(51)으로 방출된다. 우측 디바이스(52)로부터의 광은 대체로 방향(53)으로 방출된다.
도 7은 도 1에 도시된 디바이스로부터의 원격-장 방출 패턴을 도해한다. 도 1의 방출 패턴은 실질적으로 대칭적인 램버시안(Lambertian) 패턴이다. 도 8은 도 6에 도시된 디바이스로부터의 원격-장 방출 패턴을 도해한다. 도 6의 구조체는 두 개의 로브들, 즉, 좌측 디바이스(50)로부터의 좌측 로브(51A) 및 우측 디바이스(52)로부터의 우측 로브(53A)에서 광을 방출한다. 구조체의 탑으로부터 실질적으로 더 많은 광을 추출하는 도 1의 디바이스보다 도 6의 구조체는 구조체의 측면들로부터 실질적으로 더 많은 광을 추출한다. 도 6에 도시된 구조체는 방향성을 요구하지 않지만 예를 들어, 산광을 향상시키기 위해 상당한 측면 방출을 오히려 선호하는 조명 애플리케이션들에 유익할 수 있다.
도 9는 광 방출의 방향성을 요구하는 애플리케이션들에 적합할 수 있는 실시예를 도해한다. 도 9의 디바이스에서, 캐비티 또는 개구(66)가 마운트(64)에 형성된다. 캐비티(66)는 도 3에 도시된 디바이스와 같은 성형된 성장 기판(10)을 갖는 디바이스를 수용하도록 성형된다. 캐비티(66)의 형상은 디바이스의 형상과 실질적으로 동일할 수 있다. 예를 들어, 캐비티(66)는 측벽(32)이 마운트(64)의 표면들 중 하나와 실질적으로 평행하도록 성형될 수 있다. 어떤 실시예들에서, 캐비티(66)는 측벽(32)이 마운트(64)의 표면과 만나거나, 또는 파장 변환 부재를 수용하기 위해 넣어지도록 성형될 수 있다. 대안적으로, 캐비티(66)는 측벽(32)이 마운트(64)의 표면 위로 돌출하도록 성형될 수 있다.
반사성 재료(34)로 코팅되는 기판(10)의 측벽(30)은 캐비티(66)에 근접하게 배치된다. 어떤 실시예들에서, 별도의 반사성 재료 층(34)이 생략될 수 있도록, 캐비티(66)의 내부 표면들 중 하나 이상이 반사성일 수 있다. 마찬가지로, 캐비티(66)의 내부 표면들 중 하나 이상이 반사성이면, 별도의 반사성 재료 층이 측벽(36)으로부터 생략될 수 있다. 광이 추출되는 측벽(32)은 마운트(64)의 탑 표면과 실질적으로 평평하게 배치된다(이 문맥에서 이용되는 바와 같이, 마운트(64)의 "탑" 표면은 캐비티가 연장되기 시작하는 표면을 지칭함). 예를 들어, 발광 세라믹 또는 다른 적합한 재료일 수 있는 파장 변환 부재(60)는 실리콘, 에폭시, 유리, 또는 임의의 다른 적합한 재료와 같은 투명 접착제 층(62)에 의해 측벽(32)에 부착될 수 있다. 반사성 재료(68)는 파장 변환 부재(60) 주위에 배치될 수 있다. 도 9에 도시된 구조체는 도 1에 도시된 구조체와 유사한 원격-장 패턴을 방출한다. 광의 대부분은 도 9에 도시된 배향에서 구조체의 탑을 통해 구조체로부터 추출된다.
어떤 실시예들에서, 도 9의 디바이스에 있어서 마운트(64) 및/또는 파장 변환 부재(60)를 둘러싸는 반사 층(68)은 열을 전도하는 재료들로 형성될 수 있다. 마운트는 예를 들어, 금속, 세라믹, AlN, 또는 실리카와 같은 임의의 적합한 재료로 형성될 수 있다. 어떤 실시예들에서, 마운트의 표면은 예를 들어, 실버 금속을 포함한, 임의의 적합한 반사성 재료(도 9에서는 도시되지 않음)로 코팅된다. 반사 층(68)은 예를 들어, 화이트 반사체 페이스트와 같은 임의의 적합한 재료일 수 있다. 마운트(64) 및/또는 반사 층(68)은 LED 및/또는 파장 변환 부재(60)로부터 밖으로 열을 전도할 수 있으며, 이것은 구조체의 효율을 증가시킬 수 있고/있거나 디바이스의 수명을 향상시킬 수 있다.
기판(10)의 형상은 도 3, 도 4, 도 5, 도 6, 및 도 9에 도시된 형상들로 제한되지 않는다. 도 10은 본 발명의 실시예들에 따른, 성형된 성장 기판(10)의 단면을 도해한다. 반도체 구조체(12)의 평면(70)이 도 10에 도시된다. 도 4의 디바이스에서, 반사 층이 배치되는 측벽(30)은 평면(70)과 동등한 면과 직각을 형성한다. 광이 추출되는 측벽(32)은 평면(70)과 동등한 면과 예각(35)을 형성한다. 도 4의 기판(10)은 네 개의 측벽들을 갖고 다른 표면을 갖지 않는다. 최대 면적을 가진 측벽인 측벽(32)으로부터 광이 추출된다.
도 10에서, 반사 층이 배치되는 측벽(30)은 평면(70)과 예각(72)을 형성한다. 광이 추출되는 측벽(32)은 평면(70)과 예각(74)을 형성한다. 예각(74)은 예각(72)보다 작다(즉, 측벽(30)이 측벽(32)보다 수직에 더 가깝다). 다시 말해서, 측벽(30)은 측벽(32)과는 주 평면(70)에 대해 상이한 각도로 배열된다(이것은 또한 도 4의 디바이스의 경우임). 도 4에서와 같이, 도 10의 디바이스에서, 광은 측벽(32)으로부터 추출된다. 어떤 실시예들에서, 광이 추출되는 측벽은 최대 면적을 갖는 측벽이다.
도 10에 도시된 기판은 또한 탑 표면(76)을 갖는다. 탑 표면(76)은 반사 층으로 코팅될 수 있다. 반사 층은 전술한 것들과 유사하거나 동일하다. 탑 표면(76)을 통해 기판으로부터는 광이 거의 또는 전혀 추출되지 않는다. 도 10에 도시된 기판은 탑 표면 및 네 개의 측벽들을 갖고, 두 개의 롱 측벽들(30, 32)이 서로 대향하고, 두 개의 숏 측벽들(36)이 서로 대향한다. 숏 측벽들(36)은 주 평면(70)에 대해 수직일 수 있거나 또는 예각으로 경사질 수 있다. 측벽(32)의 면적은 탑 표면(76)의 면적보다 크다. 측벽들(30, 36)과 탑 표면(76)은 반사 층으로 코팅될 수 있다. 파장 변환 층은 전술한 바와 같이, 측벽(32) 상에 배치될 수 있다.
어떤 실시예들에서, 반사성 재료로 코팅되는 것 외에도 또는 그 대신에, 기판의 반사성 측벽들은, 기판으로부터 광이 추출되는 측벽(32)을 향해 광을 산란 및/또는 지향시키기 위해, 예를 들어, 랜덤한 또는 반복적 패턴을 이용한 패터닝 또는 러프닝에 의해, 텍스처링될 수 있다.
본 발명을 상세히 설명했지만, 통상의 기술자는 본 개시가 제공되면, 본 명세서에 설명된 발명의 개념의 사상으로부터 벗어나지 않고 본 발명에 대한 변형이 만들어질 수 있다는 것을 이해할 것이다. 따라서, 발명의 범위는 예시되고 설명된 특정 실시예들로 제한되도록 의도되지 않는다.

Claims (18)

  1. 디바이스로서:
    기판;
    상기 기판 상에 배치된 반도체 구조체; 및
    반사층
    을 포함하고,
    상기 반도체 구조체는 n 타입 영역과 p 타입 영역 사이에 배치된 발광 층을 포함하고;
    상기 기판은 제1 측벽 및 제2 측벽을 포함하고;
    상기 제1 측벽과 상기 제2 측벽은 상기 반도체 구조체의 주 표면에 대해 상이한 각도들로 배치되고;
    상기 제1 측벽은 상기 반도체 구조체의 주 표면과 직각을 형성하고;
    상기 제2 측벽을 통해 상기 기판으로부터 광이 추출되고,
    상기 반사층은 상기 제1 측벽 위에 배치되고, 상기 반사층은 상기 반도체 구조체로부터 상기 제1 측벽과 상기 제2 측벽 사이의 접점으로 연장하는, 디바이스.
  2. 삭제
  3. 제1항에 있어서, 상기 제2 측벽은 상기 반도체 구조체의 주 표면과 예각을 형성하는, 디바이스.
  4. 제1항에 있어서, 상기 제2 측벽은 상기 제1 측벽보다 큰 면적을 갖는, 디바이스.
  5. 제1항에 있어서, 상기 반도체 구조체는 제1 롱 에지, 제2 롱 에지, 및 상기 제1 롱 에지와 상기 제2 롱 에지를 연결하는 숏 에지를 포함하고, 상기 제1 측벽은 상기 제1 롱 에지를 따라 배치되고 상기 제2 측벽은 상기 제2 롱 에지를 따라 배치되는, 디바이스.
  6. 제1항에 있어서, 상기 기판은 적어도 500 ㎛의 두께를 갖는, 디바이스.
  7. 제1항에 있어서, 상기 제2 측벽 위에 배치된 파장 변환 층을 더 포함하는, 디바이스.
  8. 제1항에 있어서, 상기 기판 및 상기 반도체 구조체는 마운트 내의 캐비티 내에 배치되고, 상기 캐비티는 상기 기판 및 상기 반도체 구조체를 수용하도록 성형되고, 상기 제2 측벽은 상기 마운트의 탑 표면과 평행한, 디바이스.
  9. 제8항에 있어서,
    상기 제2 측벽 위에 배치된 파장 변환 층; 및
    상기 파장 변환 층을 둘러싸는 상기 마운트의 탑 표면 상에 배치된 반사 층을 더 포함하는, 디바이스.
  10. 제1항에 있어서, 상기 기판과 상기 반도체 구조체는 제1 기판과 제1 반도체 구조체이고, 상기 디바이스는:
    제2 기판; 및
    상기 제2 기판 상에 배치된 제2 반도체 구조체
    를 더 포함하고,
    상기 제2 반도체 구조체는 n 타입 영역과 p 타입 영역 사이에 배치된 발광 층을 포함하고;
    상기 제2 기판은 제1 측벽 및 제2 측벽을 포함하고;
    상기 제2 기판의 상기 제1 측벽과 상기 제2 측벽은 상기 제2 반도체 구조체의 주 표면에 대해 상이한 각도들로 배치되고;
    상기 제1 기판의 상기 제1 측벽은 상기 제2 기판의 상기 제1 측벽과 대향하고
    상기 제2 기판의 상기 제2 측벽을 통해 상기 제2 기판으로부터 광이 추출되는, 디바이스.
  11. 제1항에 있어서, 상기 제1 측벽은 텍스처링된, 디바이스.
  12. 제1항에 있어서, 상기 제1 측벽 및 상기 제2 측벽은 유사 각기둥(prismatoid)의 일부를 형성하는, 디바이스.
  13. 방법으로서,
    기판 상에 반도체 구조체를 성장시키는 단계 - 상기 반도체 구조체는 n 타입 영역과 p 타입 영역 사이에 배치된 Ⅲ족-질화물 발광 층을 포함함 -;
    제1 측벽 및 제2 측벽을 형성하도록 상기 기판을 성형하는 단계 - 상기 제1 측벽과 상기 제2 측벽은 상기 반도체 구조체의 주 표면에 대해 상이한 각도들로 배치되고, 상기 제1 측벽은 상기 반도체 구조체의 주 표면과 직각을 형성함 -; 및
    상기 제1 측벽 위에 상기 반도체 구조체로부터 상기 제1 측벽과 상기 제2 측벽 사이의 접점으로 연장하는 반사층을 형성하는 단계 - 상기 제2 측벽을 통해 상기 기판으로부터 광이 추출됨 -
    를 포함하는, 방법.
  14. 제13항에 있어서, 상기 성형하는 단계는 상기 반도체 구조체를 성장시킨 후에 상기 기판을 에칭하는 단계를 포함하는, 방법.
  15. 제13항에 있어서, 상기 제1 측벽을 텍스처링하는 단계를 더 포함하는, 방법.
  16. 삭제
  17. 삭제
  18. 삭제
KR1020167021539A 2014-01-06 2014-12-12 성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법 KR102307081B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461923908P 2014-01-06 2014-01-06
US61/923,908 2014-01-06
PCT/IB2014/066831 WO2015101854A1 (en) 2014-01-06 2014-12-12 Semiconductor light emitting device with shaped substrate and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160106151A KR20160106151A (ko) 2016-09-09
KR102307081B1 true KR102307081B1 (ko) 2021-10-05

Family

ID=52396762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167021539A KR102307081B1 (ko) 2014-01-06 2014-12-12 성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법

Country Status (7)

Country Link
US (1) US10090436B2 (ko)
EP (1) EP3092663B1 (ko)
JP (1) JP6628727B2 (ko)
KR (1) KR102307081B1 (ko)
CN (1) CN105849915B (ko)
TW (1) TWI644457B (ko)
WO (1) WO2015101854A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815507B2 (ja) * 2017-06-29 2021-01-20 京セラ株式会社 回路基板およびこれを備える発光装置
TWI772874B (zh) * 2019-09-06 2022-08-01 周志源 光電裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0397911A1 (de) 1989-05-19 1990-11-22 Siemens Aktiengesellschaft Optoelektronisches Halbleiterbauelement
JP3326545B2 (ja) * 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JP4453200B2 (ja) * 2000-12-27 2010-04-21 日亜化学工業株式会社 チップ型発光装置及びそれを用いた面状発光装置
JP4690563B2 (ja) * 2001-03-02 2011-06-01 シチズン電子株式会社 発光ダイオード
JP4046118B2 (ja) * 2002-05-28 2008-02-13 松下電工株式会社 発光素子、それを用いた発光装置及び面発光照明装置
JP4143732B2 (ja) * 2002-10-16 2008-09-03 スタンレー電気株式会社 車載用波長変換素子
US9000461B2 (en) 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
CN100492685C (zh) * 2003-12-05 2009-05-27 三菱电机株式会社 发光装置及利用该发光装置的照明器具
US7080932B2 (en) 2004-01-26 2006-07-25 Philips Lumileds Lighting Company, Llc LED with an optical system to increase luminance by recycling emitted light
JP2006253298A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置
KR100784090B1 (ko) * 2005-10-25 2007-12-10 엘지이노텍 주식회사 발광모듈 및 이를 구비하는 백라이트 유닛
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
CN101939855B (zh) * 2007-12-10 2013-10-30 3M创新有限公司 半导体发光装置及其制造方法
KR101092063B1 (ko) * 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8653546B2 (en) * 2009-10-06 2014-02-18 Epistar Corporation Light-emitting device having a ramp
JP5810301B2 (ja) * 2009-11-25 2015-11-11 パナソニックＩｐマネジメント株式会社 照明装置
EP2378576A2 (en) * 2010-04-15 2011-10-19 Samsung LED Co., Ltd. Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
JP5941306B2 (ja) * 2012-03-19 2016-06-29 スタンレー電気株式会社 発光装置およびその製造方法
JP5970215B2 (ja) * 2012-03-22 2016-08-17 スタンレー電気株式会社 発光装置およびその製造方法
WO2013148955A1 (en) * 2012-03-28 2013-10-03 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls

Also Published As

Publication number Publication date
TWI644457B (zh) 2018-12-11
CN105849915A (zh) 2016-08-10
US20160329464A1 (en) 2016-11-10
EP3092663A1 (en) 2016-11-16
JP6628727B2 (ja) 2020-01-15
KR20160106151A (ko) 2016-09-09
WO2015101854A1 (en) 2015-07-09
JP2017501588A (ja) 2017-01-12
TW201533933A (zh) 2015-09-01
EP3092663B1 (en) 2021-09-15
US10090436B2 (en) 2018-10-02
CN105849915B (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
US10957821B2 (en) Wavelength converted semiconductor light emitting device
US9871167B2 (en) Top emitting semiconductor light emitting device
US7781789B2 (en) Transparent mirrorless light emitting diode
JP6419077B2 (ja) 波長変換発光デバイス
US9935244B2 (en) Light emitting device including a filter and a protective layer
JP6852066B2 (ja) テクスチャ基板を有する波長変換式発光デバイス
US10355168B2 (en) Light-emitting device with patterned substrate
JP2018531517A6 (ja) テクスチャ基板を有する波長変換式発光デバイス
JP6749240B2 (ja) 反射側壁を有する発光デバイス
KR102307081B1 (ko) 성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법
US20070096120A1 (en) Lateral current GaN flip chip LED with shaped transparent substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right