WO2022223290A1 - Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips - Google Patents

Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips Download PDF

Info

Publication number
WO2022223290A1
WO2022223290A1 PCT/EP2022/059012 EP2022059012W WO2022223290A1 WO 2022223290 A1 WO2022223290 A1 WO 2022223290A1 EP 2022059012 W EP2022059012 W EP 2022059012W WO 2022223290 A1 WO2022223290 A1 WO 2022223290A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
radiation
doped region
region
emitting semiconductor
Prior art date
Application number
PCT/EP2022/059012
Other languages
English (en)
French (fr)
Inventor
Ali MAHDAVI
Ines Pietzonka
Stefan Barthel
Alvaro Gomez-Iglesias
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to KR1020237039326A priority Critical patent/KR20230172543A/ko
Priority to US18/554,701 priority patent/US20240204137A1/en
Priority to CN202280029328.9A priority patent/CN117178378A/zh
Priority to DE112022000789.3T priority patent/DE112022000789A5/de
Priority to JP2023560641A priority patent/JP2024516089A/ja
Publication of WO2022223290A1 publication Critical patent/WO2022223290A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • a radiation-emitting semiconductor chip and a method for producing a radiation-emitting semiconductor chip are specified.
  • One problem to be solved is to specify a radiation-emitting semiconductor chip that can be operated particularly efficiently.
  • a further problem to be solved consists in specifying a method for producing such a radiation-emitting semiconductor chip.
  • the radiation-emitting semiconductor chip is, for example, a light-emitting diode chip which, during operation, emits infrared light, colored light or white light of any desired color temperature.
  • the radiation-emitting semiconductor chip comprises a first doped region.
  • the first doped region is formed with a doped semiconductor material.
  • the semiconductor material of the first doped region and the semiconductor material of the subsequent regions are each a III-V compound semiconductor material.
  • the radiation-emitting semiconductor chip can then be a semiconductor chip based on a III-V compound semiconductor material.
  • a III-V compound semiconductor material has at least one element from the third main group, such as B,
  • III-V compound semiconductor material includes the group of binary, ternary or quaternary compounds containing at least one element from the third main group and at least one element from the fifth main group, for example nitride and phosphide compound semiconductors.
  • Such a binary, ternary or quaternary compound can also have, for example, one or more dopants and additional components.
  • the semiconductor chip is based on the InGaAlP material system or the InGaAlAs material system or the InGaAlN material system.
  • the first doped area can be, for example, a p-doped area or an n-doped area.
  • the semiconductor chip comprises an active region which is provided for generating electromagnetic radiation, in particular light, and which adjoins the first doped region.
  • the electromagnetic radiation that is emitted by the radiation-emitting semiconductor chip during operation is generated in the active region of the radiation-emitting semiconductor chip.
  • the active region comprises, for example, a multiple quantum well structure, a single quantum well structure or a heterostructure, such as a double heterostructure or a pn junction.
  • quantum well structure has no meaning here with regard to the dimensionality of the quantization. It thus includes, inter alia, quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the active area is directly adjacent to the first doped area.
  • the radiation-emitting semiconductor chip comprises a second doped region which is arranged on a side of the active region which is remote from the first doped region.
  • the second doped area is doped differently than the first doped area. This means that if the first doped region is p-doped, for example, then the second doped region is n-doped. If the first doped region is n-doped, for example, then the second doped region is p-doped.
  • the first doped region is structured. This means in particular that the shape of the first doped region is changed by a structuring method during the production of the radiation-emitting semiconductor chip. In the first doped area, it is then in particular not a flat layer that is part of the
  • Manufacturing tolerance extends mainly in two spatial dimensions, but the first doped region can be a three-dimensional structure.
  • the first The doped region then has, in particular, a non-planar, for example curved, outer surface.
  • the first doped region can have the shape of a trapezium, for example.
  • the three-dimensional shape of the first doped region can then correspondingly be a prism within the scope of the manufacturing tolerance. Furthermore, it is possible that the three-dimensional shape of the first doped region resembles or corresponds to a step pyramid, a hemisphere or a half cylinder.
  • the active region covers the first doped region on a side area and on a top area. That is, the active region is not only arranged as a layer that extends mainly in two spatial dimensions on a top surface of the first doped region, but the active region conforms to the first doped region at least in places, so that the first doped region also at a Side surface is covered by the material of the active area.
  • the active region it is possible for the active region to extend continuously from a side surface of the first doped region to a top surface of the first doped region. Furthermore, it is possible for the active region to be formed in a non-contiguous manner and to cover the first doped region only in places on a side surface and on the top surface.
  • the top surface of the first doped region is, for example, an outer surface of the first doped region, which runs parallel to a main extension plane of the optoelectronic semiconductor chip. For example, within the scope of the manufacturing tolerance, the top surface runs parallel to a main extension plane of a substrate on which the radiation-emitting semiconductor chip is manufactured.
  • a side face of the first doped region runs transversely to a main extension plane of the radiation-emitting semiconductor chip.
  • the first doped region can have two or more such side surfaces.
  • the side surfaces can connect the top surface of the first doped region to a bottom surface of the first doped region that faces away from the top surface.
  • the bottom surface of the first doped region is in direct contact, for example, with a substrate on which the first doped region has grown or with a carrier on which the first doped region is applied.
  • the semiconductor chip comprises a first doped region, an active region which is provided for generating electromagnetic radiation and which borders the first doped region, and a second doped region which is on a side facing away from the first doped region of the active area is arranged.
  • the first doped region is structured and the active region covers the first doped region on one side face and on one side
  • a radiation-emitting semiconductor chip described here is based, inter alia, on the following considerations: The efficiency of radiation-emitting semiconductor chips is often negatively influenced by a low radiation coupling-out efficiency and due to non-radiative recombination.
  • the low radiation outcoupling efficiency can be attributed to total internal reflection, which can occur in particular in the case of radiation-emitting semiconductor chips with a planar light exit surface. This can then also result in electromagnetic radiation generated in the radiation-emitting semiconductor chip only being able to emerge from the semiconductor chip in narrow angular ranges.
  • the radiation-emitting semiconductor chip described here is based, inter alia, on the idea of arranging the active region downstream of a first doped region which is structured so that the active region is also arranged on a side surface in addition to a top surface of the first doped region. In this way, a particularly large amount of electromagnetic radiation is generated, the main emission direction of which runs perpendicular or almost perpendicular to a radiation coupling-out surface of the radiation-emitting semiconductor chip, as a result of which the probability of total reflection occurring in the radiation-emitting semiconductor chip is reduced.
  • the active area is curved in its course and, for example, in places in a sectional plane perpendicular to a main plane of extension of the optoelectronic semiconductor chips circular. The same then preferably also applies to the radiation coupling-out area of the semiconductor chip.
  • the active region completely covers the side area of the first doped region.
  • the side surface of the first doped region can be flat, for example within the scope of the manufacturing tolerance, and the active region is applied to this flat side surface of the first doped region.
  • the active region can then, for example, extend continuously from the first side surface to the top surface of the first doped region.
  • the first doped region it is possible here for the first doped region to have at least two, for example four, such side surfaces.
  • the semiconductor chip has a main plane of extent and the active region runs obliquely to the main plane of extent in places.
  • the main extension plane of the semiconductor chip runs parallel to the top surface of a substrate on which the semiconductor chip is produced.
  • the main extension plane runs, for example, obliquely or perpendicularly to a growth direction with which the regions of the radiation-emitting semiconductor chip are grown epitaxially.
  • the active region can be arranged in places obliquely to the main plane of extension and in places parallel to the main plane of extension of the semiconductor chip on the first doped area. For example, where it is applied to a side surface of the first doped region, the active region runs obliquely to the main plane of extent and where it is applied to a top surface of the first doped region, parallel to the main plane of extent.
  • the active region runs in a curved manner.
  • the active region can have a curvature at least approximately and, for example, can follow the course of a spherical surface in places. This is the case when the first doped area has a correspondingly structured outer surface.
  • the active region can curve in places towards the substrate.
  • the active area can be in direct contact with the substrate.
  • the active region is in direct contact with the substrate only in places.
  • the active area can be in direct contact with an electrically isolated area of the substrate.
  • the first doped region is structured in a stepped manner and has a plurality of planes in a direction perpendicular to a main plane of extension of the semiconductor chip. That is, the first doped region can, for example, take the form of a be approximated to the step pyramid.
  • the active region can then be located both on the side surfaces of the first doped region, which run transversely or perpendicularly to the main plane of extension of the semiconductor chip, and on the surfaces of the first doped region, which run parallel to the main plane of extension of the semiconductor chip.
  • the first doped region tapers in a direction perpendicular to a main extension plane of the semiconductor chip.
  • the surface area of a cross-sectional area, which runs parallel to the main plane of extension, of the first doped region decreases in a direction perpendicular to the main plane of extension.
  • the radiation-emitting semiconductor chip comprises a first contact which is electrically conductively connected to the first doped region, the first contact extending into the first conductive region.
  • the first contact can be formed, for example, with an electrically conductive material, in particular a metallic material or transparent conductive oxides.
  • the first contact can extend into the first doped region, in particular in the region of a geometric center of the latter.
  • the first contact can likewise be formed in such a way that it tapers in a direction perpendicular to a main extension plane of the semiconductor chip. With such a first contact it is possible to contact the radiation-emitting semiconductor chip particularly uniformly.
  • the semiconductor chip is a micro light-emitting diode chip.
  • the radiation-emitting semiconductor chip then has an edge length of less than or equal to 20 ⁇ m.
  • the edge length is then, for example, the edge of the radiation-emitting semiconductor chip with the smallest lateral extent.
  • the radiation-emitting semiconductor chip can then have an edge length that is greater than 20 ⁇ m.
  • the semiconductor chip has a non-planar, in particular curved, radiation coupling-out surface through which the radiation generated during operation can leave the semiconductor chip.
  • the radiation coupling-out area can be formed by an outer area of the semiconductor chip.
  • the semiconductor chip then preferably also has an active region that is not planar, in particular that extends in a curved manner.
  • the active area can be one of the
  • Radiation decoupling surface have facing outer surface, which runs similar to or parallel to the radiation decoupling surface.
  • the electromagnetic radiation of the semiconductor chip can preferably be emitted at any point of the active area in a large angular range.
  • a method for producing a radiation-emitting semiconductor chip is also specified.
  • a radiation-emitting semiconductor chip described here can be produced with the method.
  • a substrate is first provided.
  • the substrate can be a growth substrate, for example, which can be formed, for example, with sapphire, SiC, GaAs, Si, InP and the like, depending on the material of the semiconductor chip that is deposited on the substrate.
  • the substrate has a main extension plane which runs, for example, parallel to a top surface of the substrate on which the subsequent layers are deposited.
  • the substrate here and below can be a growth substrate and/or epitaxially grown layers that have been grown on a growth substrate. The growth substrate can then also be removed.
  • the substrate can be designed to be electrically insulating at least in places.
  • the substrate has electrically non-conductive areas at least in places.
  • the substrate is designed to be electrically insulating.
  • the method includes a method step in which a first doped region is deposited.
  • the first doped region is deposited epitaxially, for example.
  • the first doped region is formed, for example, with an n-doped or a p-doped semiconductor material.
  • the method comprises a step in which the first doped region is structured in such a way that the first doped region tapers in a direction away from the substrate.
  • the first doped region can be structured, for example, by removing material, such as, for example, by etching.
  • the first doped region can be grown using masks.
  • masks which have different mask openings in which the material of the first active region is deposited to be subsequently used for structuring the first doped region.
  • the size of the mask opening can then be successively reduced during the growth of the first active region, as a result of which a narrowing of the first doped region in a direction away from the substrate is also achieved.
  • an active region is deposited in such a way that the active region covers a side face of the first doped region.
  • the active region is then in particular in direct contact with a side face of the first doped region.
  • the method comprises a method step in which a second doped region is deposited on the active region.
  • the second doped area is doped differently than the first doped area.
  • the active area and the second doped area can be in direct contact with each other.
  • the active region is in particular also deposited epitaxially and can be carried out in the same epitaxial system as the deposition of the first doped region.
  • the second doped region is also deposited epitaxially and can be carried out in the same epitaxial system as the deposition of the active region.
  • the method comprises the following method steps:
  • the method steps can be carried out in a different order from that specified.
  • depositing the active region can be done prior to depositing any of the doped regions.
  • the first region is structured multiple times, so that the first region is structured in stages and has a plurality of levels along the direction away from the substrate.
  • the structuring can take place, for example, by appropriately etching the first region or by structuring during the growth of the first region using masks.
  • a part of the active region is deposited before the first doped region and the second doped region are deposited for the first time.
  • at least part of the active region is deposited before one of the doped regions is produced.
  • the active region is removed in places before the first doped region and the second doped region are deposited.
  • the active area is deposited over a large area on the substrate.
  • the active region is removed in places and material of the first doped region and/or of the second doped region is deposited in the openings of the active region produced in this way.
  • FIGS. 4A and 4B A further exemplary embodiment of a radiation-emitting semiconductor chip described here is explained in more detail on the basis of the perspective, schematic illustration in FIGS. 4A and 4B.
  • FIGS. 5A to 5D A further exemplary embodiment of a method described here is explained in more detail on the basis of the schematic illustrations in FIGS. 5A to 5D.
  • FIGS. 7A to 7D and FIGS. 8A to 8E Further exemplary embodiments of a method described here are explained in more detail on the basis of the schematic sectional representations of FIGS. 7A to 7D and FIGS. 8A to 8E.
  • a first exemplary embodiment of a method described here is explained in more detail in connection with the schematic sectional representations of FIGS. 1A to ID.
  • a substrate 1 is provided.
  • a first doped region 2 is deposited on the substrate 1 .
  • the first doped region 2 is, for example, a region formed with a p-doped semiconductor material.
  • the first doped region 2 is then structured so that it is trapezoidal in a cross section perpendicular to a main extension plane L of the semiconductor chip 10, as shown schematically in FIG. 1A.
  • the first region 2 structured in this way tapers in a direction R away from the substrate 1 .
  • the first doped region 2 then has side surfaces 2a which run transversely to the main plane L.
  • FIG. Furthermore, the first doped region 2 has a top surface 2b which runs parallel to the main plane of extension L.
  • overgrowth takes place by depositing an active region 3 such that the active region covers a side surface 2a of the first doped region 2.
  • the active region 3 completely and conformally covers the side surfaces 2a and the top surface 2b of the first doped region 2 . This is shown in FIG. 1B.
  • the side surfaces 2a of the first doped region are preferably group V-terminated.
  • the active region can be grown with particularly good crystal quality on the top surface 2b, which runs parallel to the (001) crystal plane, for example, and in side surfaces 2a.
  • the lateral areas of the active area 3 are removed so that only areas of the active area 3 that are arranged on a side surface 2a and the top surface 2b of the first doped area 2 remain.
  • a corresponding mask 5 can be applied for this purpose.
  • the mask 5 can be formed with SiN x , SiON or SiOg, for example, and applied using an ALD method, for example.
  • the active region 3 is removed in the region not covered by the mask 5 by means of dry or wet chemical etching, for example.
  • a second doped region 4 is deposited on the active region 3.
  • the second doped region 4 is formed by an n-doped semiconductor material, for example.
  • the result is a radiation-emitting semiconductor chip 10, as shown schematically in FIG. ID, in which the first region 2 is structured and the active region covers the first doped region 2 on the side surfaces 2a and a top surface 2b.
  • the radiation-emitting semiconductor chip 10 can, as illustrated in FIG.
  • the structural size of the structuring of the first doped region 2 corresponds approximately to the edge length x of the radiation-emitting semiconductor chip 10.
  • the first doped region 2 has a lateral extent on its bottom surface 2c remote from the top surface 2b that is at least 20%, in particular at least 50% or at least 80% of the edge length x of the semiconductor chip 10 corresponds.
  • FIG. 2 shows a further exemplary embodiment of a radiation-emitting semiconductor chip 10 described here.
  • the size of the top surface 2b of the first doped region 2 is reduced in comparison to the exemplary embodiment in FIG.
  • the shape of the active region 3 corresponds more closely to the shape of a semicircle than is the case, for example, for the embodiment of figure ID.
  • the probability of a total reflection when exiting the radiation-emitting semiconductor chip 10 is thus further reduced and the efficiency of the semiconductor chip 10 is increased, the surface area of the active area 3 is reduced compared to the embodiment of Figure ID.
  • the schematic sectional illustration in FIG. 3 shows a further exemplary embodiment of a radiation-emitting semiconductor chip 10 described here.
  • the first contact 7 extends at least through the substrate 1 and/or an epitaxially grown layer.
  • the second contact 8 is applied to the second doped region 4 as a radiation-transmissive contact, for example.
  • the second contact 8 can be a contact formed with a TCO material such as ITO, for example.
  • the outer surface of the second contact 8 forms the radiation coupling-out surface 10a of the semiconductor chip 10.
  • FIGS. 4A and 4B show further exemplary embodiments of a radiation-emitting semiconductor chip 10 described here.
  • the semiconductor chip 10 extends longer in one spatial direction than in the other spatial direction. This means that the semiconductor chip 10 has an edge length x and an additional edge length y, the additional edge length y being large compared to the edge length x.
  • the radiation-emitting semiconductor chip 10 thus extends in the form of a strip and the surface area of the sections of the active region 3 which are applied to the side faces 2a of the first doped region 2 is particularly large compared to the surface area of the top surface 2b.
  • the probability of total reflection when electromagnetic radiation emerges from the semiconductor chip 10 is reduced and, on the other hand, the probability of non-radiative recombination at the surface is likewise reduced.
  • Other facets can be advantageous for other material systems.
  • the semiconductor chip 10 can be delimited in both lateral directions by side areas 2a. Such a 3D geometry leads to an even stronger suppression of non-radiative recombination.
  • the size of the semiconductor chip 10 is tunable, the emission perpendicular to the outcoupling surface 10a is maximized, the surface for breaking up total reflection is maximized, which leads to increased efficiency.
  • the substrate and contacts are not shown in FIG. 4B.
  • a radiation-emitting semiconductor chip 10 described here is distinguished by improved radiation coupling-out efficiency, since a particularly large amount of electromagnetic radiation strikes the radiation coupling-out surface 10a perpendicularly thereto and the probability of non-radiative recombination is likewise reduced.
  • a further exemplary embodiment of a method described here is explained in more detail in connection with the schematic representations of FIGS. 5A to 5D.
  • the first doped region 2 is structured stepwise by multiple overgrowth, as shown in FIGS. 5A and 5B, so that the first doped region 2 has a plurality of planes 21, 22, 23 has.
  • the active region 3 is then conformally deposited, so that it has corresponding sections 31, 32, 33 along the planes 21, 22, 23, which run obliquely to the main plane L of extent.
  • the second doped layer 4 is correspondingly deposited conformally over the active region 3, FIG. 5D.
  • An embodiment of the radiation-emitting semiconductor chip 10 can thus be implemented, as is shown in idealized form in FIG.
  • the first doped region 2 is structured hemispherically and the active region 3 is applied to the first doped region 2 in a correspondingly conformal manner.
  • Electromagnetic radiation 9 generated in the active region 3 then largely strikes the outer surface of the semiconductor chip 10 perpendicularly and can be emitted without any appreciable total reflection.
  • the result is a theoretical radiation decoupling efficiency of 69.6% compared to a radiation decoupling efficiency of only approximately 14% for a planar active area.
  • the semiconductor material of the second doped region has a refractive index of 3 and that the substrate 1 is reflective, for example as a Bragg reflector. is trained.
  • the radiation coupling-out surface 10a is curved in conformity with the outer surface of the active region 3, which faces the radiation coupling-out surface 10a.
  • the first doped region 2 is subsequently etched using different masks 5, so that a stepped profile also results with levels 21 to 25 of the first doped region 2.
  • different geometries are possible for the first doped area 2 possible, for example the shape of a step pyramid or an approximate hemisphere.
  • the etching steps are illustrated in connection with FIGS. 7B and 7C.
  • FIG. 7D shows that sections 31 to 35 of the active region 3 are arranged in each plane, each of which extends to the side face 2a in each plane of the first doped region 2.
  • FIG. A second doped region 4 can then be applied accordingly (not shown).
  • the active layer 3 is as in the embodiment of Figures 7A to 7D only in the (001) level has grown, making a technically particularly simple growth process possible.
  • the active area 3 is deposited over a large area on the substrate 1, FIG. 8A.
  • a part of the active area 3 is then removed by etching so that only a ring formed with material of the active area 3 remains on the substrate 1 .
  • the first doped region 2 inside the ring and the second doped region 4 outside the ring are then deposited on the uncovered regions of the substrate 1 . This is illustrated in Figure 8C.
  • the doped regions 2, 4 and the active regions 3 can be deposited using an MOCVD method, growth masks formed with silicon dioxide or silicon nitride being used.
  • a first contact 7 is then produced either through the substrate 1, FIG. 8E, or the substrate 1 is detached and the first contact 7 is produced (not shown).
  • FIG. 11A shows a radiation-emitting semiconductor chip 10 with a flat
  • Radiation decoupling surface 10a As shown in FIG. 11A, high refractive indices of the semiconductor material of the radiation-emitting semiconductor chip 10 lead to a small extraction cone of the emitted radiation.
  • a small extraction cone obstructs the emission from the active area 3.
  • FIG. 11B shows that the extraction cone is greatly enlarged by the introduction of a curved radiation coupling-out surface 10a, as is the case for a semiconductor chip 10 described here.
  • FIG. 11C shows the emission from the edge of a radiation-emitting semiconductor chip 10 with a flat radiation coupling-out surface 10a.
  • Figure H D shows that by introducing a curved radiation coupling-out surface 10a, the emission occurring from the edge of the active region 3 does not benefit as much from the improved extraction cone as the emission from the center of the semiconductor chip 10.
  • FIG. 11E shows the emission from a radiation-emitting semiconductor chip 10 with a flat Radiation decoupling surface 10a and a flat active area 3.
  • FIG. 11F shows that the active area curvature eliminates the problem of emission from the edge of the active area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein strahlungsemittierender Halbleiterchip angegeben mit einem ersten dotierten Bereich (2), einem aktiven Bereich (3), der zur Erzeugung von elektromagnetischer Strahlung vorgesehen ist und der an den ersten dotierten Bereich grenzt, und einem zweiten dotierten Bereich (4), der an der dem ersten dotierten Bereich (2) abgewandten Seite des aktiven Bereichs (3) angeordnet ist, wobei der erste dotierte Bereich (2) strukturiert ist, und der aktive Bereich (3) den ersten dotierten Bereich (2) an einer Seitenfläche (2a) und einer Deckfläche (2b) bedeckt.

Description

Beschreibung
STRAHLUNGSEMITTIERENDER HALBLEITERCHIP UND VERFAHREN ZUR
HERSTELLUNG EINES STRAHLUNGSEMITTIERENDEN HALBLEITERCHIPS
Es werden ein strahlungsemittierender Halbleiterchip und ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, einen strahlungsemittierenden Halbleiterchip anzugeben, der besonders effizient betrieben werden kann. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen strahlungsemittierenden Halbleiterchips anzugeben.
Bei dem strahlungsemittierenden Halbleiterchip handelt es sich zum Beispiel um einen Leuchtdiodenchip, der im Betrieb infrarotes Licht, farbiges oder weißes Licht beliebiger Farbtemperatur abstrahlt.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umfasst der strahlungsemittierende Halbleiterchip einen ersten dotierten Bereich. Der erste dotierte Bereich ist mit einem dotierten Halbleitermaterial gebildet. Beispielsweise handelt es sich bei dem Halbleitermaterial des ersten dotieren Bereichs sowie bei dem Halbleitermaterial der nachfolgenden Bereiche jeweils um ein III-V-Verbindungshalbleitermaterial. Insgesamt kann es sich bei dem strahlungsemittierenden Halbleiterchip dann um einen Halbleiterchip handeln, der auf einem III-V- Verbindungshalbleitermaterial basiert. Ein III-V-Verbindungshalbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B,
Al, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der Begriff " III-V-Verbindungshalbleitermaterial " die Gruppe der binären, ternären oder quaternären Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen.
Beispielsweise basiert der Halbleiterchip auf dem Materialsystem InGaAlP oder dem Materialsystem InGaAlAs oder dem Materialsystem InGaAlN.
Bei dem ersten dotierten Bereich kann es sich beispielsweise um einen p-dotierten Bereich oder einen n-dotierten Bereich handeln .
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umfasst der Halbleiterchip einen aktiven Bereich, der zur Erzeugung von elektromagnetischer Strahlung, insbesondere Licht, vorgesehen ist und der an den ersten dotierten Bereich grenzt. Im aktiven Bereich des strahlungsemittierenden Halbleiterchips wird die elektromagnetische Strahlung erzeugt, die im Betrieb vom strahlungsemittierenden Halbleiterchip emittiert wird.
Der aktive Bereich umfasst dazu beispielsweise eine MehrfachquantentopfStruktur , eine EinfachquantentopfStruktur oder eine Heterostruktur, wie beispielsweise eine Doppelheterostruktur oder einen p-n-Übergang. Die Bezeichnung QuantentopfStruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
Der aktive Bereich grenzt beispielsweise direkt an den ersten dotierten Bereich an.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umfasst der strahlungsemittierende Halbleiterchip einen zweiten dotierten Bereich, der an einer dem ersten dotierten Bereich abgewandten Seite des aktiven Bereichs angeordnet ist. Der zweite dotierte Bereich ist ungleichnamig zum ersten dotierten Bereich dotiert. Das heißt, ist der erste dotierte Bereich beispielsweise p-dotiert, so ist der zweite dotierte Bereich n-dotiert. Ist der erste dotierte Bereich zum Beispiel n-dotiert, so ist der zweite dotierte Bereich p- dotiert.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist der erste dotierte Bereich strukturiert. Das heißt insbesondere, dass der erste dotierte Bereich in seiner Form während der Herstellung des strahlungsemittierenden Halbleiterchips durch ein Strukturierungsverfahren verändert wird. Bei dem ersten dotierten Bereich handelt es sich dann insbesondere nicht um eine ebene Schicht, die sich im Rahmen der
Herstellungstoleranz hauptsächlich in zwei Raumdimensionen erstreckt, sondern bei dem ersten dotierten Bereich kann es sich um eine dreidimensionale Struktur handeln. Der erste dotierte Bereich weist dann insbesondere eine nicht-plane, zum Beispiel gekrümmt verlaufende Außenfläche auf.
In einer Schnittebene, die senkrecht zu einer
Haupterstreckungsebene des Halbleiterchips verläuft, kann der erste dotierte Bereich beispielsweise die Form eines Trapezes aufweisen. Die dreidimensionale Form des ersten dotierten Bereichs kann im Rahmen der Herstellungstoleranz dann entsprechend ein Prisma sein. Ferner ist es möglich, dass die dreidimensionale Form des ersten dotierten Bereichs einer Stufenpyramide, einer Halbkugel oder eines Halbzylinders ähnelt oder entspricht.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips bedeckt der aktive Bereich den ersten dotierten Bereich an einer Seitenfläche und an einer Deckfläche. Das heißt, der aktive Bereich ist nicht nur als Schicht, die sich hauptsächlich in zwei Raumdimensionen erstreckt an einer Deckfläche des ersten dotierten Bereichs angeordnet, sondern der aktive Bereich folgt dem ersten dotierten Bereich zumindest stellenweise konform nach, sodass der erste dotierte Bereich auch an einer Seitenfläche vom Material des aktiven Bereichs bedeckt ist.
Dabei ist es möglich, dass der aktive Bereich sich kontinuierlich von einer Seitenfläche des ersten dotierten Bereichs zu einer Deckfläche des ersten dotierten Bereichs erstreckt. Ferner ist es möglich, dass der aktive Bereich nicht zusammenhängend ausgebildet ist und den ersten dotierten Bereich nur stellenweise an einer Seitenfläche und auf der Deckfläche bedeckt. Bei der Deckfläche des ersten dotierten Bereichs handelt es sich beispielsweise um eine Außenfläche des ersten dotierten Bereichs, die parallel zu einer Haupterstreckungsebene des optoelektronischen Halbleiterchips verläuft. Beispielsweise verläuft die Deckfläche im Rahmen der Herstellungstoleranz parallel zu einer Haupterstreckungsebene eines Substrats, auf dem der strahlungsemittierende Halbleiterchip hergestellt ist.
Eine Seitenfläche des ersten dotierten Bereichs verläuft dabei quer zu einer Haupterstreckungsebene des strahlungsemittierenden Halbleiterchips. Der erste dotierte Bereich kann dabei zwei oder mehr solcher Seitenfläche aufweisen. Die Seitenflächen können die Deckfläche des ersten dotierten Bereichs mit einer der Deckfläche abgewandten Bodenfläche des ersten dotierten Bereichs verbinden. Die Bodenfläche des ersten dotierten Bereichs steht beispielsweise mit einem Substrat, auf dem der erste dotierte Bereich aufgewachsen ist oder einem Träger, auf dem der erste dotierte Bereich aufgebracht ist, in direktem Kontakt.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umfasst der Halbleiterchip einen ersten dotierten Bereich, einen aktiven Bereich, der zur Erzeugung von elektromagnetischer Strahlung vorgesehen ist und der an den ersten dotierten Bereich grenzt und einen zweiten dotierten Bereich, der an einer dem ersten dotierten Bereich abgewandten Seite des aktiven Bereichs angeordnet ist. Dabei ist der erste dotierte Bereich strukturiert und der aktive Bereich bedeckt den ersten dotierten Bereich an einer Seitenfläche und an einer
Deckfläche. Einem hier beschriebenen strahlungsemittierenden Halbleiterchip liegen dabei unter anderem die folgenden Überlegungen zugrunde: Die Effizienz von strahlungsemittierenden Halbleiterchips ist oftmals durch eine geringe Strahlungsauskopplungseffizienz und aufgrund nicht strahlender Rekombinationen negativ beeinflusst.
Die geringe Strahlungsauskopplungseffizienz kann auf eine totale interne Reflexion zurückzuführen sein, die insbesondere bei strahlungsemittierenden Halbleiterchips mit einer ebenen Lichtaustrittsfläche auftreten können. Dies kann dann auch dazu führen, dass im strahlungsemittierenden Halbleiterchip erzeugte elektromagnetische Strahlung nur in engen Winkelbereichen aus dem Halbleiterchip austreten kann.
Dem hier beschriebenen strahlungsemittierenden Halbleiterchip liegt nun unter anderem die Idee zugrunde, den aktiven Bereich einem ersten dotierten Bereich, der strukturiert ist nachzuordnen, sodass der aktive Bereich neben einer Deckfläche des ersten dotierten Bereichs auch an einer Seitenfläche angeordnet ist. Auf diese Weise wird besonders viel elektromagnetische Strahlung erzeugt, deren Hauptabstrahlrichtung senkrecht oder nahezu senkrecht zu einer Strahlungsauskoppelfläche des strahlungsemittierenden Halbleiterchips verläuft, wodurch die Wahrscheinlichkeit für das Auftreten von Totalreflexion im strahlungsemittierenden Halbleiterchip reduziert ist.
Weiterhin ist dadurch der Winkelbereich, in dem vom Halbleiterchip elektromagnetische Strahlung abgestrahlt wird, vergrößert. Im Idealfall ist der aktive Bereich in seinem Verlauf kurvig und beispielsweise stellenweise in einer Schnittebene senkrecht zu einer Haupterstreckungsebene des optoelektronischen Halbleiterchips kreisförmig. Das Gleiche gilt dann bevorzugt auch für die Strahlungsauskoppelfläche des Halbleiterchips.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips bedeckt der aktive Bereich die Seitenfläche des ersten dotierten Bereichs vollständig.
In diesem Fall kann die Seitenfläche des ersten dotierten Bereichs beispielsweise im Rahmen der Herstellungstoleranz eben ausgebildet sein und der aktive Bereich ist auf dieser ebenen Seitenfläche des ersten dotierten Bereichs aufgebracht. Der aktive Bereich kann sich dann beispielsweise kontinuierlich von der ersten Seitenfläche zur Deckfläche des ersten dotierten Bereichs erstrecken. Beispielsweise ist es dabei möglich, dass der erste dotierte Bereich wenigstens zwei, zum Beispiel oder vier solcher Seitenfläche aufweist.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips weist der Halbleiterchip eine Haupterstreckungsebene auf und der aktive Bereich verläuft stellenweise schräg zur Haupterstreckungsebene. Beispielsweise verläuft die Haupterstreckungsebene des Halbleiterchips parallel zur Deckfläche eines Substrats, auf dem der Halbleiterchip erzeugt ist.
Die Haupterstreckungsebene verläuft beispielsweise schräg oder senkrecht zu einer Wachstumsrichtung, mit der die Bereiche des strahlungsemittierenden Halbleiterchips epitaktisch aufgewachsen werden. Der aktive Bereich kann dabei stellenweise schräg zur Haupterstreckungsebene und stellenweise parallel zur Haupterstreckungsebene des Halbleiterchips auf dem ersten dotierten Bereich angeordnet sein. Beispielsweise verläuft der aktive Bereich, dort wo er auf eine Seitenfläche des ersten dotierten Bereichs aufgebracht ist, schräg zur Haupterstreckungsebene und dort, wo er auf eine Deckfläche des ersten dotierten Bereichs aufgebracht ist, parallel zur Haupterstreckungsebene .
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips verläuft der aktive Bereich gekrümmt. Das heißt, in dieser Ausführungsform kann der aktive Bereich zumindest näherungsweise eine Krümmung aufweisen und beispielsweise dem Verlauf einer Kugeloberfläche stellenweise folgen. Dies ist dann der Fall, wenn der erste dotierte Bereich eine entsprechend strukturierte Außenfläche aufweist.
Beispielsweise kann sich der aktive Bereich stellenweise in Richtung des Substrats krümmen. Der aktive Bereich kann mit dem Substrat in direktem Kontakt stehen. Beispielweise steht der aktive Bereich lediglich stellenweise in direktem Kontakt mit dem Substrat. Insbesondere kann der aktive Bereich mit einem elektrisch isolierten Bereich des Substrats in direktem Kontakt stehen.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist der erste dotierte Bereich stufenartig strukturiert und weist in einer Richtung senkrecht zu einer Haupterstreckungsebene des Halbleiterchips mehrere Ebenen auf. Das heißt, der erste dotierte Bereich kann beispielsweise der Form einer Stufenpyramide angenähert sein. Der aktive Bereich kann sich dann sowohl an den Seitenflächen des ersten dotierten Bereichs, die quer oder senkrecht zur Haupterstreckungsebene des Halbleiterchips verlaufen und den Flächen des ersten dotierten Bereichs, die parallel zur Haupterstreckungsebene des Halbleiterchips verlaufen, befinden.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips verjüngt sich der erste dotierte Bereich in einer Richtung senkrecht zu einer Haupterstreckungsebene des Halbleiterchips. Das heißt, in einer Richtung senkrecht zur Haupterstreckungsebene nimmt der Flächeninhalt einer Querschnittsfläche, die parallel zur Haupterstreckungsebene verläuft, des ersten dotierten Bereichs ab.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umfasst der strahlungsemittierende Halbleiterchip einen ersten Kontakt, der elektrisch leitend mit dem ersten dotierten Bereich verbunden ist, wobei sich der erste Kontakt in den ersten leitenden Bereich hinein erstreckt.
Der erste Kontakt kann beispielsweise mit einem elektrisch leitenden Material, insbesondere einem metallischen Material oder transparente leitfähige Oxide, gebildet sein. Der erste Kontakt kann sich insbesondere im Bereich eines geometrischen Zentrums des ersten dotierten Bereichs in diesen hinein erstrecken. Der erste Kontakt kann dabei ebenfalls derart ausgebildet sein, dass es sich in einer Richtung senkrecht zu einer Haupterstreckungsebene des Halbleiterchips hin verjüngt. Mit einem solchen ersten Kontakt ist es möglich, den strahlungsemittierenden Halbleiterchip besonders gleichmäßig zu kontaktieren.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips handelt es sich bei dem Halbleiterchip um einen Mikro-Leuchtdiodenchip. Der strahlungsemittierende Halbleiterchip weist dann eine Kantenlänge kleiner oder gleich 20 gm auf. Bei der Kantenlänge handelt es sich dann beispielsweise um die Kante des strahlungsemittierenden Halbleiterchips mit der geringsten lateralen Erstreckung. In einer anderen Richtung kann der strahlungsemittierende Halbleiterchip dann eine Kantenlänge aufweisen, die größer 20 gm ist.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips weist der Halbleiterchip eine nicht-plane, insbesondere gekrümmt verlaufende Strahlungsauskoppelfläche auf, durch die die im Betrieb erzeugte Strahlung den Halbleiterchip verlassen kann. Die Strahlungsauskoppelfläche kann durch eine Außenfläche des Halbleiterchips gebildet sein.
Der Halbleiterchip weist dann bevorzugt ferner einen nicht planen, insbesondere gekrümmt verlaufenden aktiven Bereich auf. Der aktive Bereich kann dabei eine der
Strahlungsauskoppelfläche zugewandte Außenfläche aufweisen, die ähnlich oder parallel zur Strahlungsauskoppelfläche verläuft.
Sind die Strahlungsauskoppelfläche und der aktive Bereich nicht-plan, so kann die elektromagnetische Strahlung des Halbleiterchips vorzugsweise an jeder Stelle des aktiven Bereichs in einem großen Winkelbereich emittiert werden. Es wird weiter ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben. Mit dem Verfahren kann insbesondere ein hier beschriebener strahlungsemittierender Halbleiterchip hergestellt werden.
Das heißt, sämtliche für den strahlungsemittierenden Halbleiterchip offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Bei dem Verfahren wird zunächst ein Substrat bereitgestellt. Bei dem Substrat kann es sich beispielsweise um ein Aufwachssubstrat handeln, das je nach Material des Halbleiterchips, welches auf das Substrat abgeschieden wird, beispielsweise mit Saphir, SiC, GaAs, Si, InP und dergleichen gebildet sein kann. Das Substrat weist eine Haupterstreckungsebene auf, die zum Beispiel parallel zu einer Deckfläche des Substrats, auf die die nachfolgenden Schichten abgeschieden werden, verläuft. Bei dem Substrat kann es sich ferner hier und im Folgenden um ein Aufwachssubstrat und/oder um epitaktisch gewachsene Schichten handeln, die auf ein Aufwachssubstrat aufgewachsen sind. Das Aufwachssubstrat kann dann auch entfernt sein.
Das Substrat kann zumindest stellenweise elektrisch isolierend ausgebildet sein. Mit anderen Worten weist das Substrat zumindest stellenweise elektrisch nicht leitende Bereiche auf. Beispielsweise ist das Substrat elektrisch isolierend ausgebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Verfahrensschritt, bei dem ein erster dotierter Bereich abgeschieden wird. Das Abscheiden des ersten dotierten Bereichs erfolgt beispielsweise epitaktisch. Dabei ist es möglich, dass der erste dotierte Bereich direkt auf das Substrat abgeschieden wird oder, dass sich zwischen Substrat und erstem dotiertem Bereich Pufferschichten befinden. Der erste dotierte Bereich wird beispielsweise mit einem n-dotierten oder einem p-dotierten Halbleitermaterial gebildet .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, bei dem ein Strukturieren des ersten dotierten Bereichs derart erfolgt, dass sich der erste dotierte Bereich in einer Richtung weg vom Substrat verjüngt.
Die Strukturierung des ersten dotierten Bereichs kann dabei beispielsweise durch Materialabtrag, wie beispielsweise Ätzen, erfolgen. Darüber hinaus ist es möglich, dass der erste dotierte Bereich unter der Verwendung von Masken aufgewachsen wird. Dabei ist es möglich, dass zur Strukturierung des ersten dotierten Bereichs nachfolgend Masken Verwendung finden, die voneinander verschiedene Maskenöffnungen aufweisen, in denen das Material des ersten aktiven Bereichs abgeschieden wird. Zum Beispiel kann dann beim Wachstum des ersten aktiven Bereichs die Größe der Maskenöffnung sukzessive verringert werden, wodurch ebenfalls eine Verjüngung des ersten dotierten Bereichs in einer Richtung weg vom Substrat erreicht wird.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Abscheiden eines aktiven Bereichs derart, dass der aktive Bereich eine Seitenfläche des ersten dotierten Bereichs bedeckt. Der aktive Bereich befindet sich dann im fertiggestellten Halbleiterchip mit einer Seitenfläche des ersten dotierten Bereichs insbesondere in direktem Kontakt. Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Verfahrensschritt, bei dem das Abscheiden eines zweiten dotierten Bereichs auf dem aktiven Bereich erfolgt. Der zweite dotierte Bereich ist ungleichnamig zum ersten dotierten Bereich dotiert. Der aktive Bereich und der zweite dotierte Bereich können sich in direktem Kontakt zueinander befinden. Das Abscheiden des aktiven Bereichs erfolgt insbesondere ebenfalls epitaktisch und kann in der gleichen Epitaxieanlage wie das Abscheiden des ersten dotierten Bereichs erfolgen.
Das Abscheiden des zweiten dotierten Bereichs erfolgt ebenfalls epitaktisch und kann in der gleichen Epitaxieanlage wie das Abscheiden des aktiven Bereichs erfolgen.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren die folgenden Verfahrensschritte:
Bereitstellen eines Substrats,
Abscheiden eines ersten dotierten Bereichs,
Strukturieren des ersten dotierten Bereichs derart, dass sich der erste dotierte Bereich in einer Richtung weg vom Substrat verjüngt,
Abscheiden eines aktiven Bereichs, derart, dass der aktive Bereich eine Seitenfläche des ersten dotierten Bereichs bedeckt,
Abscheiden eines zweiten dotierten Bereichs auf dem aktiven Bereich.
Dabei ist es insbesondere möglich, dass die Verfahrensschritte in einer anderen als der angegebenen Reihenfolge durchgeführt werden. Zum Beispiel kann das Abscheiden des aktiven Bereichs vor dem Abscheiden eines der dotierten Bereiche erfolgen. Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Strukturieren des ersten Bereichs mehrfach, sodass der erste Bereich stufig strukturiert ist und entlang der Richtung weg vom Substrat mehrere Ebenen aufweist. Das Strukturieren kann dabei beispielsweise durch entsprechendes Ätzen des ersten Bereichs erfolgen oder durch Strukturierung während des Aufwachsens des ersten Bereichs mittels Masken.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Teil des aktiven Bereichs vor dem erstmaligen Abscheiden des ersten dotierten Bereichs und des zweiten dotierten Bereichs abgeschieden. Mit anderen Worten, erfolgt in dieser Ausführungsform des Verfahrens ein Abscheiden zumindest eines Teils des aktiven Bereichs, bevor einer der dotierten Bereiche erzeugt wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der aktive Bereich stellenweise entfernt, bevor ein Abscheiden des ersten dotierten Bereichs und des zweiten dotierten Bereichs erfolgt. Beispielsweise wird der aktive Bereich großflächig auf dem Substrat abgeschieden. Anschließend wird der aktive Bereich stellenweise entfernt und in die derart hergestellten Öffnungen des aktiven Bereichs wird Material des ersten dotierten Bereichs und/oder des zweiten dotierten Bereichs abgeschieden.
Im Folgenden werden der hier beschriebene optoelektronische Halbleiterchip sowie das hier beschriebene Verfahren anhand von Figuren und den dazugehörigen Ausführungsbeispielen näher erläutert . Anhand der schematischen Schnittdarstellungen der Figuren 1A bis ID ist ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
Anhand der schematischen Schnittdarstellungen der Figuren 2 und 3 sind Ausführungsbeispiele eines hier beschriebenen strahlungsemittierenden Halbleiterchips näher erläutert .
Anhand der perspektivischen schematischen Darstellung der Figuren 4A und 4B ist ein weiteres Ausführungsbeispiel eines hier beschriebenen strahlungsemittierenden Halbleiterchips näher erläutert.
Anhand der schematischen Darstellungen der Figuren 5A bis 5D ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
Anhand der schematischen Schnittdarstellung der Figur 6 ist ein weiteres Ausführungsbeispiel eines hier beschriebenen strahlungsemittierenden Halbleiterchips näher erläutert.
Anhand der schematischen Schnittdarstellungen der Figuren 7A bis 7D sowie der Figuren 8A bis 8E sind weitere Ausführungsbeispiele eines hier beschriebenen Verfahrens näher erläutert.
Anhand der schematischen Darstellungen der Figuren 9 und 10 sind weitere Ausführungsbeispiele von hier beschriebenen strahlungsemittierenden Halbleiterchips näher erläutert.
Anhand der schematischen Darstellungen der Figuren 11A bis 11F ist die Funktionsweise eines hier beschriebenen strahlungsemittierenden Halbleiterchips näher erläutert. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 1A bis ID ist ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Bei dem Verfahren wird ein Substrat 1 bereitgestellt.
Auf dem Substrat 1 wird ein erster dotierter Bereich 2 abgeschieden. Bei dem ersten dotierten Bereich 2 handelt es sich beispielsweise um einen Bereich, der mit einem p- dotierten Halbleitermaterial gebildet ist.
Nachfolgend erfolgt eine Strukturierung des ersten dotierten Bereichs 2, so dass dieser wie in der Figur 1A schematisch dargestellt in einem Querschnitt senkrecht zu einer Haupterstreckungsebene L des Halbleiterchips 10 trapezförmig ausgebildet ist. Der derart strukturierte erste Bereich 2 verjüngt sich in einer Richtung R vom Substrat 1 weg.
Der erste dotierte Bereich 2 weist dann Seitenflächen 2a auf, die quer zur Haupterstreckungsebene L verlaufen. Ferner weist der erste dotierte Bereich 2 eine Deckfläche 2b auf, die parallel zur Haupterstreckungsebene L verläuft.
Nachdem der erste dotierte Bereich 2 strukturiert ist und für ein Überwachsen vorbereitet ist, erfolgt ein Überwachsen durch Abscheiden eines aktiven Bereichs 3 derart, dass der aktive Bereich eine Seitenfläche 2a des ersten dotierten Bereichs 2 bedeckt.
Vorliegend überdeckt der aktive Bereich 3 die Seitenflächen 2a sowie die Deckfläche 2b des ersten dotierten Bereichs 2 vollständig und konform. Dies ist in der Figur 1B dargestellt .
Zum Überwachsen mit dem aktiven Bereich sind die Seitenflächen 2a des ersten dotierten Bereichs vorzugsweise Gruppe V-terminiert. Auf diese Weise kann der aktive Bereich mit besonders guter Kristallqualität auf der Deckfläche 2b, die beispielsweise parallel zur (001)-Kristallebene verläuft und in Seitenflächen 2a aufgewachsen werden.
In einem nächsten Verfahrensschritt, Figur IC, werden die seitlichen Bereiche des aktiven Bereichs 3 entfernt, so dass nur Bereiche des aktiven Bereichs 3 verbleiben, die an einer Seitenfläche 2a und der Deckfläche 2b des ersten dotierten Bereichs 2 angeordnet sind.
Dazu kann eine entsprechende Maske 5 aufgebracht werden. Die Maske 5 kann beispielsweise mit SiNx, SiON oder SiOg gebildet werden und zum Beispiel mittels eines ALD-Verfahrens aufgebracht werden. Das Entfernen des aktiven Bereichs 3 im nicht von der Maske 5 überdeckten Bereich erfolgt beispielsweise mittels trocken- oder nasschemischen Ätzens.
Im nächsten Verfahrensschritt, Figur ID, erfolgt das Abscheiden eines zweiten dotierten Bereichs 4 auf dem aktiven Bereich 3. Der zweite dotierte Bereich 4 ist beispielsweise durch ein n-dotiertes Halbleitermaterial gebildet. Es resultiert ein strahlungsemittierender Halbleiterchip 10, wie er schematisch in der Figur ID dargestellt ist, bei dem der erste Bereich 2 strukturiert ist und der aktive Bereich den ersten dotierten Bereich 2 an den Seitenflächen 2a und einer Deckfläche 2b bedeckt.
Der strahlungsemittierende Halbleiterchip 10 kann dabei wie in der Figur ID dargestellt einen ersten dotierten Bereich mit genau einer Deckfläche 2b, die parallel zu der Haupterstreckungsebene L des Halbleiterchips 10 verläuft, aufweisen. Dabei entspricht die Strukturgröße der Strukturierung des ersten dotierten Bereichs 2 in etwa der Kantenlänge x des strahlungsemittierenden Halbleiterchips 10. Mit anderen Worten weist der erste dotierte Bereich 2 an seiner der Deckfläche 2b abgewandten Bodenfläche 2c eine laterale Erstreckung auf, die wenigstens 20 %, insbesondere wenigstens 50 % oder wenigstens 80 % der Kantenlänge x des Halbleiterchips 10 entspricht.
Die schematische Schnittdarstellung der Figur 2 zeigt ein weiteres Ausführungsbeispiel eines hier beschriebenen strahlungsemittierenden Halbleiterchips 10. In diesem Ausführungsbeispiel ist im Vergleich zum Ausführungsbeispiel der Figur ID die Größe der Deckfläche 2b des ersten dotierten Bereichs 2 reduziert. Auf diese Weise entspricht die Form des aktiven Bereichs 3 mehr der Form eines Halbkreises als dies beispielsweise für das Ausführungsbeispiel der Figur ID der Fall ist. Die Wahrscheinlichkeit für eine Totalreflexion beim Austritt aus dem strahlungsemittierenden Halbleiterchip 10 ist dadurch weiter reduziert und die Effizienz des Halbleiterchips 10 ist vergrößert, der Flächeninhalt des aktiven Bereichs 3 ist jedoch gegenüber dem Ausführungsbeispiel der Figur ID reduziert.
Die schematische Schnittdarstellung der Figur 3 zeigt ein weiteres Ausführungsbeispiel eines hier beschriebenen strahlungsemittierenden Halbleiterchips 10. Im Unterschied zum Ausführungsbeispiel der Figuren 2 und ID sind im Ausführungsbeispiel der Figur 3 nun die Kontakte 7 und 8 zur externen Kontaktierung des strahlungsemittierenden Halbleiterchips 10 ergänzt. Dabei erstreckt sich der erste Kontakt 7 zumindest durch das Substrat 1 und/oder eine epitaktische gewachsene Schicht. Der zweite Kontakt 8 ist beispielsweise als strahlungsdurchlässiger Kontakt auf dem zweiten dotierten Bereich 4 aufgebracht. Bei dem zweiten Kontakt 8 kann es sich beispielsweise um einen Kontakt handeln, der mit einem TCO-Material wie beispielsweise ITO gebildet ist. Die Außenfläche des zweiten Kontakts 8 bildet die Strahlungsauskoppelfläche 10a des Halbleiterchips 10.
Die schematische perspektivische Darstellungen der Figur 4A und 4B zeigen weitere Ausführungsbeispiele eines hier beschriebenen strahlungsemittierenden Halbleiterchips 10. In diesen Ausführungsbeispielen erstreckt sich der Halbleiterchip 10 in einer Raumrichtung länger als in die andere Raumrichtung. Das heißt, der Halbleiterchip 10 weist eine Kantenlänge x und eine weitere Kantenlänge y auf, wobei die weitere Kantenlänge y groß gegen die Kantenlänge x ist.
Der strahlungsemittierende Halbleiterchip 10 hat damit eine streifenförmige Erstreckung und der Flächeninhalt der Abschnitte des aktiven Bereichs 3, die auf Seitenflächen 2a des ersten dotierten Bereichs 2 aufgebracht sind, ist besonders groß im Vergleich zum Flächeninhalt der Deckfläche 2b.
Dadurch ist zum einen die Wahrscheinlichkeit für eine Totalreflexion beim Austritt von elektromagnetischer Strahlung aus dem Halbleiterchip 10 reduziert und zum anderen ist die Wahrscheinlichkeit von nichtstrahlender Rekombination an der Oberfläche ebenfalls reduziert.
Ist der Halbleiterchip 10 beispielsweise im Materialsystem InGaAlP gebildet, so sind die schrägen Bereiche des aktiven Bereichs 3 parallel zur (111)x-Facette, wobei x=A und B sein kann, orientiert. Für andere Materialsysteme können andere Facetten vorteilhaft sein.
Wie in der Figur 4B gezeigt, kann der Halbleiterchip 10 in beiden seitlichen Richtungen durch Seitenflächen 2a begrenzt sein. Eine solche 3D-Geometrie führt zu einer noch stärkeren Unterdrückung nicht strahlender Rekombinationen. Die Größe des Halbleiterchips 10 ist durchstimmbar, die Emission senkrecht zur Auskopplungsfläche 10a ist maximiert, die Fläche zur Aufbrechung von Totalreflexion ist maximiert, was zu einer erhöhten Effizienz führt. Substrat und Kontakte sind in der Figur 4B nicht dargestellt.
Insgesamt zeichnet sich ein hier beschriebener strahlungsemittierender Halbleiterchip 10 durch eine verbesserte Strahlungsauskopplungseffizienz aus, da besonders viel elektromagnetische Strahlung senkrecht zur Strahlungsauskoppelfläche 10a auf diese auftrifft und die Wahrscheinlichkeit für eine nicht strahlende Rekombination ebenfalls reduziert ist. In Verbindung mit den schematischen Darstellungen der Figuren 5A bis 5D ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. In diesem Ausführungsbeispiel wird der erste dotierte Bereich 2 wie in den Figuren 5A und 5B dargestellt durch mehrfaches Überwachsen stufenartig strukturiert, so dass der erste dotierte Bereich 2 in der Richtung R, die zum Beispiel senkrecht zur Haupterstreckungsebene L verläuft, mehrere Ebenen 21, 22, 23 aufweist.
Im nächsten Verfahrensschritt, Figur 5C, wird der aktive Bereich 3 dann konform abgeschieden, so dass dieser entlang der Ebenen 21, 22, 23 entsprechende Abschnitte 31, 32, 33 aufweist, die schräg zur Haupterstreckungsebene L verlaufen.
Die zweite dotierte Schicht 4 wird entsprechend konform über dem aktiven Bereich 3 abgeschieden, Figur 5D.
Damit kann eine Ausführungsform des strahlungsemittierenden Halbleiterchips 10 realisiert werden, wie sie in der Figur 6 idealisiert dargestellt ist. Dort ist der erste dotierte Bereich 2 halbkugelförmig strukturiert und der aktive Bereich 3 entsprechend konform auf den ersten dotierten Bereich 2 aufgebracht. Im aktiven Bereich 3 erzeugte elektromagnetische Strahlung 9 trifft dann größtenteils senkrecht auf die Außenfläche des Halbleiterchips 10 und kann ohne nennenswerte Totalreflexion emittiert werden. Es resultiert eine theoretische Strahlungsauskoppeleffizienz von 69,6 % gegenüber einer Strahlungsauskoppeleffizienz von nur circa 14 % für einen plan ausgebildeten aktiven Bereich. Dabei wird angenommen, dass das Halbleitermaterial des zweiten dotierten Bereichs einen Brechungsindex von 3 aufweist und das Substrat 1 reflektierend, beispielsweise als Bragg-Reflektor, ausgebildet ist. Ferner ist die Strahlungsauskoppelfläche 10a konform zur Außenfläche des aktiven Bereichs 3 gekrümmt, die der Strahlungsauskoppelfläche 10a zugewandt ist.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 7A bis 7D ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
In diesem Ausführungsbeispiel wird der erste dotierte Bereich 2 nachfolgend unter Verwendung unterschiedlicher Masken 5 geätzt, so dass ebenfalls ein stufenartiges oder stufenförmiges Profil resultiert mit Ebenen 21 bis 25 des ersten dotierten Bereichs 2. Auf diese Weise sind je nach verwendeter Maske unterschiedliche Geometrien für den ersten dotierten Bereich 2 möglich, zum Beispiel die Form einer Stufenpyramide oder einer angenäherten Halbkugel.
Die Ätzschritte sind in Verbindung mit den Figuren 7B und 7C dargestellt .
In der Figur 7D ist gezeigt, dass in jeder Ebene Abschnitte 31 bis 35 des aktiven Bereichs 3 angeordnet sind, die sich jeweils bis zur Seitenfläche 2a in jeder Ebene des ersten dotierten Bereichs 2 erstrecken. Nachfolgend kann ein zweiter dotierter Bereich 4 entsprechend aufgebracht werden (nicht dargestellt) .
In Verbindung mit den schematischen Darstellungen der Figuren 8A bis 8E ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. In diesem Ausführungsbeispiel wird die aktive Schicht 3 wie schon im Ausführungsbeispiel der Figuren 7A bis 7D lediglich in der (001)-Ebene gewachsen, wodurch ein technisch besonders einfacher Wachstumsprozess möglich ist.
Zunächst wird der aktive Bereich 3 dabei großflächig auf das Substrat 1 abgeschieden, Figur 8A.
Anschließend wird durch Ätzen ein Teil des aktiven Bereichs 3 entfernt, so dass lediglich ein Ring auf dem Substrat 1 verbleibt, der mit Material des aktiven Bereichs 3 gebildet ist.
Auf die freigelegten Bereiche des Substrats 1 wird nachfolgend der erste dotierte Bereich 2 innerhalb des Rings und der zweite dotierte Bereich 4 außerhalb des Rings abgeschieden. Dies ist in der Figur 8C dargestellt.
Dieses Verfahren wird für immer kleiner werdende Durchmesser von ringförmigen aktiven Bereichen 3 wiederholt, Figur 8D.
Die dotierten Bereiche 2, 4 sowie die aktiven Bereiche 3 können über ein MOCVD-Verfahren abgeschieden werden, wobei Wachstumsmasken, die mit Siliziumdioxid oder Siliziumnitrid gebildet sind, zum Einsatz kommen.
Anschließend wird ein erster Kontakt 7 entweder durch das Substrat 1 hindurch erzeugt, Figur 8 E, oder das Substrat 1 wird abgelöst und der erste Kontakt 7 wird erzeugt (nicht dargestellt) .
Es resultieren optoelektronische Halbleiterchips 10 wie sie schematisch in den Figuren 9 und 10 dargestellt sind, wobei eine halbkugelförmige Ausgestaltung der Außenfläche des aktiven Bereichs 3 durch möglichst viele Epitaxieschritte erreicht werden kann. Im Zentrum des ersten dotierten Bereichs 2 erstreckt sich der erste Kontakt 7 in den ersten dotierten Bereich 2 hinein.
In Verbindung mit den schematischen Darstellungen der Figuren 11A bis 11F ist die Funktionsweise von hier beschriebenen strahlungsemittierenden Halbleiterchips 10 näher erläutert.
Die Figur 11A zeigt einen strahlungsemittierenden Halbleiterchip 10 mit einer flachen
Strahlungsauskopplungsfläche 10a. Hohe Brechungsindizes des Halbleitermaterials des strahlungsemittierenden Halbleiterchips 10 führen wie in der Figur 11A dargestellt zu einem kleinen Extraktionskegeln der emittierten Strahlung.
Ein kleiner Extraktionskegel behindert die Emission aus dem aktiven Bereich 3.
Die Figur 11B zeigt, dass durch die Einführung einer gekrümmten Strahlungsauskopplungsfläche 10a wie sie sich für einen hier beschriebenen Halbleiterchip 10 ergibt der Extraktionskegel stark vergrößert wird.
Die Figur 11C zeigt die Abstrahlung vom Rand eines strahlungsemittierenden Halbleiterchips 10 mit einer flachen Strahlungsauskopplungsfläche 10a.
Die Figur H D zeigt, dass durch die Einführung einer gekrümmten Strahlungsauskopplungsfläche 10a die Emission, die vom Rand des aktiven Bereichs 3 erfolgt, nicht so stark von dem verbesserten Extraktionskegel profitiert wie die Emission aus der Mitte des Halbleiterchips 10.
Die Figur 11E zeigt die Emission von einem strahlungsemittierenden Halbleiterchip 10 mit einer flachen Strahlungsauskopplungsfläche 10a und einem flachen aktiven Bereich 3.
Die Figur 11F zeigt, dass durch die Krümmung des aktiven Bereichs das Problem der Emission vom Rand des aktiven
Bereichs 3 gelöst ist. Gleichzeitig ergibt sich durch die gekrümmte Strahlungsauskopplungsfläche 10a ein verbesserter Extraktionskegel mit einem vergrößerten Öffnungswinkel. Die Erfindung ist nicht durch die Beschreibung anhand der
Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102021 109 960.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 Substrat
2 erster dotierter Bereich
2a Seitenfläche
2b Deckfläche
2c Bodenfläche
21..25 Ebene
3 aktiver Bereich 31..35 Abschnitt
4 zweiter dotierter Bereich
5 Maske
6 (001)-Ebene
7 erster Kontakt
8 zweiter Kontakt
9 elektromagnetische Strahlung
L Haupterstreckungsebene
R Richtung x Kantenlänge y weitere Kantenlänge
10 Halbleiterchip
10a Strahlungsauskoppelfläche

Claims

Patentansprüche
1. Strahlungsemittierender Halbleiterchip (10) mit einem ersten dotierten Bereich (2), einem aktiven Bereich (3), der zur Erzeugung von elektromagnetischer Strahlung vorgesehen ist und der an den ersten dotierten Bereich grenzt, und einem zweiten dotierten Bereich (4), der an einer dem ersten dotierten Bereich (2) abgewandten Seite des aktiven Bereichs (3) angeordnet ist, wobei der erste dotierte Bereich (2) stufenartig strukturiert ist und in einer Richtung senkrecht zu einer Haupterstreckungsebene (L) des Halbleiterchips (10) mehrere Ebenen (21..25) aufweist, und der aktive Bereich (3) den ersten dotierten Bereich (2) an einer Seitenfläche (2a) und einer Deckfläche (2b) bedeckt.
2. Strahlungsemittierender Halbleiterchip (10) nach dem vorherigen Anspruch, bei dem der aktive Bereich (3) die Seitenfläche (2a) des ersten dotierten Bereichs (2) vollständig bedeckt.
3. Strahlungsemittierender Halbleiterchip (10) nach einem der vorherigen Ansprüche, bei dem der Halbleiterchip (10) eine Haupterstreckungsebene (L) aufweist und der aktive Bereich (3) stellenweise schräg zur Haupterstreckungsebene (L) verläuft.
4. Strahlungsemittierender Halbleiterchip (10) nach einem der vorherigen Ansprüche, bei dem der aktive Bereich (3) gekrümmt verläuft.
5. Strahlungsemittierender Halbleiterchip (10) nach einem der vorherigen Ansprüche, bei dem sich der erste dotierte Bereich (2) in einer Richtung senkrecht zu einer Haupterstreckungsebene (L) des Halbleiterchips (10) verjüngt.
6. Strahlungsemittierender Halbleiterchip (10) nach einem der vorherigen Ansprüche mit einem ersten Kontakt (7), der elektrisch leitend mit dem ersten dotierten Bereich (2) verbunden ist, wobei sich der erste Kontakt (7) in den ersten leitenden Bereich (2) hinein erstreckt.
7. Strahlungsemittierender Halbleiterchip (10) nach einem der vorherigen Ansprüche mit einer Kantenlänge (x) kleiner oder gleich 20 pm.
8. Strahlungsemittierender Halbleiterchip (10) nach einem der vorherigen Ansprüche mit einer nicht-planen Strahlungsauskoppelfläche (10a), bei dem der aktive Bereich (3) nicht-plan ist.
9. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (10) mit den folgenden Schritten:
Bereitstellen eines Substrats (1),
Abscheiden eines ersten dotierten Bereichs (2), mehrfaches Strukturieren des ersten dotierten Bereichs (2) derart, dass der erste dotierte Bereich (2) stufig strukturiert ist und entlang einer Richtung (R) weg vom Substrat (1) verjüngt und mehrere Ebenen (21..25) aufweist, Abscheiden eines aktiven Bereichs (3), derart, dass der aktive Bereich (3) eine Seitenfläche (2a) des ersten dotierten Bereichs (2) bedeckt,
Abscheiden eines zweiten dotierten Bereichs (4) auf dem aktiven Bereich (3).
10. Verfahren nach dem vorherigen Anspruch, wobei das Strukturieren durch mehrfaches Ätzen erfolgt.
11. Verfahren nach einem der vorherigen Ansprüche, wobei ein Teil des aktiven Bereichs (3) vor dem erstmaligen Abscheiden des ersten dotierten Bereichs (2) und des zweiten dotierten Bereichs (4) abgeschieden wird.
12. Verfahren nach dem vorherigen Anspruch, wobei der aktive
Bereich (3) stellenweise entfernt wird, bevor ein Abscheiden des ersten dotierten Bereichs (2) und des zweiten dotierten Bereichs (4) erfolgt.
13. Verfahren nach einem der vorherigen Ansprüche, wobei ein strahlungsemittierender Halbleiterchip (10) nach einem der Anspruch 1 bis 8 erzeugt wird.
PCT/EP2022/059012 2021-04-20 2022-04-05 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips WO2022223290A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020237039326A KR20230172543A (ko) 2021-04-20 2022-04-05 복사-방출 반도체 칩 및 복사-방출 반도체 칩을 제조하기 위한 방법
US18/554,701 US20240204137A1 (en) 2021-04-20 2022-04-05 Radiation-emitting semiconductor chip and method for manufacturing a radiation-emitting semiconductor chip
CN202280029328.9A CN117178378A (zh) 2021-04-20 2022-04-05 发射辐射的半导体芯片和制造发射辐射的半导体芯片的方法
DE112022000789.3T DE112022000789A5 (de) 2021-04-20 2022-04-05 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
JP2023560641A JP2024516089A (ja) 2021-04-20 2022-04-05 放射放出半導体チップおよび放射放出半導体チップの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021109960.9 2021-04-20
DE102021109960.9A DE102021109960A1 (de) 2021-04-20 2021-04-20 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Publications (1)

Publication Number Publication Date
WO2022223290A1 true WO2022223290A1 (de) 2022-10-27

Family

ID=81580000

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/059012 WO2022223290A1 (de) 2021-04-20 2022-04-05 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Country Status (6)

Country Link
US (1) US20240204137A1 (de)
JP (1) JP2024516089A (de)
KR (1) KR20230172543A (de)
CN (1) CN117178378A (de)
DE (2) DE102021109960A1 (de)
WO (1) WO2022223290A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2413387A2 (de) * 2010-07-30 2012-02-01 Invenlux Limited Dreidimensionale Leuchtdiodenstruktur mit vertikal versetzter aktiver Schicht und Verfahren zu ihrer Herstellung
US20140264260A1 (en) * 2013-03-15 2014-09-18 Design Express Limited Light emitting structure
US20160197232A1 (en) * 2015-01-06 2016-07-07 Apple Inc. Led structures for reduced non-radiative sidewall recombination
DE102017113383A1 (de) * 2017-06-19 2018-12-20 Osram Opto Semiconductors Gmbh Halbleiterchip mit inneren terrassenähnlichen Stufen und Verfahren zur Herstellung eines Halbleiterchips

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153991A (ja) 1993-11-26 1995-06-16 Nec Corp 発光ダイオード及びその製造方法
JPH1022523A (ja) 1996-07-02 1998-01-23 Omron Corp 半導体発光素子
JP4595198B2 (ja) 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
DE102017119346A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2413387A2 (de) * 2010-07-30 2012-02-01 Invenlux Limited Dreidimensionale Leuchtdiodenstruktur mit vertikal versetzter aktiver Schicht und Verfahren zu ihrer Herstellung
US20140264260A1 (en) * 2013-03-15 2014-09-18 Design Express Limited Light emitting structure
US20160197232A1 (en) * 2015-01-06 2016-07-07 Apple Inc. Led structures for reduced non-radiative sidewall recombination
DE102017113383A1 (de) * 2017-06-19 2018-12-20 Osram Opto Semiconductors Gmbh Halbleiterchip mit inneren terrassenähnlichen Stufen und Verfahren zur Herstellung eines Halbleiterchips

Also Published As

Publication number Publication date
DE112022000789A5 (de) 2023-11-16
KR20230172543A (ko) 2023-12-22
CN117178378A (zh) 2023-12-05
JP2024516089A (ja) 2024-04-12
US20240204137A1 (en) 2024-06-20
DE102021109960A1 (de) 2022-10-20

Similar Documents

Publication Publication Date Title
EP2260516B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
DE102007019775A1 (de) Optoelektronisches Bauelement
DE102010024079A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2011058094A1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE102012101718A1 (de) Optoelektronischer Halbleiterchip
DE112012005156B4 (de) Optoelektronischer Halbleiterchip
DE102011116232B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102014102029A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102010049186B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2018172205A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102018119688B4 (de) Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102013200509A1 (de) Optoelektronischer Halbleiterchip
WO2022223290A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102008015253B4 (de) Verfahren zur Herstellung eines Laserbauelements und Laserbauelement
DE102014114194B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE10244447B4 (de) Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
DE19943405B4 (de) Verfahren zur Herstellung eines lateral monolithisch integrierten Lichtemissions-Halbleiterbauelements und Lichtemissions-Halbleiterbauelement
DE10220333B4 (de) Strahlungsemittierendes Halbleiterbauelement mit einer Mehrzahl von Strukturelementen
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102022120161A1 (de) Optoelektronisches halbleiterbauelement mit epitaktisch gewachsener schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE112022004309T5 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauelements
DE102021100391A1 (de) Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer kantenemittierenden halbleiterlaserdiode
DE102021124146A1 (de) Licht emittierender halbleiterchip und verfahren zur herstellung eines licht emittierenden halbleiterchips
DE102018122492A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22720981

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112022000789

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2023560641

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18554701

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237039326

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237039326

Country of ref document: KR

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112022000789

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22720981

Country of ref document: EP

Kind code of ref document: A1