KR20230172543A - 복사-방출 반도체 칩 및 복사-방출 반도체 칩을 제조하기 위한 방법 - Google Patents

복사-방출 반도체 칩 및 복사-방출 반도체 칩을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20230172543A
KR20230172543A KR1020237039326A KR20237039326A KR20230172543A KR 20230172543 A KR20230172543 A KR 20230172543A KR 1020237039326 A KR1020237039326 A KR 1020237039326A KR 20237039326 A KR20237039326 A KR 20237039326A KR 20230172543 A KR20230172543 A KR 20230172543A
Authority
KR
South Korea
Prior art keywords
doped region
radiation
semiconductor chip
emitting semiconductor
region
Prior art date
Application number
KR1020237039326A
Other languages
English (en)
Inventor
알리 마다피
이네스 피엣존카
슈테판 바르텔
알바로 고메즈-이글레시아스
Original Assignee
에이엠에스-오스람 인터내셔널 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스-오스람 인터내셔널 게엠베하 filed Critical 에이엠에스-오스람 인터내셔널 게엠베하
Publication of KR20230172543A publication Critical patent/KR20230172543A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 제1 도핑된 영역(2), 전자기 복사를 발생시키도록 제공되고 제1 도핑된 영역에 인접한 활성 영역(3), 및 제1 도핑된 영역(2)으로부터 멀어지는 쪽을 향하는 활성 영역(3)의 면 상에 배열되는 제2 도핑된 영역(4)을 갖고, 제1 도핑된 영역(2)은 구조화되고, 활성 영역(3)은 제1 도핑된 영역(2)을 측부 표면(2a) 및 상부 표면(2b) 상에서 커버하는, 복사-방출 반도체 칩에 관한 것이다.

Description

복사-방출 반도체 칩 및 복사-방출 반도체 칩을 제조하기 위한 방법
복사-방출 반도체 칩(radiation-emitting semiconductor chip) 및 복사-방출 반도체 칩을 제조하기 위한 방법이 제공된다.
해결될 과제는 특히 효율적으로 작동될 수 있는 복사-방출 반도체 칩을 제공하는 것이다. 해결될 추가의 과제는 이러한 복사-방출 반도체 칩을 제조하기 위한 방법을 제공하는 것이다.
복사-방출 반도체 칩은, 예를 들어, 작동 동안, 적외선 광, 유색 광, 또는 임의의 색 온도의 백색 광을 방출하는 발광 다이오드 칩이다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 복사-방출 반도체 칩은 제1 도핑된 영역을 포함한다. 제1 도핑된 영역은 도핑된 반도체 재료로 형성된다. 예를 들어, 제1 도핑된 영역의 반도체 재료 및 후속 영역들의 반도체 재료는 각각 III-V족 화합물 반도체 재료이다. 전반적으로, 그러면, 복사-방출 반도체 칩은 III-V족 화합물 반도체 재료에 기초하는 반도체 칩일 수 있다.
III-V족 화합물 반도체 재료는, 예를 들어, B, Al, Ga, In과 같은, 제3 주족(the third main group)으로부터의 적어도 하나의 원소, 및, 예를 들어, N, P, As와 같은, 제5 주족(the fifth main group)으로부터의 하나의 원소를 포함한다. 특히, 용어 "III-V족 화합물 반도체 재료"는 제3 주족으로부터의 적어도 하나의 원소 및 제5 주족으로부터의 적어도 하나의 원소를 포함하는 2원(binary), 3원(ternary) 또는 4원(quaternary) 화합물들의 그룹, 예를 들어 질화물(nitride) 및 인화물(phosphide) 화합물 반도체들을 포함한다. 이러한 2원, 3원 또는 4원 화합물은, 예를 들어, 하나 이상의 도펀트들(dopants) 뿐만 아니라 추가의 구성성분들을 추가로 포함할 수 있다.
예를 들어, 반도체 칩은 재료계 InGaAlP 또는 재료계 InGaAlAs 또는 재료계 InGaAlN에 기초한다.
제1 도핑된 영역은, 예를 들어, p-도핑된 영역 또는 n-도핑된 영역일 수 있다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 반도체 칩은, 전자기 복사를 생성하도록 의도되고 제1 도핑된 영역에 인접한 활성 영역(active region)을 포함한다. 복사-방출 반도체 칩의 활성 영역에서, 복사-방출 반도체 칩의 작동 동안 방출되는 전자기 복사가 생성된다.
이를 위해, 활성 영역은, 예를 들어, 다중 양자 우물 구조(multiple quantum well structure), 단일 양자 우물 구조(single quantum well structure), 또는, 예를 들어, 이중 헤테로 구조(double heterostructure) 또는 p-n 접합과 같은 헤테로 구조를 포함한다. 양자 우물 구조라는 용어는 양자화의 차원수와 관련하여 어떤 의미도 갖지 않는다. 따라서, 그것은 그중에서도 특히 양자 우물들, 양자 와이어들 및 양자 점들, 및 이들 구조들의 임의의 조합을 포함한다.
예를 들어, 활성 영역은 제1 도핑된 영역에 바로 인접한다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 복사-방출 반도체 칩은 제2 도핑된 영역을 포함하고, 제2 도핑된 영역은 제1 도핑된 영역으로부터 멀어지는 방향을 향하는 활성 영역의 면에 배열된다. 제2 도핑된 영역은 제1 도핑된 영역에 대해 동일하지 않게 도핑된다. 이것은, 예를 들어, 만약 제1 도핑된 영역이 p-도핑되면, 제2 도핑된 영역이 n-도핑된다는 것을 의미한다. 예를 들어, 만약 제1 도핑된 영역이 n-도핑되면, 제2 도핑된 영역은 p-도핑된다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 제1 도핑된 영역은 구조화된다. 이는 특히, 제1 도핑된 영역이 구조화 프로세스에 의해 복사-방출 반도체 칩의 제조 동안 그 형상이 변경된다는 것을 의미한다. 그러면 제1 도핑된 영역은 특히 제조 공차(tolerance) 내에서 주로 2개의 공간 차원들로 연장되는 평면 층이 아니지만, 제1 도핑된 영역은 3차원 구조일 수 있다. 그러면 제1 도핑된 영역은 특히 비-평면, 예를 들어 만곡된, 외부 표면을 포함한다.
반도체 칩의 주 연장 평면(main extension plane)에 수직인 단면 평면에서, 제1 도핑된 영역은, 예를 들어, 사다리꼴의 형상을 포함할 수 있다. 그러면 제1 도핑된 영역의 3차원 형상은 상응하여 제조 공차 내의 프리즘(prism)일 수 있다. 제1 도핑된 영역의 3차원 형상은 계단 피라미드, 반구 또는 반원통과 유사하거나 이에 대응하는 것이 또한 가능하다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 활성 영역은 제1 도핑된 영역을 측부 표면 및 상부 표면에서 커버한다. 이것은, 활성 영역이 제1 도핑된 영역의 상부 표면 상에 2개의 공간 차원들로 주로 연장되는 층으로서 배열될 뿐만 아니라, 활성 영역이 적어도 여러 장소들에서(in places) 제1 도핑된 영역을 형상추종하여(conformally) 따르고, 그에 의해 제1 도핑된 영역이 또한 측부 표면 상에서 활성 영역의 재료에 의해 커버된다는 것을 의미한다.
이에 의해, 활성 영역이 제1 도핑된 영역의 측부 표면으로부터 제1 도핑된 영역의 상부 표면까지 연속적으로 연장하는 것이 가능하다. 더욱이, 활성 영역이 연속적으로 형성되지 않고 측부 표면 및 상부 표면 상의 장소들에서만 제1 도핑된 영역을 커버하는 것이 가능하다.
제1 도핑된 영역의 상부 표면은, 예를 들어, 광전자(optoelectronic) 반도체 칩의 주 연장 평면에 평행한 제1 도핑된 영역의 외부 표면이다. 예를 들어, 상부 표면은 복사-방출 반도체 칩이 상부에 제조되는 기판(substrate)의 주 연장 평면에 대해 제조 공차 내에서 평행하다.
이에 의해, 제1 도핑된 영역의 측부 표면은 복사-방출 반도체 칩의 주 연장 평면에 대해 횡방향으로 연장된다. 이에 의해, 제1 도핑된 영역은 둘 이상의 그러한 측부 표면들을 포함할 수 있다. 측부 표면들은 제1 도핑된 영역의 상부 표면을 상부 표면으로부터 멀어지는 쪽을 향하는 제1 도핑된 영역의 하부 표면에 연결시킬 수 있다. 제1 도핑된 영역의 하부 표면은 예를 들어, 제1 도핑된 영역이 성장되는 기판 또는 제1 도핑된 영역이 퇴적되는 캐리어(carrier)와 직접 접촉한다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 반도체 칩은 제1 도핑된 영역, 전자기 복사를 생성하도록 의도되고 제1 도핑된 영역에 인접한 활성 영역, 및 제1 도핑된 영역으로부터 멀어지는 쪽을 향하는 활성 영역의 면 상에 배열되는 제2 도핑된 영역을 포함한다. 이에 의해, 제1 도핑된 영역은 구조화되고 활성 영역은 측부 표면 및 상부 표면 상의 제1 도핑된 영역을 커버한다.
본 명세서에 설명된 복사-방출 반도체 칩은, 특히, 다음의 고려사항들에 기초한다: 복사-방출 반도체 칩들의 효율은 종종 낮은 복사 아웃커플링(outcoupling) 효율에 의해 그리고 비-복사 재조합(non-radiative recombination)으로 인해 종종 부정적으로 영향을 받는다.
낮은 복사 아웃커플링 효율은 특히 평면 발광 표면을 갖는 복사-방출 반도체 칩들에서 발생할 수 있는 내부 전반사(total internal reflection)로 인한 것일 수 있다. 그러면, 이는 또한 복사-방출 반도체 칩 내에서 생성된 전자기 복사가 좁은 각도 범위들에서만 반도체 칩으로부터 나올 수 있다는 사실을 초래할 수 있다.
본 명세서에 설명된 복사-방출 반도체 칩은 이제, 특히, 활성 영역이 또한 제1 도핑된 영역의 상부 표면 이외의 측부 표면 상에 배열되도록, 구조화된 제1 도핑된 영역의 하류부(downstream)에 활성 영역을 배열하는 아이디어에 기초한다. 이러한 방식으로, 특히 많은 양의 전자기 복사가 생성되고, 그것의 주된 복사 방향은 복사-방출 반도체 칩의 복사 아웃커플링 표면에 수직 또는 거의 수직이며, 이에 의해 복사-방출 반도체 칩에서 발생하는 전반사의 확률이 감소된다.
더욱이, 이는 전자기 복사가 반도체 칩에 의해 방출되는 각도 범위를 증가시킨다. 이상적으로, 활성 영역은 그 코스에서 만곡되고, 예를 들어, 광전자 반도체 칩의 주 연장 평면에 수직인 단면 평면 내의 여러 장소들에서 원형이다. 그러면 이는 바람직하게는 반도체 칩의 복사 아웃커플링 표면에도 적용된다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 활성 영역은 제1 도핑된 영역의 측부 표면을 완전히 커버한다.
이 경우, 제1 도핑된 영역의 측부 표면은, 예를 들어, 제조 공차 내에서 평면일 수 있고, 활성 영역은 제1 도핑된 영역의 이 평면 측부 표면에 적용된다. 그 다음 활성 영역은, 예를 들어, 제1 측부 표면으로부터 제1 도핑된 영역의 상부 표면까지 연속적으로 연장될 수 있다. 예를 들어, 이에 의해, 제1 도핑된 영역이, 예를 들어, 적어도 2개 또는 4개의 이러한 측부 표면들을 포함하는 것이 가능하다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 반도체 칩은 주 연장 평면을 포함하고 활성 영역은 여러 장소들에서 주 연장 평면에 비스듬히 연장된다. 예를 들어, 반도체 칩의 주 연장 평면은 반도체 칩이 형성되는 기판의 상부 표면에 평행하게 연장된다.
주 연장 평면은, 예를 들어, 복사-방출 반도체 칩의 영역들이 에피택셜(epitaxially) 성장되는 성장 방향에 대해 비스듬하거나 수직으로 연장된다.
이에 의해 활성 영역은 제1 도핑된 영역 상의 반도체 칩의 주 연장 평면에 평행한 여러 장소들과 주 연장 평면에 비스듬한 여러 장소들에 배열될 수 있다. 예를 들어, 활성 영역이 제1 도핑된 영역의 측부 표면에 적용되는 경우, 그것은 주 연장 평면에 비스듬히 연장되고, 그것이 제1 도핑된 영역의 상부 표면에 적용되는 경우, 그것은 주 연장 평면에 평행하게 연장된다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 활성 영역은 만곡된다. 이것은, 이 실시예에서, 활성 영역이 적어도 대략 곡률(curvature)을 포함할 수 있고, 예를 들어, 여러 장소들에서 구형 표면의 경로(course)를 따를 수 있다는 것을 의미한다. 이것은 제1 도핑된 영역이 대응하여 구조화된 외부 표면을 포함하는 경우이다.
예를 들어, 활성 영역은 기판의 방향으로 여러 장소들에서 만곡될 수 있다. 활성 영역은 기판과 직접 접촉할 수 있다. 예를 들어, 활성 영역은 여러 장소들에서만 기판과 직접 접촉한다. 특히, 활성 영역은 기판의 전기적으로 절연된 영역과 직접 접촉할 수 있다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 제1 도핑된 영역은 계단형 방식으로 구조화되고, 반도체 칩의 주 연장 평면에 수직인 방향으로 다수의 평면들을 포함한다. 즉, 제1 도핑된 영역은, 예를 들어, 계단 피라미드의 형상에 근사할 수 있다. 그 다음, 활성 영역은 반도체 칩의 주 연장 평면에 대해 횡방향으로 또는 수직으로 연장되는 제1 도핑된 영역의 측부 표면들, 및 반도체 칩의 주 연장 평면에 대해 평행하게 연장되는 제1 도핑된 영역의 표면들 모두에 장소될 수 있다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 제1 도핑된 영역은 반도체 칩의 주 연장 평면에 수직인 방향으로 테이퍼링(taper)된다. 즉, 주 연장 평면에 수직인 방향에서, 주 연장 평면에 평행하게 연장되는, 제1 도핑된 영역의 단면적은 감소한다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 복사-방출 반도체 칩은 제1 도핑된 영역에 전기적으로 전도성을 갖도록 접속되는 제1 콘택을 포함하고, 제1 콘택은 제1 전도성 영역 내로 연장된다.
제1 콘택은, 예를 들어, 전기 전도성 재료, 특히 금속 재료 또는 투명 전도성 산화물로 형성될 수 있다. 제1 콘택은 특히 제1 도핑된 영역의 기하학적 중심의 영역에서 동일한 곳으로 연장될 수 있다. 제1 콘택은 그에 의해 또한 반도체 칩의 주 연장 평면에 직각인 방향으로 테이퍼링되는 방식으로 형성될 수 있다. 이러한 제1 콘택에 의해, 복사-방출 반도체 칩을 특히 균일하게 접촉시키는 것이 가능하다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 반도체 칩은 마이크로 발광 다이오드 칩이다. 그러면, 복사-방출 반도체 칩은 20μm 이하의 에지(edge) 길이를 포함한다. 이어서, 에지 길이는, 예를 들어, 가장 작은 측방향 범위를 가지는 복사-방출 반도체 칩의 에지이다. 다른 방향에서, 복사-방출 반도체 칩은 20μm보다 큰 에지 길이를 포함할 수 있다.
복사-방출 반도체 칩의 적어도 하나의 실시예에 따르면, 반도체 칩은 비-평면형의, 특히 만곡된, 복사 아웃커플링 표면을 포함하고, 그러한 표면을 통해서 작동 중에 생성되는 복사가 반도체 칩을 떠날 수 있다. 복사 아웃커플링 표면은 반도체 칩의 외부 표면에 의해 형성될 수 있다.
그러면, 반도체 칩은 바람직하게는 또한 비-평면형의, 특히 만곡된, 활성 영역을 포함한다. 활성 영역은 복사 아웃커플링 표면과 유사하게 또는 평행하게 연장되는, 복사 아웃커플링 표면과 대면하는 외부 표면을 포함할 수 있다.
복사 아웃커플링 표면 및 활성 영역이 비-평면인 경우, 반도체 칩의 전자기 복사는 바람직하게는 넓은 각도 범위에서 활성 영역의 임의의 지점에서 방출될 수 있다.
더욱이, 복사-방출 반도체 칩을 제조하기 위한 방법이 제공된다. 특히, 방법은 본 명세서에서 설명된 복사-방출 반도체 칩을 제조하기 위해 사용될 수 있다. 이는, 복사-방출 반도체 칩에 대해 개시된 모든 특징들이 또한 방법에 대해 개시되고, 그 반대도 마찬가지라는 것을 의미한다.
방법에서, 먼저 기판이 제공된다. 기판은, 예를 들어, 성장 기판(grow-on substrate)일 수 있는데, 이는 기판 상에 퇴적되는 반도체 칩의 재료에 따라, 예를 들어, 사파이어(sapphire), SiC, GaAs, Si, InP 및 그와 유사한 것으로 형성될 수 있다. 기판은, 예를 들어, 후속 층들이 퇴적되는 기판의 상부 표면에 평행하게 연장되는 주 연장 평면을 포함한다. 기판은 추가로, 여기 및 이하에서, 성장 기판 및/또는 성장 기판 상에 성장된 에피택셜 성장된 층들일 수 있다. 이어서, 성장 기판도 제거될 수 있다.
기판은 적어도 여러 장소들에서 전기 절연성으로 형성될 수 있다. 즉, 기판은 적어도 여러 장소들에서 전기 비-전도성 영역들을 포함한다. 예를 들어, 기판은 전기 절연성으로 형성된다.
방법의 적어도 하나의 실시예에 따르면, 방법은 제1 도핑된 영역이 퇴적되는 방법 단계를 포함한다. 제1 도핑된 영역의 퇴적은, 예를 들어, 에피택셜 방식으로 수행된다. 이에 의해, 제1 도핑된 영역이 기판 상에 직접 퇴적되거나, 버퍼(buffer) 층들이 기판과 제1 도핑된 영역 사이에 장소되는 것이 가능하다. 제1 도핑된 영역은 예를 들어 n-도핑된 또는 p-도핑된 반도체 재료로 형성된다.
적어도 하나의 실시예에 따르면, 방법은 제1 도핑된 영역이 기판으로부터 멀어지는 방향으로 테이퍼링하도록, 제1 도핑된 영역의 패터닝(patterning)이 발생하는 단계를 포함한다.
이러한 맥락에서, 예를 들어, 제1 도핑된 영역의 구조화는, 예를 들어, 에칭(etching)과 같은 재료 제거에 의해 발생할 수 있다. 더욱이, 제1 도핑된 영역이 마스크들(masks)을 사용하여 성장되는 것이 가능하다. 이에 의해, 제1 도핑된 영역을 구조화하기 위해 후속하여 마스크들이 사용되는 것이 가능한데, 이들은 서로 다른 마스크 개구들(openings)을 포함하고, 그 안에 제1 활성 영역의 재료가 퇴적된다. 예를 들어, 마스크 개구의 크기는 이후 제1 활성 영역의 성장 동안 연속적으로 감소될 수 있고, 이에 의해 기판으로부터 멀어지는 방향으로의 제1 도핑된 영역의 테이퍼링이 또한 달성된다.
방법의 적어도 하나의 실시예에 따르면, 활성 영역의 퇴적은 활성 영역이 제1 도핑된 영역의 측부 표면을 커버하도록 수행된다. 그 다음, 활성 영역은, 특히, 완성된 반도체 칩 내의 제1 도핑된 영역의 측부 표면과 직접 접촉하여 위치된다.
적어도 하나의 실시예에 따르면, 방법은 활성 영역 상의 제2 도핑된 영역의 퇴적이 발생하는 방법 단계를 포함한다. 제2 도핑된 영역은 제1 도핑된 영역과 달리 도핑된다. 활성 영역과 제2 도핑된 영역은 서로 직접 접촉할 수 있다. 활성 영역의 퇴적은 특히 또한 에피택셜하게 수행되고, 제1 도핑된 영역의 퇴적과 동일한 에피택시 유닛(epitaxy unit)에서 수행될 수 있다.
제2 도핑된 영역의 퇴적은 또한 에피택셜하게 수행되고, 활성 영역의 퇴적과 동일한 에피택시 유닛에서 수행될 수 있다.
방법의 적어도 하나의 실시예에 따르면, 이 방법은 다음과 같은 방법 단계들을 포함한다:
-기판을 제공하는 단계,
-제1 도핑된 영역을 퇴적하는 단계,
-제1 도핑된 영역이 기판으로부터 멀어지는 방향으로 테이퍼링하도록 제1 도핑된 영역을 구조화하는 단계,
-활성 영역이 제1 도핑된 영역의 측부 표면을 커버하도록 활성 영역을 퇴적하는 단계,
-활성 영역 상에 제2 도핑된 영역을 퇴적하는 단계
이에 의해, 특히, 방법 단계들이 특정된 것 이외의 순서로 수행되는 것이 가능하다. 예를 들어, 활성 영역의 퇴적은 도핑된 영역들 중 하나의 퇴적 전에 수행될 수 있다.
방법의 적어도 하나의 실시예에 따르면, 제1 영역의 구조화는, 제1 영역이 계단형 방식으로 구조화되고 기판으로부터 멀어지는 방향을 따라 수 개의 레벨들을 갖도록 여러번 발생한다. 구조화는, 예를 들어, 그에 따라 제1 영역을 에칭함으로써 또는 마스크들에 의한 제1 영역의 성장 동안의 구조화에 의해 수행될 수 있다.
방법의 적어도 하나의 실시예에 따르면, 활성 영역의 일부는 제1 도핑된 영역 및 제2 도핑된 영역의 초기 퇴적 전에 퇴적된다. 즉, 방법의 이 실시예에서, 활성 영역의 적어도 일부의 퇴적은 도핑된 영역들 중 임의의 영역들이 생성되기 전에 발생한다.
방법의 적어도 하나의 실시예에 따르면, 활성 영역은 제1 도핑된 영역 및 제2 도핑된 영역의 퇴적이 수행되기 전에 여러 장소들에서 제거된다. 예를 들어, 활성 영역은 기판 상의 넓은 영역 위에 퇴적된다. 후속하여, 활성 영역은 여러 장소들에서 제거되고, 제1 도핑된 영역 및/또는 제2 도핑된 영역의 재료는 이러한 방식으로 생성된 활성 영역의 개구들에 퇴적된다.
이하에서, 본 명세서에서 설명된 광전자 반도체 칩뿐만 아니라 본 명세서에서 설명된 방법은 도면들 및 연관된 예시적인 실시예들을 참조하여 더 상세히 설명된다.
도 1a 내지 도 1d의 개략 단면도들을 참조하여, 본 명세서에서 설명된 방법의 제1 예시적인 실시예가 더 상세히 설명된다.
도 2 및 도 3의 개략적인 단면도들을 참조하여, 본 명세서에서 설명된 복사-방출 반도체 칩의 예시적인 실시예들이 더 상세히 설명된다.
도 4a 및 도 4b의 개략적인 사시도들을 참조하여, 본 명세서에서 설명된 복사-방출 반도체 칩의 추가적인 예시적인 실시예가 더 상세히 설명된다.
도 5a 내지 도 5d의 개략도들을 참조하여, 본 명세서에서 설명된 방법의 추가 실시예가 더 상세히 설명된다.
도 6의 개략적인 단면도를 참조하여, 본 명세서에서 설명된 복사-방출 반도체 칩의 추가의 예시적인 실시예가 더 상세히 설명된다.
도 7a 내지 도 7d는 물론 도 8a 내지 도 8e의 개략 단면도들을 참조하여, 본 명세서에서 기술된 방법의 추가의 예시적인 실시예들이 더 상세히 설명된다.
도 9 및 도 10의 개략도들을 참조하여, 본 명세서에서 설명된 복사-방출 반도체 칩들의 추가의 예시적인 실시예들이 더 상세히 설명된다.
도 11a 내지 도 11f의 개략도들을 참조하여, 본 명세서에서 설명된 복사-방출 반도체 칩의 작동이 더 상세히 설명된다.
동일하거나 유사하거나 동일한 효과를 갖는 요소들은 도면들에서 동일한 참조 부호들로 주어진다. 도면들 및 도면들에 도시된 요소들의 비율은 축적(scale)에 맞는 것으로 간주되어서는 안 된다. 오히려, 개별 요소들은 더 나은 표현성 및/또는 더 나은 이해성을 위해 과장되게 크게 도시될 수 있다.
도 1a 내지 도 1d의 개략 단면도들과 관련하여, 본 명세서에서 설명된 방법의 제1 예시적인 실시예가 더 상세히 설명된다. 이 방법에서는, 기판(1)이 제공된다.
기판(1) 상에 제1 도핑된 영역(2)이 퇴적된다. 제1 도핑된 영역(2)은, 예를 들어, p-도핑된 반도체 재료로 형성된 영역이다.
후속하여, 제1 도핑된 영역(2)의 구조화는, 도 1a에 개략적으로 도시된 바와 같이, 반도체 칩(10)의 주 연장 평면 L에 수직인 단면에서 사다리꼴로 형성되도록 이루어진다. 이러한 방식으로 구조화된 제1 영역(2)은 기판(1)으로부터 멀어지는 방향 R로 테이퍼링된다.
그러면, 제1 도핑된 영역(2)은 주 연장 평면 L에 대해 횡방향으로 이어지는 측부 표면들(2a)을 포함한다. 더욱이, 제1 도핑된 영역(2)은 주 연장 평면 L에 대해 평행하게 이어지는 상부 표면(2b)을 포함한다.
제1 도핑된 영역(2)이 과성장(overgrowth)을 위해 구조화되고 준비된 후, 활성 영역이 제1 도핑된 영역(2)의 측부 표면(2a)을 커버하도록, 활성 영역(3)의 퇴적에 의해 과성장이 발생한다.
본 경우에, 활성 영역(3)은 제1 도핑된 영역(2)의 상부 표면(2b)뿐만 아니라 측부 표면들(2a)을 완전히 그리고 형상추종하여 커버한다. 이는 도 1b에 도시된다.
활성 영역과의 과성장을 위해, 제1 도핑된 영역의 측부 표면들(2a)은 바람직하게는 V족-종단된다(group V-terminated). 이러한 방식으로, 활성 영역은, 예를 들어, (001)-결정면에 평행하게 이어지는 상부 표면(2b) 상에서, 그리고 측부 표면들(2a) 내에서 특히 양호한 결정 품질로 성장될 수 있다.
다음 방법 단계인 도 1c에서, 활성 영역(3)의 측방향 영역들(lateral regions)은 제거되어, 제1 도핑된 영역(2)의 측부 표면(2a) 및 상부 표면(2b) 상에 장소되는 활성 영역(3)의 영역들만이 남는다.
이를 위해, 대응하는 마스크(5)가 적용될 수 있다. 마스크(5)는, 예를 들어, SiNx, SiON 또는 SiO2로 형성될 수 있고, 예를 들어, ALD 방법에 의해 적용될 수 있다. 마스크(5)에 의해 커버되지 않은 영역에서의 활성 영역(3)의 제거는, 예를 들어, 건식- 또는 습식-화학적 에칭에 의해 발생한다.
다음 방법 단계인 도 1d에서, 활성 영역(3) 상의 제2 도핑된 영역(4)의 퇴적이 수행된다. 제2 도핑된 영역(4)은, 예를 들어, n-도핑된 반도체 재료에 의해 형성된다.
이는 도 1d에 개략적으로 도시된 바와 같은 복사-방출 반도체 칩(10)을 초래하며, 여기서 제1 영역(2)은 구조화되고, 활성 영역은 측부 표면들(2a) 및 상부 표면(2b)에서 제1 도핑된 영역(2)을 커버한다.
그에 의해서 복사-방출 반도체 칩(10)은, 도 1d에 도시된 바와 같이, 반도체 칩(10)의 주 연장 평면 L에 평행하게 이어지는, 정확하게 하나의 상부 표면(2b)을 가지는 제1 도핑된 영역을 포함할 수 있다. 그에 의해서, 제1 도핑된 영역(2)의 구조화의 구조 크기가 복사-방출 반도체 칩(10)의 에지 길이 x에 대략적으로 상응한다. 즉, 제1 도핑된 영역(2)은, 상부 표면(2b)으로부터 멀어지는 쪽을 향하는 그것의 하부 표면(2c)에서, 반도체 칩(10)의 에지 길이 x의 적어도 20 %, 특히 적어도 50 % 또는 적어도 80 %에 대응하는 측방향 연장부를 포함한다.
도 2의 개략적인 단면도는 본 명세서에서 설명된 복사-방출 반도체 칩(10)의 다른 예시적인 실시예를 도시한다. 이 예시적인 실시예에서, 도 1d의 예시적인 실시예에 비해, 제1 도핑된 영역(2)의 상부 표면(2b)의 크기가 감소된다. 이러한 방식으로, 활성 영역(3)의 형상은, 예를 들어, 도 1d의 예시적인 실시예의 경우보다 반원의 형상에 더 많이 대응한다. 따라서 복사-방출 반도체 칩(10)을 떠날 때 전반사의 확률은 더 감소되고, 반도체 칩(10)의 효율은 증가되지만, 활성 영역(3)의 면적은 도 1d의 예시적인 실시예에 비해 감소된다.
도 3의 개략적인 단면도는 본 명세서에서 설명된 복사-방출 반도체 칩(10)의 다른 예시적인 실시예를 도시한다. 도 2 및 도 1d의 예시적인 실시예와 대조적으로, 도 3의 예시적인 실시예에서, 복사-방출 반도체 칩(10)의 외부 접촉을 위한 콘택들(7 및 8)이 이제 부가된다. 이에 의해, 제1 콘택(7)은 적어도 기판(1) 및/또는 에피택셜 성장된 층을 통해 연장된다. 제2 콘택(8)은, 예를 들어, 복사-투과성 콘택(radiation-transmissive contact)으로서 제2 도핑된 영역(4) 상에 적용된다. 예를 들어, 제2 콘택(8)은 ITO와 같은 TCO 재료로 형성되는 콘택일 수 있다. 제2 콘택(8)의 외부 표면은 반도체 칩(10)의 복사 아웃커플링 표면(10a)을 형성한다.
도 4a 및 도 4b의 개략적인 사시도들은 본 명세서에서 설명된 복사-방출 반도체 칩(10)의 추가의 예시적인 실시예들을 도시한다. 이러한 예시적인 실시예들에서, 반도체 칩(10)은 다른 공간 방향에서보다 하나의 공간 방향에서 더 길게 연장된다. 즉, 반도체 칩(10)은 에지 길이 x 및 추가 에지 길이 y를 포함하고, 추가 에지 길이 y는 에지 길이 x에 비해 크다.
따라서, 복사-방출 반도체 칩(10)은 스트립(strip) 형상의 연장부를 가지며, 제1 도핑된 영역(2)의 측부 표면들(2a) 상에 적용되는 활성 영역(3)의 부분들의 면적은 상부 표면(2b)의 면적에 비해 특히 크다.
따라서, 한편으로는, 전자기 복사가 반도체 칩(10)을 빠져나갈 때 전반사의 확률이 감소되고, 다른 한편으로는, 표면에서의 비-복사 재조합의 확률이 또한 감소된다.
반도체 칩(10)이 InGaAlP 재료계에 형성되는 경우, 예를 들어, 활성 영역(3)의 경사 영역들은 (111)x-패싯(facet)에 평행하게 배향되며, 여기서 x=A 및 B 일 수 있다. 다른 재료계들의 경우, 다른 패싯들이 유리할 수 있다.
도 4b에 도시된 바와 같이, 반도체 칩(10)은 측부 표면들(2a)에 의해 양쪽 측방향들에서 경계가 정해질 수 있다. 이러한 3D-기하구조는 비-복사 재조합의 훨씬 더 강한 억제를 초래한다. 반도체 칩(10)의 크기는 튜닝가능하고, 아웃커플링 표면(10a)에 수직인 방출은 최대화되고, 전반사의 파괴를 위한 면적은 최대화되어, 증가된 효율을 초래한다. 기판 및 콘택들은 도 4b에 도시되지 않는다.
전반적으로, 본 명세서에서 설명된 복사-방출 반도체 칩(10)은, 특히 많은 양의 전자기 복사가 복사 아웃커플링 표면(10a)에 수직으로 입사되고 비-복사 재조합의 확률도 역시 감소되기 때문에 개선된 복사 아웃커플링 효율을 특징으로 한다.
도 5a 내지 도 5d의 개략도들과 관련하여, 본 명세서에서 설명된 방법의 추가의 예시적인 실시예가 더 상세히 설명된다. 이 예시적인 실시예에서, 제1 도핑된 영역(2)은, 도 5a 및 도 5b에 도시된 바와 같이, 다수의 과성장에 의해 계단형 방식으로 구조화되어, 제1 도핑된 영역(2)은, 예를 들어, 주 연장 평면 L에 수직인 방향 R로 복수의 평면들(21, 22, 23)을 포함한다.
다음 방법 단계인 도 5c에서, 활성 영역(3)은 그 후 주 연장 평면 L에 비스듬한 평면들(21, 22, 23)을 따르는 대응하는 섹션들(31, 32, 33)을 포함하도록 형상추종하여 퇴적된다.
제2 도핑된 층(4)은 도 5d의 활성 영역(3) 위에 상응하게 형상추종하여 퇴적된다.
따라서, 복사-방출 반도체 칩(10)의 실시예는 도 6에 이상화된 형태로 도시된 바와 같이 실현될 수 있다. 여기서, 제1 도핑된 영역(2)은 반구형 구조이고, 활성 영역(3)은 제1 도핑된 영역(2)에 상응하게 형상추종하여 적용된다. 그러면, 활성 영역(3)에서 생성된 전자기 복사(9)은 대체로 수직으로 반도체 칩(10)의 외부 표면에 부딪치고, 상당한 전반사 없이 방출될 수 있다. 이는 평면형 활성 영역에 대한 단지 약 14 %의 복사 아웃커플링 효율에 비해 69.6 %의 이론적 복사 아웃커플링 효율을 초래한다. 이에 의해, 제2 도핑된 영역의 반도체 재료는 3의 굴절률(refractive index)을 포함하고, 기판(1)은 예를 들어 브래그 반사기(Bragg reflector)로서, 반사성이도록 형성된다고 가정된다. 더욱이, 복사 아웃커플링 표면(10a)은 복사 아웃커플링 표면(10a)을 향하는 활성 영역(3)의 외부 표면에 대해 형상추종하여 만곡된다.
도 7a 내지 도 7d의 개략 단면도들과 관련하여, 본 명세서에서 설명된 방법의 추가의 예시적인 실시예가 더 상세히 설명된다.
이러한 예시적인 실시예에서, 제1 도핑된 영역(2)은 상이한 마스크들(5)을 사용하여 후속하여 에칭되어, 또한 제1 도핑된 영역(2)의 평면들(21 내지 25)로 계단형 또는 계단-모양의 프로파일이 초래된다. 이러한 방식으로, 사용되는 마스크에 따라, 제1 도핑된 영역(2)에 대해 상이한 기하형상들, 예를 들어, 계단 피라미드 또는 근사화된 반구의 형상이 가능하다.
에칭 단계들은 도 7b 및 도 7c와 관련하여 도시된다.
도 7d에서, 활성 영역(3)의 각각의 평면 섹션들(31 내지 35)이 배열되고, 이들은 각각 제1 도핑된 영역(2)의 각각의 평면 내의 측부 표면(2a)까지 연장되는 것이 도시된다. 후속하여, 제2 도핑된 영역(4)이 상응하게 적용될 수 있다(도시되지 않음).
도 8a 내지 도 8e의 개략도들과 관련하여, 본 명세서에서 설명된 방법의 추가의 예시적인 실시예가 더 상세히 설명된다. 이 예시적인 실시예에서, 도 7a 내지 도 7d의 예시적인 실시예에서와 같이, 활성층(3)은 (001)-평면에서만 성장되고, 이에 의해 기술적으로 특히 간단한 성장 프로세스가 가능하다.
먼저, 활성 영역(3)이 도 8a의 기판(1) 상의 넓은 영역 위에 퇴적된다.
후속하여, 활성 영역(3)의 일부가 에칭에 의해 제거되어, 활성 영역(3)의 재료로 형성되는 기판(1) 상의 링(ring)만이 남는다.
기판(1)의 노출된 영역들 상에, 링 내부의 제1 도핑된 영역(2) 및 링 외부의 제2 도핑된 영역(4)이 후속하여 퇴적된다. 이것은 도 8c에 도시된다.
이 방법은 도 8d의 링-형상 활성 영역들(3)의 점진적으로 더 작은 직경들에 대해 반복된다.
도핑된 영역들(2, 4)뿐만 아니라 활성 영역들(3)은 MOCVD 프로세스를 통해 퇴적될 수 있고, 여기서 실리콘 이산화물 또는 실리콘 질화물로 형성된 성장 마스크들이 사용된다.
후속하여, 도 8e에서 제1 콘택(7)이 기판(1)을 통해 생성되거나, 기판(1)이 분리되고 제1 콘택(7)이 생성된다(도시되지 않음).
도 9 및 도 10에 개략적으로 도시된 바와 같은 광전자 반도체 칩들(10)이 초래되고, 여기서 활성 영역(3)의 외부 표면의 반구형 설계는 가능한 한 많은 에피택셜 단계들에 의해 달성될 수 있다. 제1 도핑된 영역(2)의 중심에서, 제1 콘택(7)은 제1 도핑된 영역(2) 내로 연장된다.
도 11a 내지 도 11f의 개략도들과 관련하여, 본 명세서에서 설명된 복사-방출 반도체 칩들(10)의 작동이 더 상세히 설명된다.
도 11a는 평탄한 복사 아웃커플링 표면(10a)을 갖는 복사-방출 반도체 칩(10)을 도시한다. 복사-방출 반도체 칩(10)의 반도체 재료의 높은 굴절률들은 도 11a에 도시된 바와 같이, 방출된 복사의 작은 추출 콘(small extraction cone)을 야기한다. 작은 추출 콘은 활성 영역(3)으로부터의 방출을 방해한다.
도 11b는 본 명세서에서 설명된 반도체 칩(10)에 대해 발생하는 것과 같은 만곡된 복사 아웃커플링 표면(10a)을 도입함으로써, 추출 콘이 크게 확대된다는 것을 도시한다.
도 11c는 평탄한 복사 아웃커플링 표면(10a)을 갖는 복사-방출 반도체 칩(10)의 에지로부터의 복사를 도시한다.
도 11d는 만곡된 복사 아웃커플링 표면(10a)을 도입함으로써, 활성 영역(3)의 에지로부터 발생하는 방출이 반도체 칩(10)의 중심으로부터의 방출만큼 개선된 추출 콘으로부터 이익을 얻지 못한다는 것을 도시한다.
도 11e는 평탄한 복사 아웃커플링 표면(10a) 및 평탄한 활성 영역(3)을 갖는 복사-방출 반도체 칩(10)으로부터의 방출을 도시한다.
도 11f는 활성 영역의 만곡으로 인해 활성 영역(3)의 에지로부터의 방출의 문제가 해결되는 것을 도시한다. 동시에, 만곡된 복사 아웃커플링 표면(10a)은 증가된 개구각(aperture angle)을 갖는 개선된 추출 콘을 초래한다.
본 발명은 실시예들을 참조하여 주어진 설명에 의해 제한되지 않는다. 오히려, 본 발명은 임의의 신규한 특징뿐만 아니라, 특히 청구항들에서의 특징들의 임의의 조합을 포함하는, 특징들의 임의의 조합을, 이 특징 또는 이 조합이 그 자체가 청구항들 또는 실시예들에서 명시적으로 지시되지 않더라도, 포함한다.
본 특허 출원은 독일 특허 출원 제10 2021 109 960.9호의 우선권을 주장하며, 그 개시 내용은 본 명세서에서 참조로 포함된다.
1 기판
2 제1 도핑된 영역
2a 측부 표면
2b 상부 표면
2c 하부 표면
21..25 평면
3 활성 영역
31..35 섹션
4 제2 도핑된 영역
5 마스크
6 (001)-평면
7 제1 콘택
8 제2 콘택
9 전자기 복사
L 주 연장 평면
R 방향
X 에지 길이
Y 추가 에지 길이
10 반도체 칩
10a 복사 아웃커플링 표면

Claims (13)

  1. 복사-방출 반도체 칩(radiation-emitting semiconductor chip)(10)으로서,
    제1 도핑된 영역(2),
    전자기 복사를 발생시키도록 의도되고 상기 제1 도핑된 영역에 인접한 활성 영역(active region)(3), 및
    상기 제1 도핑된 영역(2)으로부터 멀어지는 쪽을 향하는 상기 활성 영역(3)의 면 상에 배열되는 제2 도핑된 영역(4)
    을 포함하고, 상기 제1 도핑된 영역(2)은 계단형 방식으로 구조화되고, 상기 반도체 칩(10)의 주 연장 평면(L)에 수직인 방향으로 수 개의 평면들(21..25)을 포함하고,
    상기 활성 영역(3)은 상기 제1 도핑된 영역(2)을 측부 표면(2a) 및 상부 표면(2b) 상에서 커버하는, 복사-방출 반도체 칩.
  2. 제1항에 있어서, 상기 활성 영역(3)은 상기 제1 도핑된 영역(2)의 측부 표면(2a)을 완전히 커버하는, 복사-방출 반도체 칩(10).
  3. 제1항 또는 제2항에 있어서, 상기 반도체 칩(10)은 주 연장 평면(L)을 포함하고, 상기 활성 영역(3)은 여러 장소들에서(in places) 상기 주 연장 평면(L)에 대해 비스듬히 연장되는, 복사-방출 반도체 칩(10).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 활성 영역(3)은 만곡되는, 복사-방출 반도체 칩(10).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 도핑된 영역(2)은 상기 반도체 칩(10)의 주 연장 평면(L)에 수직인 방향을 따라 테이퍼링(taper)되는, 복사-방출 반도체 칩(10).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 도핑된 영역(2)에 전기 전도성으로 연결되는 제1 콘택(7)을 가지고, 상기 제1 콘택(7)은 상기 제1 전도성 영역(2) 내로 연장되는, 복사-방출 반도체 칩(10).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 20 μm 이하의 에지(edge) 길이(x)를 가지는, 복사-방출 반도체 칩(10).
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 비-평면형 복사 아웃커플링 표면(non-planar radiation outcoupling surface)(10a)을 포함하고, 상기 활성 영역(3)은 비-평면형인, 복사-방출 반도체 칩(10).
  9. 복사-방출 반도체 칩(10)을 제조하기 위한 방법으로서,
    기판(1)을 제공하는 단계,
    제1 도핑된 영역(2)을 퇴적하는 단계,
    상기 제1 도핑된 영역(2)이 계단형 방식으로 구조화되고 상기 기판(1)으로부터 멀어지는 방향(R)을 따라 테이퍼링되고 수 개의 평면들(21..25)을 포함하도록, 상기 제1 도핑된 영역(2)을 다중 구조화(multiple structuring)하는 단계,
    활성 영역(3)이 상기 제1 도핑된 영역(2)의 측부 표면(2a)을 커버하도록 상기 활성 영역(3)을 퇴적하는 단계,
    상기 활성 영역(3) 상에 제2 도핑된 영역(4)을 퇴적하는 단계
    를 포함하는, 복사-방출 반도체 칩을 제조하기 위한 방법.
  10. 제9항에 있어서, 상기 구조화는 복수의 에칭에 의해 수행되는, 복사-방출 반도체 칩을 제조하기 위한 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 활성 영역(3)의 일부는 상기 제1 도핑된 영역(2) 및 상기 제2 도핑된 영역(4)의 최초 퇴적 전에 퇴적되는, 복사-방출 반도체 칩을 제조하기 위한 방법.
  12. 제11항에 있어서, 상기 활성 영역(3)은 상기 제1 도핑된 영역(2) 및 상기 제2 도핑된 영역(4)의 퇴적이 발생하기 전에 부분적으로 제거되는, 복사-방출 반도체 칩을 제조하기 위한 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 제1항 내지 제8항 중 어느 한 항에 따른 복사-방출 반도체 칩(10)이 생산되는, 복사-방출 반도체 칩을 제조하기 위한 방법.
KR1020237039326A 2021-04-20 2022-04-05 복사-방출 반도체 칩 및 복사-방출 반도체 칩을 제조하기 위한 방법 KR20230172543A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021109960.9A DE102021109960A1 (de) 2021-04-20 2021-04-20 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102021109960.9 2021-04-20
PCT/EP2022/059012 WO2022223290A1 (de) 2021-04-20 2022-04-05 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Publications (1)

Publication Number Publication Date
KR20230172543A true KR20230172543A (ko) 2023-12-22

Family

ID=81580000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237039326A KR20230172543A (ko) 2021-04-20 2022-04-05 복사-방출 반도체 칩 및 복사-방출 반도체 칩을 제조하기 위한 방법

Country Status (5)

Country Link
JP (1) JP2024516089A (ko)
KR (1) KR20230172543A (ko)
CN (1) CN117178378A (ko)
DE (2) DE102021109960A1 (ko)
WO (1) WO2022223290A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153991A (ja) 1993-11-26 1995-06-16 Nec Corp 発光ダイオード及びその製造方法
JPH1022523A (ja) 1996-07-02 1998-01-23 Omron Corp 半導体発光素子
JP4595198B2 (ja) 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US8476652B2 (en) * 2010-07-30 2013-07-02 Invenlux Corporation Three-dimensional light-emitting devices and method for fabricating the same
US20140264260A1 (en) * 2013-03-15 2014-09-18 Design Express Limited Light emitting structure
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102017119346A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils

Also Published As

Publication number Publication date
DE102021109960A1 (de) 2022-10-20
WO2022223290A1 (de) 2022-10-27
JP2024516089A (ja) 2024-04-12
DE112022000789A5 (de) 2023-11-16
CN117178378A (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
US10580931B2 (en) Method for making a gallium nitride light-emitting diode
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
US20190103515A1 (en) Light-emitting device and manufacturing method thereof
KR101125395B1 (ko) 발광소자 및 그 제조방법
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
EP3149781B1 (en) Light-emitting device with patterned substrate
EP2232594B1 (en) Semiconductor light emitting device and method of fabricating the same
US9419176B2 (en) Three-dimensional light-emitting device and fabrication method thereof
US11069835B2 (en) Optoelectronic semiconductor chip and method of manufacturing the same
US9306120B2 (en) High efficiency light emitting diode
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
US20140306177A1 (en) Light emitting device and method for manufacturing the same
KR102289345B1 (ko) 구조화된 기판을 갖는 발광 다이오드
KR20230172543A (ko) 복사-방출 반도체 칩 및 복사-방출 반도체 칩을 제조하기 위한 방법
US20220231195A1 (en) Optoelectronic semiconductor component comprising connection regions, and method for producing the optoelectronic semiconductor component
KR102307081B1 (ko) 성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
KR100700530B1 (ko) 요철 구조를 가진 발광 다이오드 및 그 제조 방법
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device
US20220045249A1 (en) Optoelectronic semiconductor component having a first and second metal layer and method for producing the optoelectronic semiconductor component
US20220093826A1 (en) Optoelectronic semiconductor device having dielectric layers, and method for manufacturing the same
KR20240036114A (ko) 광전자 장치 및 광전자 반도체 디바이스
US20100102338A1 (en) III-Nitride Semiconductor Light Emitting Device

Legal Events

Date Code Title Description
A201 Request for examination